CN105514018A - 制造半导体装置的方法 - Google Patents

制造半导体装置的方法 Download PDF

Info

Publication number
CN105514018A
CN105514018A CN201410500255.4A CN201410500255A CN105514018A CN 105514018 A CN105514018 A CN 105514018A CN 201410500255 A CN201410500255 A CN 201410500255A CN 105514018 A CN105514018 A CN 105514018A
Authority
CN
China
Prior art keywords
sub
laminated construction
side wall
lamination
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410500255.4A
Other languages
English (en)
Other versions
CN105514018B (zh
Inventor
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410500255.4A priority Critical patent/CN105514018B/zh
Priority to US14/856,545 priority patent/US9472422B2/en
Publication of CN105514018A publication Critical patent/CN105514018A/zh
Application granted granted Critical
Publication of CN105514018B publication Critical patent/CN105514018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种制造半导体装置的方法，包括：提供半导体结构，该半导体结构包括在基层之上的第1至第N子叠层结构及在所述第N子叠层结构之上的掩模层，其中每一子叠层结构包括两个子叠层；循环移除掩膜层的一部分、移除子叠层结构的暴露部分，形成第一阶梯机构；分别在掩模层的侧壁上和子叠层结构的侧壁上形成第一侧墙，其中每一第一侧墙都覆盖紧接在其下的子叠层结构的当前暴露部分的一部分；以所述掩模层、第一侧墙为掩模，移除所述子叠层结构的当前暴露部分中的最上子叠层；以及去除所述掩模层、第一侧墙，以形成第二阶梯机构。本发明大大减少了掩膜修整-蚀刻的循环次数，从而提高了生成效率，增加了生成误差容限，降低了生成成本。

Description

制造半导体装置的方法
技术领域
本发明涉及制造半导体装置的方法。
背景技术
常规的三维(3D)存储器制造方法中，通过修整掩模、蚀刻绝缘材料及蚀刻导电材料的重复动作，以暴露常规的三维(3D)存储器的每层绝缘材料和导电材料，在每层导电材料上形成触点以连接字线，从而形成常规阶梯结构。
半导体工业一直以来不断寻求每存储器裸片具有更多的存储器单元的数目，因此需要增大三维存储器常规阶梯结构中的台阶(即梯级)数目，即需要增多修整掩模、蚀刻绝缘材料及蚀刻导电材料的重复动作的次数。
随着常规阶梯结构中的台阶的所要数目增加，使用常规方法时与形成台阶的过程中的每一动作相关联的误差容限对应地减小。此外，由于重复地修整掩模，因此常规方法从高厚度的掩模开始，难以提供具有对台阶宽度的必要控制所需的精确度，重复地图案化及修整。使用传统方法难以获得大误差容限且制作成本高。此外，大量的掩膜材料在形成和移除时均是昂贵且耗时的。
发明概述
本发明的发明人发现上述现有技术中存在问题，并因此针对上述问题提出了新的技术方案以至少部分减轻或解决至少部分上述问题。
根据本发明的一个方面，提供一种制造半导体装置的方法，包括：
提供半导体结构，所述半导体结构包括在基层之上的第1至第N子叠层结构以及在所述第N子叠层结构之上的掩模层，其中N是大于1的自然数，并且其中每一子叠层结构都包括两个子叠层；
循环移除掩膜层的一部分、移除子叠层结构的暴露部分，形成第一阶梯机构；
分别在掩模层的侧壁上和子叠层结构的侧壁上形成第一侧墙，其中每一第一侧墙都覆盖紧接在其下的子叠层结构的当前暴露部分的一部分；
以所述掩模层、第一侧墙为掩模，移除所述子叠层结构的当前暴露部分中的最上子叠层；以及
去除所述掩模层、第一侧墙，以形成第二阶梯机构。
在一个实施例中，每一子叠层都包括导电材料层和绝缘材料层。
在一个实施例中，循环移除掩膜层的一部分、移除子叠层结构的暴露部分，形成第一阶梯机构的步骤包括：
移除所述掩模层的第i部分以暴露第N子叠层结构的第i部分，其中i是自然数，并且i＝1到N-1，并且其中所述掩模层的第i+1部分与第i部分相邻；
对于每一个i，移除第(N-j+1)子叠层结构的暴露部分(即未被其上面的层覆盖的部分)，以暴露第(N-j)子叠层结构的第i-j+1部分，其中j是自然数，并且j＝1到i；
移除所述掩模层的与其所述N-1部分相邻的第N部分以暴露所述第N子叠层结构的第N部分。
在一个实施例中，移除第(N-j+1)子叠层结构的暴露部分的步骤包括：同时移除第(N-j+1)子叠层结构的暴露部分。
在一个实施例中，分别在掩模层的侧壁上和子叠层结构的侧壁上形成第一侧墙的步骤包括：
在所述第一阶梯机构上形成第一侧墙材料层；
对所述第一侧墙材料层进行刻蚀，以分别在掩模层的侧壁上和子叠层结构的侧壁上形成第一侧墙。
在一个实施例中，所述第一侧墙的宽度等于紧接在其下的子叠层结构的当前暴露部分宽度的1/2。
在一个实施例中，所述第一侧墙的材料为多晶硅、非晶硅或非晶碳。
在一个实施例中，移除子叠层结构的暴露部分的步骤包括：各向异性地蚀刻所述子叠层结构的绝缘材料层；各向异性地蚀刻所述子叠层结构的导电材料层。
在一个实施例中，以所述掩模层、第一侧墙为掩模，移除所述子叠层结构的当前暴露部分中的最上子叠层的步骤包括：各向异性地蚀刻所述最上子叠层的绝缘材料层；各向异性地蚀刻所述最上子叠层的导电材料层。
在一个实施例中，去除所述掩模层、第一侧墙，以形成第二阶梯机构的步骤之后，所述方法还包括：在所述第二阶梯机构上形成层间介质隔离层；在每一子叠层的当前暴露部分形成触点；在层间介质隔离层形成字线插头以连接字线和所述触点。
在一个实施例中，每一子叠层都包括两个叠层；每一叠层都包括导电材料层和绝缘材料层。
在一个实施例中，移除所述子叠层结构的当前暴露部分中的最上子叠层的步骤之后，所述方法还包括：去除所述第一侧墙，以形成第三阶梯机构；分别在掩模层的侧壁上和子叠层的侧壁上形成第二侧墙，其中每一第二侧墙都覆盖紧接在其下的子叠层的当前暴露部分的一部分；以所述掩模层、第二侧墙为掩模，移除所述子叠层的当前暴露部分中的最上叠层；以及去除所述掩模层、第二侧墙，以形成第四阶梯机构。
在一个实施例中，分别在掩模层的侧壁上和子叠层的侧壁上形成第二侧墙的步骤包括：在所述第三阶梯机构上形成第二侧墙材料层；对所述第二侧墙材料层进行刻蚀，以分别在掩模层的侧壁上和子叠层的侧壁上形成第二侧墙。
在一个实施例中，所述第二侧墙的宽度等于紧接在其下的子叠层的当前暴露部分宽度的1/2。
在一个实施例中，所述第二侧墙的材料为多晶硅、非晶硅或非晶碳。
在一个实施例中，移除所述子叠层的当前暴露部分中的最上叠层的步骤包括：各向异性地蚀刻所述最上叠层的绝缘材料层；各向异性地蚀刻所述最上叠层的导电材料层。
在一个实施例中，所述第一侧墙的数目为N；所述第二侧墙的数目为2N。
在一个实施例中，去除所述掩模层、第二侧墙，以形成第四阶梯机构的步骤之后，所述方法还包括：在所述第四阶梯机构上形成层间介质隔离层；在每一叠层的暴露部分形成触点；在层间介质隔离层形成字线插头以连接字线和所述触点。
本发明制造半导体装置的方法，与常规方法相比，掩模修整-蚀刻的循环次数大大减少，由此提高了生成效率，增加了生成误差容限，降低了生成成本。
下面通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
根据下面参照附图的详细描述，可以更加清楚地理解本发明，在附图中：
图1为本发明制造半导体装置的方法第一实施例的流程示意图。
图2为本发明第一实施例中形成第一阶梯结构的流程示意图。
图3为本发明第一实施例中形成第一侧墙的流程示意图。
图4-图16示意性地示出了根据本发明第一实施例的半导体装置的制造过程的若干阶段。
图17为本发明制造半导体装置的方法第二实施例的流程示意图。
图18为本发明第二实施例中形成第二侧墙的流程示意图。
图19-图31示意性地示出了根据本发明第二实施例的半导体装置的制造过程的若干阶段。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制。
以下对示例性实施例的描述仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值都应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图的说明中将不需要对其进行进一步讨论。
图1为本发明制造半导体装置的方法第一实施例的流程示意图。如图1所示，所述方法包括：
步骤101，提供半导体结构，所述半导体结构包括在基层之上的第1至第N子叠层结构以及在所述第N子叠层结构之上的掩模层，其中N是大于1的自然数，并且其中每一子叠层结构都包括两个子叠层。
在一个实施例中，每一子叠层都包括导电材料层和绝缘材料层。
步骤102，循环移除掩膜层的一部分、移除子叠层结构的暴露部分，形成第一阶梯机构。
在一个实施例中，如图2所示，步骤102具体可以包括：
步骤102a，移除所述掩模层的第i部分以暴露第N子叠层结构的第i部分，其中i是自然数，并且i＝1到N-1，并且其中所述掩模层的第i+1部分与第i部分相邻。
步骤102b，对于每一个i，移除第(N-j+1)子叠层结构的暴露部分(即未被其上面的层覆盖的部分)，以暴露第(N-j)子叠层结构的第i-j+1部分，其中j是自然数，并且j＝1到i。
在一个实施例中，步骤102b包括：同时移除第(N-j+1)子叠层结构的暴露部分。
在一个实施例中，移除第(N-j+1)子叠层结构的暴露部分的步骤包括：各向异性地蚀刻所述子叠层结构的绝缘材料层；各向异性地蚀刻所述子叠层结构的导电材料层。
步骤102c，移除所述掩模层的与其所述N-1部分相邻的第N部分以暴露所述第N子叠层结构的第N部分。
接着，如图1所示，在步骤103，分别在掩模层的侧壁上和子叠层结构的侧壁上形成第一侧墙，其中每一第一侧墙都覆盖紧接在其下的子叠层结构的当前暴露部分的一部分。
在一个实施例中，如图3所示，步骤103具体可以包括：
步骤103a，在所述第一阶梯机构上形成第一侧墙材料层。
步骤103b，对所述第一侧墙材料层进行刻蚀，以分别在掩模层的侧壁上和子叠层结构的侧壁上形成第一侧墙。
在一个实施例中，所述第一侧墙的宽度等于紧接在其下的子叠层结构的当前暴露部分宽度的1/2。
在一个实施例中，所述第一侧墙的材料为多晶硅、非晶硅或非晶碳。
在一个实施例中，所述第一侧墙的数目为N。
接着，如图1所示，在步骤104，以所述掩模层、第一侧墙为掩模，移除所述子叠层结构的当前暴露部分中的最上子叠层。
在一个实施例中，步骤104可以包括：各向异性地蚀刻所述最上子叠层的绝缘材料层；各向异性地蚀刻所述最上子叠层的导电材料层。
接着，如图1所示，在步骤105，去除所述掩模层、第一侧墙，以形成第二阶梯机构。
在一个实施例中，在步骤105之后，所述方法还可以包括：在所述第二阶梯机构上形成层间介质隔离层；在每一子叠层的当前暴露部分形成触点；在层间介质隔离层形成字线插头以连接字线和所述触点。
基于本发明第一实施例提供的制造半导体装置的方法，与常规方法相比，掩模修整-蚀刻的循环中每次蚀刻的深度加倍，形成每一台阶高度为两个子叠层厚度的阶梯结构，之后并利用高度为两个子叠层(两组导电材料层和绝缘材料层)厚度的侧墙作为掩膜进行再次刻蚀，最终形成每一台阶高度为一个子叠层厚度的阶梯结构，从而大大减少了掩模修整-蚀刻的循环次数，由此提高了生成效率，增加了生成误差容限，降低了生成成本。
下面通过具体示例对本发明制造半导体装置的方法的第一实施例进行说明：
图4-图16通过一个具体的实施例示意性地示出了根据本发明第一实施例的半导体装置的制造过程的若干阶段。
首先，如图4所示，提供半导体结构。所述半导体结构包括基层，其中所述基层可以是各种适当的衬底、有源层、导电层、绝缘层等等，本领域技术人员可以根据需要自由选择；在基层之上形成的第1至第N子叠层结构，其中N是大于1的自然数，并且其中每一子叠层结构都包括两个子叠层，每一子叠层都包括导电材料层和形成在其上的绝缘材料层；并在所述第N子叠层结构之上形成的掩模层。
具体而言，如图4所示，本实施例中选取N等于4，则所述半导体结构包括第一至第四子叠层结构T1-T4，其中第一至第四子叠层结构T1-T4中的每一子叠层结构都包括两个子叠层，例如第1子叠层结构T1包括子叠层S1和子叠层S2；而每一子叠层都包括导电材料层和形成在其上的绝缘材料层，例如子叠层S1包括导电材料层111和绝缘材料层121。
交替层叠的导电材料层与绝缘材料层可包括垂直存储器装置的阵列区(例如，垂直存储器阵列区)及阶梯区(即，在进一步处理之后可包括阶梯的区)。导电材料层可由任何适合导电材料形成。以实例而非限制的方式，导电材料层可包括多晶硅及金属(例如钨、镍、钛、铂、铝、金、氮化钨、氮化钽、氮化钛等)中的一者或一者以上。绝缘材料层可由任何适合绝缘材料形成。以实例而非限制的方式，绝缘材料层可包括氧化硅(例如，Si02)。每一组的导电材料层与绝缘材料层(即每一子叠层)的厚度可以在0.1-0.6μm之间。
然后，如图5所示，移除所述掩模层的第1部分以暴露第4子叠层结构T4的第1部分。所述移除所述掩模层的第1部分的步骤可以通过对所述掩模层进行图案化处理得到。所述掩模层可由光致抗蚀剂材料形成。
之后，如图6所示，移除第4子叠层结构T4的暴露部分(即未被其上面的层覆盖的部分)，以暴露第3子叠层结构T3的第1部分。所述实施例中，每次移除的深度为所述子叠层结构的高度，即为两组绝缘材料层和导电材料层的厚度。其中移除第4子叠层结构T4的暴露部分可以包括：各向异性蚀刻绝缘材料层128、导电材料层118、绝缘材料层127、导电材料层117。所述各向异性蚀刻可以包括：移除绝缘材料层128的暴露部分且暴露导电材料层118的一部分的第一干蚀刻动作，后续接着移除导电材料层118的暴露部分的第二干蚀刻动作。通过第一干蚀刻动作和第二干蚀刻动作的两次循环，可以移除第4子叠层结构T4的暴露部分。优选的，也可以采用各向同性蚀刻取代各向异性蚀刻。
然后，如图7所示，接着移除所述掩模层的第2部分以暴露第4子叠层结构T4的第2部分，其中所述掩模层的第2部分与第1部分相邻。
之后，如图8所示，同时移除第3、4子叠层结构的暴露部分(即未被其上面的层覆盖的部分)，即移除第3子叠层结构T3的第1部分以暴露第2子叠层结构T2的第1部分，同时移除第4子叠层结构T4的第2部分以暴露第3子叠层结构T3的第2部分。
然后，如图9所示，接着移除所述掩模层的第3部分以暴露第4子叠层结构T4的第3部分，其中所述掩模层的第3部分与第2部分相邻。
之后，如图10所示，同时移除第2、3、4子叠层结构的暴露部分(即未被其上面的层覆盖的部分)，即移除第2子叠层结构T2的第1部分以暴露第1子叠层结构T1的第1部分，移除第3子叠层结构T3的第2部分以暴露第2子叠层结构T2的第2部分，同时移除第4子叠层结构T4的第3部分以暴露第3子叠层结构T3的第3部分。
然后，如图11所示，接着移除所述掩模层的第4部分以暴露第4子叠层结构T4的第4部分，其中所述掩模层的第4部分与第3部分相邻。
在本发明的上述实施例中，通过图5-图11进行移除掩膜层的一部分、移除子叠层结构的暴露部分的循环操作，形成包含4个台阶的第一阶梯机构，即子叠层结构T1-T4的阶梯机构，其中每一子叠层结构都暴露出一部分，所述第一阶梯结构中每一台阶的高度为所述子叠层结构的厚度，可以在0.2-1.2μm之间。每次移除的掩膜层部分的长度(即所述第一阶梯结构中每一台阶的宽度)可以在0.4-2μm之间。
之后，如图12所示，在所述第一阶梯机构上形成第一侧墙材料层14。所述第一侧墙材料层可以覆盖所述第一阶梯机构的当前暴露部分。在一个实施例中，所述第一侧墙材料可以是多晶硅、非晶硅或非晶碳。
接着，如图13所示，对所述第一侧墙材料层进行刻蚀，以分别在掩模层13的侧壁上和子叠层结构T2-T4的侧壁上形成第一侧墙141-144，其中每一第一侧墙都覆盖紧接在其下的子叠层结构的当前暴露部分的一部分。优选的，在一个实施例中，所述第一侧墙的宽度等于紧接在其下的子叠层结构的当前暴露部分宽度的1/2。所述第一侧墙的数目为4。
然后，如图14所示，以所述掩模层13、第一侧墙141-144为掩模，移除所述子叠层结构的当前暴露部分中的最上子叠层(S8、S6、S4、S2)。所述移除包括：各向异性地蚀刻所述最上子叠层的绝缘材料层；各向异性地蚀刻所述最上子叠层的导电材料层。所述各向异性地蚀刻可以包括一次第一干蚀刻动作和第二干蚀刻动作的循环以分别移除绝缘材料层和导电材料层的暴露部分。
然后，如图15所示，去除所述掩模层、第一侧墙，以形成包含8个台阶的第二阶梯机构。即子叠层S1-S8的阶梯机构，其中每一子叠层都暴露出一部分，所述第二阶梯结构中每一台阶的高度为所述子叠层的厚度，可以在0.1-0.6μm之间，所述第二阶梯结构中每一台阶的宽度可以为0.2-1μm。
最后，如图16所示，在所述第二阶梯机构上形成层间介质隔离层15；在每一子叠层的当前暴露部分形成触点16；在层间介质隔离层15上形成第二绝缘材料层17；形成可穿过第二绝缘材料层17、层间介质隔离层15、以及绝缘材料层121-128，并到达导电材料层111-118的开口；在所述开口内注入第二导电材料，以形成字线插头18以连接字线19和所述触点16。优选的，所述第二绝缘材料可以是如氧化硅、硼磷硅酸盐玻璃(BPSG)及旋涂电介质(SOD)中的一者或一者以上；所述第二导电材料可以是多晶硅、钨、钛、铝等导电材料。
本发明上述实施例提供的制造半导体装置的方法，掩模修整-蚀刻的循环中，每次蚀刻的深度加倍，形成每一台阶高度为两组导电材料层和绝缘材料层厚度的阶梯结构；之后并利用高度为两组导电材料层和绝缘材料层厚度的侧墙作为掩膜进行再次刻蚀，最终形成每一台阶高度为一个子叠层厚度的阶梯结构。
与常规方法相比，掩模修整-蚀刻的循环次数从七次减小为三次，就能形成具有八个台阶的阶梯结构。因此修整所述掩模的任何误差可最多倍增三次而非如借助常规方法将进行的七次。换句话说，与通过常规方法形成的阶梯结构相比，本发明中所描述的方法可提供较大的误差容限来形成阶梯结构。
此外，掩模修整-蚀刻的循环次数从七次减小为三次，同时通过形成侧墙进行再次刻蚀，掩膜-刻蚀总次数为四次(三次掩模修整-蚀刻循环+一次侧墙刻蚀)，由于每一掩模可需要形成额外光刻光罩，因此本发明相比现有技术，节约了生产成本，同时提高了生成效率。
图17为本发明制造半导体装置的方法第二实施例的流程示意图。如图17所示，所述方法包括步骤201至步骤208，其中步骤201至步骤204与图1所示的本发明第一实施例所述的制造半导体装置的方法中步骤101至步骤104类似，这里不再详述。
本实施例与第一实施例的区别在于，本实施例中，每一子叠层都包括两个叠层；每一叠层都包括导电材料层和绝缘材料层。
本实施例中，每一子叠层结构(即掩模修整-蚀刻的循环中刻蚀深度)包含四组导电材料层和绝缘材料层的组合；而第一实施例中，每一子叠层结构包含两组导电材料层和绝缘材料层的组合。
如图17所示，在步骤204之后，所述方法还包括：
步骤205，去除所述第一侧墙，以形成第三阶梯机构。
步骤206，分别在掩模层的侧壁上和子叠层的侧壁上形成第二侧墙，其中每一第二侧墙都覆盖紧接在其下的子叠层的当前暴露部分的一部分。
在一个实施例中，如图18所示，所述步骤206可以包括：步骤206a，在所述第三阶梯机构上形成第二侧墙材料层；步骤206b，对所述第二侧墙材料层进行刻蚀，以分别在掩模层的侧壁上和子叠层的侧壁上形成第二侧墙。
在一个实施例中，所述第二侧墙的宽度等于紧接在其下的子叠层的当前暴露部分宽度的1/2。
在一个实施例中，所述第二侧墙的材料为多晶硅、非晶硅或非晶碳。
步骤207，以所述掩模层、第二侧墙为掩模，移除所述子叠层的当前暴露部分中的最上叠层。
在一个实施例中，所述第一侧墙的数目为N；所述第二侧墙的数目为2N。
在一个实施例中，所述移除所述子叠层的当前暴露部分中的最上叠层的步骤包括：各向异性地蚀刻所述最上叠层的绝缘材料层；各向异性地蚀刻所述最上叠层的导电材料层。
步骤208，去除所述掩模层、第二侧墙，以形成第四阶梯机构。
在一个实施例中，所述步骤208之后，所述方法还可以包括：在所述第四阶梯机构上形成层间介质隔离层；在每一叠层的暴露部分形成触点；在层间介质隔离层形成字线插头以连接字线和所述触点。
基于本发明第二实施例提供的制造半导体装置的方法，与常规方法相比，掩模修整-蚀刻的循环中，每次蚀刻的深度为4倍，形成每一台阶高度为四个叠层(四组导电材料层和绝缘材料层)厚度的阶梯结构，之后并利用高度为四组导电材料层和绝缘材料层厚度的侧墙作为掩膜进行刻蚀，并再次利用高度为两组导电材料层和绝缘材料层厚度的侧墙作为掩膜进行再次刻蚀，最终形成每一台阶高度为一组导电材料层和绝缘材料层厚度的阶梯结构，从而进一步减少了掩模修整-蚀刻的循环次数，由此进一步提高了生成效率，增加了生成误差容限，降低了生成成本。
下面通过具体示例对本发明第二实施例所述的制造半导体装置的方法进行说明：
图19-图31示意性地示出了根据本发明第二实施例的半导体装置的制造过程的若干阶段。
首先，如图19所示，提供半导体结构。所述半导体结构与第一实施例中图4中提供的半导体结构类似，这里不再详述。其区别在于：本实施例中，每一子叠层都包括两个叠层；每一叠层都包括导电材料层和绝缘材料层。即，本实施例中，每一子叠层结构(即掩模修整-蚀刻的循环中刻蚀深度)包含四组导电材料层和绝缘材料层的组合；而第一实施例中，每一子叠层结构包含两组导电材料层和绝缘材料层的组合。
具体而言，如图19所示，本实施例中选取N等于2，则所述半导体结构包括第1子叠层结构T1、第2子叠层结构T2，其中第1、第2子叠层结构T1-T2中的每一子叠层结构都包括两个子叠层，例如第1子叠层结构T1包括子叠层S1和子叠层S2；而每一子叠层都包括两个叠层，例如第1子叠层S1包括叠层P1和叠层P2；每一叠层都包括导电材料层和形成在其上的绝缘材料层，例如叠层P1包括导电材料层111和绝缘材料层121。
然后，如图20所示，移除所述掩模层的第1部分以暴露第二子叠层结构T2的第1部分。所述移除所述掩模层的第1部分的步骤可以通过对所述掩模层进行图案化处理得到。所述掩模层可由光致抗蚀剂材料形成。本实施例中所述掩模层移除的长度为图5所示第一实施例中所述掩模层移除的长度的两倍，可以在0.8-4μm之间。
之后，如图21所示，移除第2子叠层结构T2的暴露部分(即未被其上面的层覆盖的部分)，以暴露第1子叠层结构T1的第1部分。所述实施例中，每次移除的深度为所述子叠层结构的高度，即为四组绝缘材料层和导电材料层的厚度。所述移除过程包括：移除绝缘材料层的暴露部分的第一干蚀刻动作和移除导电材料层的暴露部分的第二干蚀刻动作的四次循环。优选的，所述移除可以采用各向同性蚀刻或各向异性蚀刻。
然后，如图22所示，接着移除所述掩模层的第2部分以暴露第2子叠层结构T2的第2部分，其中所述掩模层的第2部分与第1部分相邻。
在本发明的上述实施例中，通过图19-图22进行移除掩膜层的一部分、移除子叠层结构的暴露部分的循环操作，形成包含两个台阶的第一阶梯机构，即子叠层结构T1-T2的阶梯机构，其中每一子叠层结构都暴露出一部分，所述第一阶梯结构中每一台阶的高度为所述子叠层结构的厚度(即四组导电材料层与绝缘材料层的厚度)，可以在0.4-2.4μm之间。所述第一阶梯结构中每一台阶的宽度可以在0.8-4μm之间。
之后，如图23所示，在所述第一阶梯机构上形成第一侧墙材料层14。所述第一侧墙材料层可以覆盖所述第一阶梯机构的当前暴露部分。在一个实施例中，所述第一侧墙材料可以是多晶硅、非晶硅或非晶碳。
接着，如图24所示，对所述第一侧墙材料层进行刻蚀，以分别在掩模层13的侧壁上和子叠层结构T2的侧壁上形成第一侧墙141、142，其中每一第一侧墙都覆盖紧接在其下的子叠层结构的当前暴露部分的一部分。优选的，在一个实施例中，所述第一侧墙的宽度等于紧接在其下的子叠层结构的当前暴露部分宽度的1/2。所述第一侧墙的数目为2。
然后，如图25所示，以所述掩模层13、第一侧墙141、142为掩模，移除所述子叠层结构的当前暴露部分中的最上子叠层(S4、S2)。所述移除包括：各向异性地蚀刻所述最上子叠层的绝缘材料层；各向异性地蚀刻所述最上子叠层的导电材料层。所述各向异性地蚀刻可以包括两次次第一干蚀刻动作和第二干蚀刻动作的循环以分别移除绝缘材料层和导电材料层的暴露部分。
然后，如图26所示，去除所述第一侧墙，以形成包含4个台阶的第三阶梯机构。即子叠层S1-S4的阶梯机构，其中每一子叠层都暴露出一部分，所述第三阶梯结构中每一台阶的高度为所述子叠层的厚度，可以在0.2-1.2μm之间。
之后，如图27所示，在所述第三阶梯机构上形成第二侧墙材料层24。所述第一侧墙材料层可以覆盖所述第三阶梯机构的当前暴露部分。在一个实施例中，所述第二侧墙材料可以是多晶硅、非晶硅或非晶碳。
接着，如图28所示，对所述第二侧墙材料层24进行刻蚀，以分别在掩模层13的侧壁上和子叠层S2-S4的侧壁上形成第二侧墙241-244。其中每一第二侧墙都覆盖紧接在其下的子叠层的当前暴露部分的一部分。优选的，在一个实施例中，所述第二侧墙的宽度等于紧接在其下的子叠层的当前暴露部分宽度的1/2。所述第二侧墙的数目为4。
然后，如图29所示，以所述掩模层13、第二侧墙241-244为掩模，移除所述子叠层的当前暴露部分中的最上叠层(P8、P6、P4、P2)。所述移除包括：各向异性地蚀刻所述最上叠层的绝缘材料层；各向异性地蚀刻所述最上叠层的导电材料层。所述各向异性地蚀刻可以包括一次第一干蚀刻动作和第二干蚀刻动作的循环以分别移除绝缘材料层和导电材料层的暴露部分。
然后，如图30所示，去除所述掩模层、第二侧墙，以形成包含8个台阶的第四阶梯机构。即叠层P1-P8的阶梯机构，其中每一叠层都暴露出一部分，所述第四阶梯结构中每一台阶的高度为所述叠层(一组导电材料层和绝缘材料层)的厚度，可以在0.1-0.6μm之间。
最后，如图31所示，在所述第三阶梯机构上形成层间介质隔离层15；在每一子叠层的当前暴露部分形成触点16；在层间介质隔离层15上形成第二绝缘材料层17；形成可穿过第二绝缘材料层17、层间介质隔离层15、以及绝缘材料层121-128，并到达导电材料层111-118的开口；在所述开口内注入第二导电材料，以形成字线插头18以连接字线19和所述触点16。
本发明上述实施例提供的制造半导体装置的方法，掩模修整-蚀刻的循环中，每次蚀刻的深度为4倍，形成每一台阶高度为四组导电材料层和绝缘材料层厚度的阶梯结构，之后并利用高度为四组导电材料层和绝缘材料层厚度的侧墙作为掩膜进行刻蚀，并再次利用高度为两组导电材料层和绝缘材料层厚度的侧墙作为掩膜进行再次刻蚀，最终形成每一台阶高度为一组导电材料层和绝缘材料层厚度的阶梯结构。
与常规方法相比，掩模修整-蚀刻的循环次数从七次减小为一次，就能形成具有八个台阶的阶梯结构。因此修整所述掩模的任何误差可最多倍增一次而非如借助常规方法将进行的七次。换句话说，与通过常规方法形成的阶梯结构相比，本发明中所描述的方法可提供较大的误差容限来形成阶梯结构。
此外，掩模修整-蚀刻的循环次数从七次减小为一次，同时通过形成侧墙进行再次刻蚀，掩膜-刻蚀总次数为三次(一次掩模修整-蚀刻循环+两次侧墙刻蚀)，由于每一掩模可需要形成额外光刻光罩，因此本发明相比现有技术，进一步节约了生产成本，同时也进一步提高了生成效率。
至此，已经详细描述了本发明制造半导体装置的方法。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本发明所教导的各实施例可以自由组合。
本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本发明的精神和范围。

Claims (18)

1.一种制造半导体装置的方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括在基层之上的第1至第N子叠层结构以及在所述第N子叠层结构之上的掩模层，其中N是大于1的自然数，并且其中每一子叠层结构都包括两个子叠层；
循环移除掩膜层的一部分、移除子叠层结构的暴露部分，形成第一阶梯机构；
分别在掩模层的侧壁上和子叠层结构的侧壁上形成第一侧墙，其中每一第一侧墙都覆盖紧接在其下的子叠层结构的当前暴露部分的一部分；
以所述掩模层、第一侧墙为掩模，移除所述子叠层结构的当前暴露部分中的最上子叠层；以及
去除所述掩模层、第一侧墙，以形成第二阶梯机构。
2.根据权利要求1所述的方法，其特征在于，
每一子叠层都包括导电材料层和绝缘材料层。
3.根据权利要求1所述的方法，其特征在于，循环移除掩膜层的一部分、移除子叠层结构的暴露部分，形成第一阶梯机构的步骤包括：
移除所述掩模层的第i部分以暴露第N子叠层结构的第i部分，其中i是自然数，并且i＝1到N-1，并且其中所述掩模层的第i+1部分与第i部分相邻；
对于每一个i，移除第(N-j+1)子叠层结构的暴露部分(即未被其上面的层覆盖的部分)，以暴露第(N-j)子叠层结构的第i-j+1部分，其中j是自然数，并且j＝1到i；
移除所述掩模层的与其所述N-1部分相邻的第N部分以暴露所述第N子叠层结构的第N部分。
4.根据权利要求3所述的方法，其特征在于，移除第(N-j+1)子叠层结构的暴露部分的步骤包括：
同时移除第(N-j+1)子叠层结构的暴露部分。
5.根据权利要求1所述的方法，其特征在于，分别在掩模层的侧壁上和子叠层结构的侧壁上形成第一侧墙的步骤包括：
在所述第一阶梯机构上形成第一侧墙材料层；
对所述第一侧墙材料层进行刻蚀，以分别在掩模层的侧壁上和子叠层结构的侧壁上形成第一侧墙。
6.根据权利要求1所述的方法，其特征在于，
所述第一侧墙的宽度等于紧接在其下的子叠层结构的当前暴露部分宽度的1/2。
7.根据权利要求1所述的方法，其特征在于，
所述第一侧墙的材料为多晶硅、非晶硅或非晶碳。
8.根据权利要求2所述的方法，其特征在于，移除子叠层结构的暴露部分的步骤包括：
各向异性地蚀刻所述子叠层结构的绝缘材料层；
各向异性地蚀刻所述子叠层结构的导电材料层。
9.根据权利要求2所述的方法，其特征在于，以所述掩模层、第一侧墙为掩模，移除所述子叠层结构的当前暴露部分中的最上子叠层的步骤包括：
各向异性地蚀刻所述最上子叠层的绝缘材料层；
各向异性地蚀刻所述最上子叠层的导电材料层。
10.根据权利要求2所述的方法，其特征在于，去除所述掩模层、第一侧墙，以形成第二阶梯机构的步骤之后还包括：
在所述第二阶梯机构上形成层间介质隔离层；
在每一子叠层的当前暴露部分形成触点；
在层间介质隔离层形成字线插头以连接字线和所述触点。
11.根据权利要求1所述的方法，其特征在于，
每一子叠层都包括两个叠层；
每一叠层都包括导电材料层和绝缘材料层。
12.根据权利要求11所述的方法，其特征在于，移除所述子叠层结构的当前暴露部分中的最上子叠层的步骤之后，还包括：
去除所述第一侧墙，以形成第三阶梯机构；
分别在掩模层的侧壁上和子叠层的侧壁上形成第二侧墙，其中每一第二侧墙都覆盖紧接在其下的子叠层的当前暴露部分的一部分；
以所述掩模层、第二侧墙为掩模，移除所述子叠层的当前暴露部分中的最上叠层；以及
去除所述掩模层、第二侧墙，以形成第四阶梯机构。
13.根据权利要求12所述的方法，其特征在于，分别在掩模层的侧壁上和子叠层的侧壁上形成第二侧墙的步骤包括：
在所述第三阶梯机构上形成第二侧墙材料层；
对所述第二侧墙材料层进行刻蚀，以分别在掩模层的侧壁上和子叠层的侧壁上形成第二侧墙。
14.根据权利要求12所述的方法，其特征在于，
所述第二侧墙的宽度等于紧接在其下的子叠层的当前暴露部分宽度的1/2。
15.根据权利要求12所述的方法，其特征在于，
所述第二侧墙的材料为多晶硅、非晶硅或非晶碳。
16.根据权利要求12所述的方法，其特征在于，移除所述子叠层的当前暴露部分中的最上叠层的步骤包括：
各向异性地蚀刻所述最上叠层的绝缘材料层；
各向异性地蚀刻所述最上叠层的导电材料层。
17.根据权利要求12所述的方法，其特征在于，
所述第一侧墙的数目为N；
所述第二侧墙的数目为2N。
18.根据权利要求12所述的方法，其特征在于，去除所述掩模层、第二侧墙，以形成第四阶梯机构的步骤之后还包括：
在所述第四阶梯机构上形成层间介质隔离层；
在每一叠层的暴露部分形成触点；
在层间介质隔离层形成字线插头以连接字线和所述触点。
CN201410500255.4A 2014-09-26 2014-09-26 制造半导体装置的方法 Active CN105514018B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410500255.4A CN105514018B (zh) 2014-09-26 2014-09-26 制造半导体装置的方法
US14/856,545 US9472422B2 (en) 2014-09-26 2015-09-16 Semiconductor device structure and manufacturing methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410500255.4A CN105514018B (zh) 2014-09-26 2014-09-26 制造半导体装置的方法

Publications (2)

Publication Number Publication Date
CN105514018A true CN105514018A (zh) 2016-04-20
CN105514018B CN105514018B (zh) 2019-02-26

Family

ID=55585247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410500255.4A Active CN105514018B (zh) 2014-09-26 2014-09-26 制造半导体装置的方法

Country Status (2)

Country Link
US (1) US9472422B2 (zh)
CN (1) CN105514018B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591406A (zh) * 2017-08-31 2018-01-16 长江存储科技有限责任公司 一种3d nand中台阶的形成方法
CN108711572A (zh) * 2018-06-29 2018-10-26 长江存储科技有限责任公司 三维存储器及其制造方法
CN109196644A (zh) * 2018-04-18 2019-01-11 长江存储科技有限责任公司 用于形成三维存储器设备的阶梯结构的方法
CN110534524A (zh) * 2018-05-23 2019-12-03 三星电子株式会社 垂直半导体装置
CN113241350A (zh) * 2017-08-28 2021-08-10 长江存储科技有限责任公司 存储器装置的阶梯结构
CN114497050A (zh) * 2020-11-12 2022-05-13 旺宏电子股份有限公司 存储器元件及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716098B2 (en) * 2015-09-04 2017-07-25 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US20170147730A1 (en) * 2015-11-23 2017-05-25 Apple Inc. Binary patterning for three-dimensional memory formation
KR102492979B1 (ko) * 2015-12-11 2023-01-31 삼성전자주식회사 수직형 메모리 장치
KR20180107905A (ko) * 2017-03-23 2018-10-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US11004726B2 (en) 2017-10-30 2021-05-11 Macronix International Co., Ltd. Stairstep structures in multilevel circuitry, and method for forming the same
US10147638B1 (en) 2017-12-29 2018-12-04 Micron Technology, Inc. Methods of forming staircase structures
CN111916460A (zh) * 2020-08-18 2020-11-10 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN112614915B (zh) * 2020-12-29 2022-03-08 江苏宜兴德融科技有限公司 太阳能电池测试方法和太阳能电池测试中间结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090310415A1 (en) * 2008-06-11 2009-12-17 Jin Beom-Jun Non-volatile memory devices including vertical nand strings and methods of forming the same
US20100248457A1 (en) * 2009-03-31 2010-09-30 Seungmok Shin Method of forming nonvolatile memory device
KR20110015338A (ko) * 2009-08-07 2011-02-15 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305980B2 (ja) * 2009-02-25 2013-10-02 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
KR101738103B1 (ko) * 2010-09-10 2017-05-22 삼성전자주식회사 3차원 반도체 기억 소자
KR102003529B1 (ko) * 2012-08-22 2019-07-25 삼성전자주식회사 적층된 전극들을 형성하는 방법 및 이를 이용하여 제조되는 3차원 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090310415A1 (en) * 2008-06-11 2009-12-17 Jin Beom-Jun Non-volatile memory devices including vertical nand strings and methods of forming the same
US20100248457A1 (en) * 2009-03-31 2010-09-30 Seungmok Shin Method of forming nonvolatile memory device
KR20110015338A (ko) * 2009-08-07 2011-02-15 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 제조 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113241350A (zh) * 2017-08-28 2021-08-10 长江存储科技有限责任公司 存储器装置的阶梯结构
CN113241350B (zh) * 2017-08-28 2023-07-18 长江存储科技有限责任公司 存储器装置的阶梯结构
CN107591406A (zh) * 2017-08-31 2018-01-16 长江存储科技有限责任公司 一种3d nand中台阶的形成方法
CN109196644A (zh) * 2018-04-18 2019-01-11 长江存储科技有限责任公司 用于形成三维存储器设备的阶梯结构的方法
WO2019200565A1 (en) * 2018-04-18 2019-10-24 Yangtze Memory Technologies Co., Ltd. Method for forming staircase structure of three-dimensional memory device
US10529732B2 (en) 2018-04-18 2020-01-07 Yangtze Memory Technologies Co., Ltd. Method for forming staircase structure of three-dimensional memory device
US10930662B2 (en) 2018-04-18 2021-02-23 Yangtze Memory Technologies Co., Ltd. Method for forming staircase structure of three-dimensional memory device
CN110534524A (zh) * 2018-05-23 2019-12-03 三星电子株式会社 垂直半导体装置
CN108711572A (zh) * 2018-06-29 2018-10-26 长江存储科技有限责任公司 三维存储器及其制造方法
CN108711572B (zh) * 2018-06-29 2023-12-08 长江存储科技有限责任公司 三维存储器及其制造方法
CN114497050A (zh) * 2020-11-12 2022-05-13 旺宏电子股份有限公司 存储器元件及其制造方法

Also Published As

Publication number Publication date
CN105514018B (zh) 2019-02-26
US9472422B2 (en) 2016-10-18
US20160093513A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
CN105514018A (zh) 制造半导体装置的方法
CN103367258B (zh) 半导体线路结构及其制作工艺
TWI620995B (zh) 次解析度基板圖案化所用之蝕刻遮罩的形成方法
CN105321874B (zh) 形成半导体器件的方法
JP5289479B2 (ja) 半導体装置の製造方法
CN108701588B (zh) 用于形成存储器鳍片图案的方法和系统
CN104701142A (zh) 自对齐双间隔件图案化工艺
CN103367259A (zh) 半导体线路制作工艺
EP3240028B1 (en) Contact pad structure and method for fabricating the same
JP7132142B2 (ja) 半導体記憶装置の製造方法
JP2013038186A (ja) 不揮発性半導体記憶装置の製造方法
US20120175745A1 (en) Methods for fabricating semiconductor devices and semiconductor devices using the same
US20110236836A1 (en) Method for forming fine pattern
CN107863295A (zh) 在集成电路中形成ana区域的方法
TW201626457A (zh) 供接觸開口蝕刻窗孔用之lc模組佈局配置
JP2020155492A (ja) 半導体記憶装置および半導体記憶装置の製造方法
JP2013030557A (ja) 半導体装置の製造方法
WO2018075753A1 (en) Method for self-aligned cutting of single fins
JP2013065772A (ja) 半導体装置の製造方法
CN104425218A (zh) 半导体结构的双重图案工艺方法
TWI572016B (zh) 半導體結構及其製造方法
US7816270B2 (en) Method of forming minute patterns in semiconductor device using double patterning
US9466522B2 (en) Method for fabricating semiconductor structure
CN108630528A (zh) 非对称阶梯结构及其制造方法
KR101966894B1 (ko) 계단형 패턴 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant