JP2013030557A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013030557A JP2013030557A JP2011164572A JP2011164572A JP2013030557A JP 2013030557 A JP2013030557 A JP 2013030557A JP 2011164572 A JP2011164572 A JP 2011164572A JP 2011164572 A JP2011164572 A JP 2011164572A JP 2013030557 A JP2013030557 A JP 2013030557A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- support
- semiconductor device
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Abstract
【解決手段】半導体装置の製造方法は、半導体基板上に、第1の犠牲膜、第1のサポート膜、第2の犠牲膜及び第2のサポート膜を順次形成し、これらの膜を貫通するホールを形成し、ホールの内表面を覆い、かつ第2のサポート膜及び第1のサポート膜に接続される王冠型電極を形成し、王冠型電極と第2のサポート膜との接続を少なくとも一部分維持する第1のパターンで、第2のサポート膜に第1の開口を形成し、第1の開口を通じて第2の犠牲膜の一部又は全部を除去し、第1の開口を利用して第1のサポート膜に第2の開口を形成し、第2の開口を通じて第1の犠牲膜を全て除去する、ことを特徴とする。
【選択図】図1
Description
1a 素子分離領域
1b 埋め込みゲート電極
1c 拡散層
2 層間絶縁膜
2a 容量コンタクトプラグ
3 周辺配線
4 ストッパー窒化シリコン膜
5 第1シリンダ層間膜(第1の犠牲膜)
6 第1窒化シリコン膜
7 第2シリンダ層間膜(第2の犠牲膜)
7a 下層第2シリンダ層間膜(第2の犠牲膜)
7b 上層第2シリンダ層間膜(第3の犠牲膜)
8 第2窒化シリコン膜
9 第3シリンダ層間膜
10 非晶質カーボン膜
11 酸化シリコン膜
12 ホトレジスト
13 シリンダホールパターン
14 シリンダホール
15 下部電極材料膜
16 下部電極
17 プラズマ窒化シリコン膜
18 反射防止膜
19 ホトレジスト
20 エッチング用開口パターン
20a 開口
21 エッチング用開口
21aa,21ab,21b,21ca,21cb,21d 開口
22 容量絶縁膜
23 上部電極
24 タングステン膜
25 層間絶縁膜
26 層間絶縁膜
27,28 コンタクトプラグ
29 配線
30 第1サポート部材
31 第2サポート部材
31a 接続部分
31b 第1窒化シリコン膜の一部
33 分散イオン
81 第3窒化シリコン膜
101 メモリセル領域
102 周辺回路領域
Claims (8)
- 半導体基板上に、第1の犠牲膜、第1のサポート膜、第2の犠牲膜及び第2のサポート膜を順次形成し、
前記第2のサポート膜、前記第2の犠牲膜、前記第1のサポート膜及び前記第1の犠牲膜を貫通するホールを形成し、
前記ホールの内表面を覆い、かつ前記第2のサポート膜及び前記第1のサポート膜に接続される王冠型電極を形成し、
前記王冠型電極と前記第2のサポート膜との接続を少なくとも一部分維持する第1のパターンで、前記第2のサポート膜に第1の開口を形成し、
前記第1の開口を通じて前記第2の犠牲膜の一部又は全部を除去し、
前記第1の開口を利用して前記第1のサポート膜に第2の開口を形成し、
前記第2の開口を通じて前記第1の犠牲膜を全て除去する、
ことを特徴とする半導体装置の製造方法。 - 前記第2の開口の形成は、異方性ドライエッチングにより行われることを特徴等する請求項1に記載の半導体装置の製造方法。
- 前記第1の開口の形成と、前記第2の犠牲膜の一部除去と、前記第2の開口の形成が、一工程のドライエッチングにより連続して行われることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記第1の開口を形成した後、前記第2の犠牲膜を溶液エッチングにより全て除去し、その後、前記第2の開口の形成を前記第1の開口を通したドライエッチングにより行う、ことを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記第1のパターンは、開口形成後の第1のサポート膜又は第2のサポート膜の残部の面積が、開口の面積よりも大きくなるように設定されている、ことを特徴とする請求項1乃至4のいずれか一つに記載の半導体装置の製造方法。
- 前記第1の犠牲膜及び前記第2の犠牲膜が酸化シリコン膜であり、前記第1のサポート膜及び前記第2のサポート膜が窒化シリコン膜である、ことを特徴とする請求項1乃至5のいずれか一つに記載の半導体装置の製造方法。
- 前記第2の犠牲膜を形成した後であって、前記第2のサポート膜を形成する前に、第3のサポート膜及び第3の犠牲膜を順次形成し、
前記第1の開口を利用して前記第3のサポート膜に第3の開口を形成する工程を、前記第1のサポート膜に第2の開口を形成する工程と同一の工程で行う、
ことを特徴とする請求項2に記載の半導体装置の製造方法。 - 半導体基板上に形成された複数の王冠型電極と、前記半導体基板上に積層された複数のサポート膜から形成され、前記複数の王冠型電極間を相互に接続する複数のサポート部材とを含み、前記複数のサポート材のいずれか一つは、前記複数の王冠型電極の上端から前記半導体基板側に200〜400nm寄った位置に設けられていることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011164572A JP2013030557A (ja) | 2011-07-27 | 2011-07-27 | 半導体装置の製造方法 |
US13/553,916 US8580681B2 (en) | 2011-07-27 | 2012-07-20 | Manufacturing method of device |
US14/046,228 US8951914B2 (en) | 2011-07-27 | 2013-10-04 | Manufacturing method of device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011164572A JP2013030557A (ja) | 2011-07-27 | 2011-07-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013030557A true JP2013030557A (ja) | 2013-02-07 |
Family
ID=47597547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011164572A Ceased JP2013030557A (ja) | 2011-07-27 | 2011-07-27 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8580681B2 (ja) |
JP (1) | JP2013030557A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101934426B1 (ko) * | 2012-11-26 | 2019-01-03 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
US20150333117A1 (en) * | 2012-12-12 | 2015-11-19 | Nobuyuki Sako | Semiconductor device and manufacturing method thereof |
US10304838B2 (en) | 2017-01-24 | 2019-05-28 | Samsung Electronics Co., Ltd. | Semiconductor device |
US11289487B2 (en) * | 2018-02-23 | 2022-03-29 | Micron Technology, Inc. | Doped titanium nitride materials for DRAM capacitors, and related semiconductor devices, systems, and methods |
US10964475B2 (en) * | 2019-01-28 | 2021-03-30 | Micron Technology, Inc. | Formation of a capacitor using a sacrificial layer |
US11011523B2 (en) * | 2019-01-28 | 2021-05-18 | Micron Technology, Inc. | Column formation using sacrificial material |
KR20210089278A (ko) | 2020-01-07 | 2021-07-16 | 삼성전자주식회사 | 반도체 메모리 장치 및 이의 제조 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007103410A (ja) * | 2005-09-30 | 2007-04-19 | Elpida Memory Inc | 密集コンタクトホールを有する半導体デバイス |
JP2007512716A (ja) * | 2003-12-10 | 2007-05-17 | マイクロン テクノロジー, インク. | 容器コンデンサ及び作製方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4060572B2 (ja) | 2001-11-06 | 2008-03-12 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP2007141904A (ja) * | 2005-11-15 | 2007-06-07 | Elpida Memory Inc | キャパシタおよびその製造方法 |
JP2008016688A (ja) * | 2006-07-07 | 2008-01-24 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2009141073A (ja) * | 2007-12-05 | 2009-06-25 | Elpida Memory Inc | 半導体装置の製造方法及び半導体装置 |
KR101559868B1 (ko) * | 2008-02-29 | 2015-10-14 | 삼성전자주식회사 | 수직형 반도체 소자 및 이의 제조 방법. |
JP5717943B2 (ja) * | 2008-07-03 | 2015-05-13 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置およびその製造方法 |
KR101584113B1 (ko) * | 2009-09-29 | 2016-01-13 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
US8445317B2 (en) * | 2010-02-19 | 2013-05-21 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices |
KR101652878B1 (ko) * | 2010-02-22 | 2016-09-01 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
US8513722B2 (en) * | 2010-03-02 | 2013-08-20 | Micron Technology, Inc. | Floating body cell structures, devices including same, and methods for forming same |
US9111799B2 (en) * | 2010-05-25 | 2015-08-18 | Samsung Electronics Co., Ltd. | Semiconductor device with a pick-up region |
KR20120007838A (ko) * | 2010-07-15 | 2012-01-25 | 삼성전자주식회사 | 수직형 비휘발성 메모리 소자 및 그 제조방법 |
KR20120029291A (ko) * | 2010-09-16 | 2012-03-26 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR101755635B1 (ko) * | 2010-10-14 | 2017-07-10 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR101789592B1 (ko) * | 2010-11-08 | 2017-10-25 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
KR20120118947A (ko) * | 2011-04-20 | 2012-10-30 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
KR101807254B1 (ko) * | 2011-04-29 | 2018-01-11 | 삼성전자주식회사 | 반도체 기억 소자의 형성 방법 |
-
2011
- 2011-07-27 JP JP2011164572A patent/JP2013030557A/ja not_active Ceased
-
2012
- 2012-07-20 US US13/553,916 patent/US8580681B2/en active Active
-
2013
- 2013-10-04 US US14/046,228 patent/US8951914B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007512716A (ja) * | 2003-12-10 | 2007-05-17 | マイクロン テクノロジー, インク. | 容器コンデンサ及び作製方法 |
JP2007103410A (ja) * | 2005-09-30 | 2007-04-19 | Elpida Memory Inc | 密集コンタクトホールを有する半導体デバイス |
Also Published As
Publication number | Publication date |
---|---|
US8951914B2 (en) | 2015-02-10 |
US20130029487A1 (en) | 2013-01-31 |
US20140038411A1 (en) | 2014-02-06 |
US8580681B2 (en) | 2013-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5679628B2 (ja) | 半導体装置及びその製造方法 | |
KR101926027B1 (ko) | 비대칭 비트라인 컨택을 갖는 반도체 소자 및 그 제조방법 | |
JP2013030557A (ja) | 半導体装置の製造方法 | |
US8120103B2 (en) | Semiconductor device with vertical gate and method for fabricating the same | |
JP5522622B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP2011061067A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR102400320B1 (ko) | 포토마스크 레이아웃, 미세 패턴 형성 방법 및 반도체 장치의 제조 방법 | |
JP2011061003A (ja) | 配線パターン形成方法および半導体装置の製造方法、半導体装置、データ処理システム | |
WO2014092084A1 (ja) | 半導体装置およびその製造方法 | |
US20050093046A1 (en) | Plurality of capacitors employing holding layer patterns and method of fabricating the same | |
WO2014123170A1 (ja) | 半導体装置及びその製造方法 | |
TW201737454A (zh) | 接觸墊結構及其製造方法 | |
TW201322255A (zh) | 動態隨機存取記憶體結構及其製作方法 | |
US20110012184A1 (en) | Semiconductor memory device | |
JP2015195262A (ja) | 半導体装置及びその製造方法 | |
JP2015035619A (ja) | 半導体装置 | |
TWI803181B (zh) | 半導體記憶體裝置 | |
WO2014091947A1 (ja) | 半導体装置 | |
KR20140028906A (ko) | 반도체 소자 및 그 제조방법 | |
WO2014185305A1 (ja) | 半導体装置及びその製造方法 | |
US20160351573A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2014241325A (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2014148561A1 (ja) | 半導体装置の製造方法 | |
JP2018157169A (ja) | 半導体記憶装置及びその製造方法 | |
JP2005150751A (ja) | ストレージノードを有する半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150212 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150327 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150401 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150402 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150512 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150806 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151201 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20160426 |