CN1181535C - 埋入式非易失性半导体存储器单元的制造方法 - Google Patents
埋入式非易失性半导体存储器单元的制造方法 Download PDFInfo
- Publication number
- CN1181535C CN1181535C CNB021077630A CN02107763A CN1181535C CN 1181535 C CN1181535 C CN 1181535C CN B021077630 A CNB021077630 A CN B021077630A CN 02107763 A CN02107763 A CN 02107763A CN 1181535 C CN1181535 C CN 1181535C
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- constitute
- layer
- charge storage
- nsb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims description 48
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 1
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000007704 wet chemistry method Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种埋入式非易失性半导体存储器单元的制造方法，包括以下步骤：在基片(1)上的一个高压区(HVB)、一个存储器区(NSB)和一个逻辑区(LB)内构成一个第一绝缘层(2)，除掉所述存储器区(NSB)内的第一绝缘层(2)，在所述高压区(HVB)、存储器区(NSB)和逻辑区(LB)内构成一个第二绝缘层(3)，在所述存储器区(NSB)内构成和构图一个具有第三绝缘层(6)的电荷存储层(5)，除掉所述逻辑区(LB)内的第一至第三绝缘层(2，3，6)以及所述电荷存储层(5)，在所述高压区(HVB)、存储器区(NSB)和逻辑区(LB)内构成一个第四绝缘层(7)，构成和构图一个导电控制层(8)。
Description
技术领域
本发明涉及一种埋入式非易失性半导体存储器单元的制造方法，特别是涉及一种制造在具有至少一个高压区和一个逻辑区的半导体电路中的非易失性存储器单元的方法。
背景技术
为制造例如包括一个逻辑部分和一个高压部分的半导体电路中的埋入式或所谓的非易失性半导体存储器单元，在相应的电路部分或电路区域内要采用不同类型的晶体管，以满足不同的要求，这些要求有一部分甚至是对立的。例如晶体管在一个非易失性存储区内必须具有一个隧道层、一个电荷存储层、一个耦合层和一个控制层，以实现所谓的单晶体管或多晶体管存储单元。然而在逻辑部分或逻辑区内的晶体管只需要具有一个栅极氧化层和一个控制层，所以至少在逻辑区内必须将电荷存储层和耦合层重新除掉。
特别是在逻辑区内，这种部分除掉耦合层将会带来问题，因为在亚微米范围内的结构不再能够或者极难采用湿法化学方式构图。但是采用干法刻蚀工艺将会影响所使用的基片单晶，即由于晶体表面层的位错和杂质原子而受到影响，特别是在构成随后的栅极氧化层时会产生问题。准确地说，这种故障位置会在栅极氧化层中造成薄弱部位。
特别是逻辑区内层结构的可靠性，对耐击穿性有着最高的要求，因为它会对半导体电路的电特性造成重大影响。
发明内容
本发明的任务是，提供一种制造埋入式非易失性半导体存储器单元的方法，利用该方法可以至少在逻辑区内改善电路的可靠性。
本发明通过以下技术方案解决以上任务。
所述措施特别包括以下步骤：在基片上的一个高压区、一个存储器区和一个逻辑区内构成一个第一绝缘层，除掉所述存储器区内的第一绝缘层，在所述高压区、存储器区和逻辑区内构成一个第二绝缘层，在所述高压区、存储器区和逻辑区内构成一个电荷存储层，在所述存储器区内形成所述电荷存储层的图案，并在所述电荷存储层的整个表面上构成第三绝缘层，除掉所述逻辑区内的第一至第三绝缘层以及所述电荷存储层，在所述高压区、存储器区和逻辑区内构成一个第四绝缘层，构成一个导电控制层并形成该导电控制层的图案，所得到的埋入式非易失性半导体存储器单元在具有高压区和逻辑区的半导体电路中按以下方式构成，即特别是逻辑区内的各层和电特性完全满足最高要求。
优选淀积出一层20至25nm厚的氧化层，在其上面采用加热法构成一层7至10nm厚的隧道氧化层。所述第一和第二绝缘层共同构成高压氧化层，用于处在高压区内的开关器件或晶体管。
可构成一个导电层或者不导电层作为所述电荷存储层，通过该方法可以实现不同类型的非易失性半导体存储器单元。
优选构成一个ONO层序作为所述第三绝缘层，这样可在易于制造的前提下实现突出的耦合特性。
除掉所述第三绝缘层和电荷存储层优选采用干法刻蚀。除掉所述第一和第二绝缘层则优选采用湿法化学刻蚀，通过该方法特别是在逻辑区内能够以简单和低成本的方式暴露出高质量的基片表面。
采用公知的加热法构成或者淀积出一个栅极氧化层作为所述第四绝缘层，通过该方法可得到逻辑部分所必要的可靠性，使该绝缘层具有可靠的耐击穿性。
本发明还包括其它有利的构成。
附图说明
下面对照附图所示实施例对本发明作进一步的说明。
图1A至图4B分别表示根据一个第一实施例，制造半导体电路的步骤的各个俯视图和剖视图；
图5A至图5B表示根据所述第一实施例，制造半导体电路的其他步骤的一个俯视图和一个剖视图；
图5C至图5E分别表示沿图5A中的剖面线C-C’，D-D’，E-E’所做的剖视图。
实施例详细描述
图1A和图1B表示的是一个半导体电路的俯视图和剖视图，所述电路具有一个高电压区或高压区HVB，一个非易失性存储器区NSB和一个逻辑区LB。根据本发明，所述非易失性半导体存储器单元是在非易失性存储器区NSB内构成的，其中同时在其他高压区和逻辑区HVB和LB中，相应的开关器件应当由高压晶体管和逻辑晶体管构成。因为该开关器件如前所述必须满足不同的要求，而且这些要求经常是对立的，所以下面描述的是一种特别有利的工艺，尤其用于实现所谓的埋入式或预埋的非易失性半导体存储器单元。本发明涉及的主要是在基片上构成的第一层，所以下面不再详细介绍形成活性区的工艺以及不同掺杂的基片区和“上层”结构的构成。
如图1B所示，例如通过平面沟道绝缘(shallow trench isolation，STI)在非易失性存储器区NSB内首先在基片1上构成活性区，所述基片例如是硅半导体基片，构成一个第一绝缘层2。所述第一绝缘层2例如可以通过淀积法构成，例如生成一层20至25nm厚的氧化硅层。另一种选择是采用加热法构成。
根据图2A和图2B，在随后的制造步骤中，局部除掉处在所述非易失性存储器区NSB内的第一绝缘层2。该构图例如采用一种未画出的光刻掩模进行，并且使用湿法化学工艺或干法化学工艺除掉所述第一绝缘层2，并具有随后的光刻胶条纹。此处不再专门说明可能的凹槽和相应半导体电路区域内的其他掺杂区的构成方法，因为它们并不涉及本发明的主要步骤。
根据图3A和图3B，形成一个整个表面的第二绝缘层3。该第二绝缘层3例如可在一个加热炉工艺中或通过一种RTP方法(快速热处理)构成，从而优选构成约7至10nm厚的隧道氧化层。该隧道氧化层在非易失性存储器区内用作相应的非易失性半导体存储器单元的隧道层，它特别是在高压区HVB内与第一氧化层2共同构成了高压氧化层4，其厚度约为25nm至35nm。这种较小的厚度基本上是由于第一绝缘层2上很少的氧化生长层而得到的。
在图4A和图4B所示的另一个制造步骤中，要构成和构图出一个完整表面的电荷存储层5以及一个第三绝缘层6，其中在图4B所示的第一实施例中首先淀积出完整表面的电荷存储层5作为高掺杂的多晶硅层，随后在垂直方向上例如在沟道绝缘STI的上面进行构图。在随后的步骤中构成完整表面的第三绝缘层6，它例如由一种ONO层序组成(氧化物/氮化物/氧化物)。所述第三绝缘层6的作用特别是在所述非易失性存储器区NSB内作为耦合层，所以也称为耦合氧化层。特别是由于排除了电荷存储层5与随后构成的第三绝缘层6的构图，所以条状形成的电荷存储层5的侧壁能够得到非常好的绝缘，这对于存储器单元的电荷保持特性能发挥有利的影响。
与以上所述导电的电荷存储层5不同的选择是以相同方式使用一种不导电的电荷存储层，通过该方式使非易失性半导体存储器单元的电荷保持特性得到进一步的改善。
以相同的方式可以使用其他的介电体替所所述第三绝缘层6的ONO层序作为耦合层，其中特别是具有较高相对介电常数的耦合层可以有利于降低所述非易失性存储器区NSB内的写/读电压。其中的编程优选采用富勒—诺德海姆隧道或者通过第二绝缘层3或隧道氧化层注入热电荷载体。
在图5A和图53所示的另一个制造步骤中，将第一至第三绝缘层2、3和6以及位于逻辑区LB内的电荷存储层5局部除掉。其中优选首先采用干法化学刻蚀第三绝缘层6以及电荷存储层5，该步骤例如也可以按照图4A和图4B所示，在所述非易失性存储器区NSB内，与对电荷存储层5和/或第三绝缘层6的构图共同或同时进行。选择方案也可以对逻辑区LB进行湿法化学刻蚀。
随后例如可以采用湿法化学刻蚀工艺对由第一和第二绝缘层2、3组成的逻辑区内的高压氧化物4进行去除处理，其中优选采用缓冲的或稀释的液态酸(HF)。通过该方式可以大面积地以相对保护性的方式除掉先前淀积的各层，直到露出基片1的表面，此时可得到没有位错和杂质原子的非常好的基片表面。
基于这种非常好的基片表面具有很少数量的缺陷部位，所以在随后的工艺步骤中可构成一个完整表面的第四绝缘层7，该层特别能够完全满足在逻辑区内对耐击穿性所提出的很高要求。例如该第四绝缘层可通过加热方法在一种加热炉工艺或RTP工艺中构成栅极氧化层(SiO2)。但是也可以采用气相淀积法构成。
在随后的制造步骤中，最后构成一个导电控制层8，其中例如可淀积一个导电的多晶硅层，并且例如通过一种TEOS硬掩模进行构图。选择方式也可以淀积一层未掺杂多晶硅，然后进行注入或淀积出一层金属层作为控制层8。优选在这种控制层8的构图中，在所述非易失性存储器区NSB内同时对耦合层和第三绝缘层6以及电荷存储层5进行构图，从而得到岛状电荷存储层区或非易失性半导体存储器单元。以相同的方式也可以在高压区HVB内构成相应的开关晶体管。
图5C表示一个简化的剖视图，沿图5A内的高压区剖面线C-C’作了剖视，其中一个高压晶体管HVT由一个多层结构构成，该结构由一个控制层8、一个第四和第三绝缘层7和6、一个电荷存储层5和一个高压氧化层4组成。所述电荷存储层5优选在一个事先进行的步骤中除掉，或者与控制层8短接。所述源区S和漏区D例如可以在该时刻采用自调节方式在基片1上构成。它们也可以在推后或者提前的时刻，通过不同的方法构成。
图5D表示的是沿图5A中的D-D’剖面所作的剖视图，其中所述非易失性存储器晶体管NST也是由一个控制层8、一个第三和第四绝缘层6和7、一个电荷存储层5和一个隧道氧化层或第二绝缘层3组成的。而且相应的源区S和漏区D也是采用自调节方式例如通过离子注入在基片1上构成的。
图5E表示沿图5A中的逻辑区的E-E’剖面所作的简化剖视图，其中的开关晶体管ST仅具有一个控制层8和一个最外侧高值栅极氧化层作为第四绝缘层7。
以上所述的制造方法特别适用于埋入式非易失性半导体存储器区单元或晶体管NST，它可在一个非易失性存储器区NSB内以简单和低成本的方式制造，同时特别是不会影响相应的逻辑区LB内的开关晶体管ST的电特性。对于相应特征性质所必须的绝缘层，它们直接处在基片1上，因此能够以简单和低成本以及高质量的方式采用相同的方法制造。
本发明是基于硅半导体基片描述的。但是它不应受到这种限制，也包括以相同方式选择出的其他基片材料。本发明同样并不限于所述的硅氧化层、多晶硅和ONO氧化层，而是包括以相同方式选择的其他材料。
Claims (10)
1.半导体器件中埋入式非易失性半导体存储器单元的制造方法，包括以下步骤：
a)在基片(1)上的一个高压区(HVB)、一个存储器区(NSB)和一个逻辑区(LB)内构成一个第一绝缘层(2)，
b)除掉所述存储器区(NSB)内的第一绝缘层(2)，
c)在所述高压区(HVB)、存储器区(NSB)和逻辑区(LB)内构成一个第二绝缘层(3)，
d)在所述高压区(HVB)、存储器区(NSB)和逻辑区(LB)内构成一个电荷存储层(5)，其中在所述存储器区(NSB)内形成所述电荷存储层(5)的图案，并在所述电荷存储层(5)的整个表面上构成第三绝缘层(2，3，6)，
e)除掉所述逻辑区(LB)内的第一至第三绝缘层(2，3，6)以及所述电荷存储层(5)，
f)在所述高压区(HVB)、存储器区(NSB)和逻辑区(LB)内构成一个第四绝缘层(7)，
g)构成一个导电控制层(8)并形成该导电控制层(8)的图案。
2.如权利要求1所述的方法，其特征在于，在步骤a)中淀积出一层20至25nm厚的氧化层。
3.如权利要求1所述的方法，其特征在于，在步骤c)中采用加热法构成一层7至10nm厚的隧道氧化层。
4.如权利要求1所述的方法，其特征在于，所述第一和第二绝缘层(2，3)构成高电压氧化层(4)。
5.如权利要求1所述的方法，其特征在于，在步骤d)中构成一个导电层或者不导电层作为所述电荷存储层(5)。
6.如权利要求1所述的方法，其特征在于，在步骤d)中构成一个氧化物-氮化物-氧化物层序作为所述第三绝缘层(6)。
7.如权利要求1所述的方法，其特征在于，在步骤e)中执行干法刻蚀步骤，用于除掉所述第三绝缘层(6)和电荷存储层(5)。
8.如权利要求1所述的方法，其特征在于，在步骤e)中执行湿法化学刻蚀步骤，用于除掉所述第一和第二绝缘层(2，3)。
9.如权利要求1所述的方法，其特征在于，在步骤f)中采用加热法构成或者淀积出一个栅极氧化层作为所述第四绝缘层(7)。
10.如权利要求1所述的方法，其特征在于，在步骤g)中采用一个硬掩模构成一个导电控制层并形成所述导电控制层的图案。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10101270.5 | 2001-01-12 | ||
| DE10101270A DE10101270A1 (de) | 2001-01-12 | 2001-01-12 | Verfahren zur Herstellung von eingebetteten nichtflüchtigen Halbleiterspeicherzellen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1369907A CN1369907A (zh) | 2002-09-18 |
| CN1181535C true CN1181535C (zh) | 2004-12-22 |
Family
ID=7670402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021077630A Expired - Fee Related CN1181535C (zh) | 2001-01-12 | 2002-01-11 | 埋入式非易失性半导体存储器单元的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6841448B2 (zh) |
| EP (1) | EP1223621B1 (zh) |
| CN (1) | CN1181535C (zh) |
| DE (2) | DE10101270A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100669345B1 (ko) * | 2005-10-28 | 2007-01-16 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
| KR100833491B1 (ko) * | 2005-12-08 | 2008-05-29 | 한국전자통신연구원 | 임베디드 상변화 메모리 및 그 제조방법 |
| US7978504B2 (en) * | 2008-06-03 | 2011-07-12 | Infineon Technologies Ag | Floating gate device with graphite floating gate |
| CN103426747A (zh) * | 2012-05-14 | 2013-12-04 | 无锡华润上华科技有限公司 | 一种控制在炉管内生成的氧化层厚度的方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56120166A (en) * | 1980-02-27 | 1981-09-21 | Hitachi Ltd | Semiconductor ic device and manufacture thereof |
| JP2664685B2 (ja) * | 1987-07-31 | 1997-10-15 | 株式会社東芝 | 半導体装置の製造方法 |
| DE69320582T2 (de) * | 1992-10-07 | 1999-04-01 | Koninkl Philips Electronics Nv | Verfahren zur Herstellung eines integrierten Schaltkreises mit einem nichtflüchtigen Speicherelement |
| TW347567B (en) * | 1996-03-22 | 1998-12-11 | Philips Eloctronics N V | Semiconductor device and method of manufacturing a semiconductor device |
| US6121087A (en) * | 1996-06-18 | 2000-09-19 | Conexant Systems, Inc. | Integrated circuit device with embedded flash memory and method for manufacturing same |
| US5723355A (en) * | 1997-01-17 | 1998-03-03 | Programmable Microelectronics Corp. | Method to incorporate non-volatile memory and logic components into a single sub-0.3 micron fabrication process for embedded non-volatile memory |
| US6309975B1 (en) * | 1997-03-14 | 2001-10-30 | Micron Technology, Inc. | Methods of making implanted structures |
| US6194036B1 (en) * | 1997-10-20 | 2001-02-27 | The Regents Of The University Of California | Deposition of coatings using an atmospheric pressure plasma jet |
| US6667511B1 (en) * | 1997-12-18 | 2003-12-23 | Advanced Micro Devices, Inc. | NAND type core cell structure for a high density flash memory device having a unique select gate transistor configuration |
| US6074915A (en) * | 1998-08-17 | 2000-06-13 | Taiwan Semiconductor Manufacturing Company | Method of making embedded flash memory with salicide and sac structure |
| KR100277873B1 (ko) * | 1998-12-01 | 2001-01-15 | 김영환 | 반도체 소자의 제조 방법 |
| US6180456B1 (en) * | 1999-02-17 | 2001-01-30 | International Business Machines Corporation | Triple polysilicon embedded NVRAM cell and method thereof |
| US6117730A (en) * | 1999-10-25 | 2000-09-12 | Advanced Micro Devices, Inc. | Integrated method by using high temperature oxide for top oxide and periphery gate oxide |
-
2001
- 2001-01-12 DE DE10101270A patent/DE10101270A1/de not_active Withdrawn
- 2001-12-17 EP EP01129956A patent/EP1223621B1/de not_active Expired - Lifetime
- 2001-12-17 DE DE50115427T patent/DE50115427D1/de not_active Expired - Lifetime
-
2002
- 2002-01-11 CN CNB021077630A patent/CN1181535C/zh not_active Expired - Fee Related
- 2002-01-14 US US10/045,278 patent/US6841448B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1369907A (zh) | 2002-09-18 |
| DE10101270A1 (de) | 2002-07-25 |
| DE50115427D1 (de) | 2010-05-20 |
| EP1223621A2 (de) | 2002-07-17 |
| US20020094646A1 (en) | 2002-07-18 |
| US6841448B2 (en) | 2005-01-11 |
| EP1223621B1 (de) | 2010-04-07 |
| EP1223621A3 (de) | 2005-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101051652B (zh) | 半导体器件及其制造方法 | |
| CN100464430C (zh) | 制造垂直场效应晶体管的方法和场效应晶体管 | |
| US7186607B2 (en) | Charge-trapping memory device and method for production | |
| US5120672A (en) | Fabricating a single level merged EEPROM cell having an ONO memory stack substantially spaced from the source region | |
| KR100278647B1 (ko) | 불휘발성 메모리소자 및 그 제조방법 | |
| JP2001102467A (ja) | フローティングゲートメモリセルの半導体メモリアレイ、このアレイを形成する自己整合方法、不揮発性メモリセルのアレイを有する半導体装置、及び、複数の半導体素子に接続する複数の行ラインと列ラインを形成する方法 | |
| US11107829B2 (en) | Method of manufacturing a three-dimensional non-volatile memory device | |
| JPH07302887A (ja) | 二重制御ゲートを有するｓｏｉ上の半導体ランダム・アクセス・メモリ・セル | |
| US8039336B2 (en) | Semiconductor device and method of fabrication thereof | |
| US20090140313A1 (en) | Nonvolatile memory devices and methods of forming the same | |
| US8258563B2 (en) | Multi-layer memory devices | |
| US6930000B2 (en) | Method of manufacturing semiconductor device | |
| US7374996B2 (en) | Structured, electrically-formed floating gate for flash memories | |
| CN1992235A (zh) | Nor型闪存单元阵列及其制造方法 | |
| US8193059B2 (en) | Bit line structure and method for the production thereof | |
| JPH1041412A (ja) | 半導体装置およびその製造方法 | |
| CN1181535C (zh) | 埋入式非易失性半导体存储器单元的制造方法 | |
| US20050196922A1 (en) | Method for producing semiconductor memory devices and integrated memory device | |
| CN101211860B (zh) | 形成非易失性存储器件的方法 | |
| KR20030065702A (ko) | 부유게이트형 비휘발성 메모리 장치의 제조방법 | |
| CN100411177C (zh) | 浮动栅极非易失性存储器及其制作方法 | |
| KR101111917B1 (ko) | 세 가지 상태를 갖는 비휘발성 메모리 및 그 제조방법 | |
| US20070221979A1 (en) | Method for production of memory devices and semiconductor memory device | |
| JPH1131792A (ja) | 半導体記憶素子およびその製造方法 | |
| CN1225781C (zh) | 快闪存储器的存储单元的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041222 Termination date: 20210111 |