DE3829015C2 - Verfahren zur Herstellung einer Halbleitervorrichtung mit abgerundeten Eckabschnitten - Google Patents
Verfahren zur Herstellung einer Halbleitervorrichtung mit abgerundeten EckabschnittenInfo
- Publication number
- DE3829015C2 DE3829015C2 DE3829015A DE3829015A DE3829015C2 DE 3829015 C2 DE3829015 C2 DE 3829015C2 DE 3829015 A DE3829015 A DE 3829015A DE 3829015 A DE3829015 A DE 3829015A DE 3829015 C2 DE3829015 C2 DE 3829015C2
- Authority
- DE
- Germany
- Prior art keywords
- trench
- etching
- substrate
- film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000010408 film Substances 0.000 claims description 85
- 239000000758 substrate Substances 0.000 claims description 55
- 238000005530 etching Methods 0.000 claims description 42
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 239000003990 capacitor Substances 0.000 claims description 39
- 239000004020 conductor Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 21
- 239000001301 oxygen Substances 0.000 claims description 21
- 229910052760 oxygen Inorganic materials 0.000 claims description 21
- 239000007789 gas Substances 0.000 claims description 20
- 229910052731 fluorine Inorganic materials 0.000 claims description 17
- 239000011737 fluorine Substances 0.000 claims description 17
- 238000001312 dry etching Methods 0.000 claims description 11
- OJCDKHXKHLJDOT-UHFFFAOYSA-N fluoro hypofluorite;silicon Chemical compound [Si].FOF OJCDKHXKHLJDOT-UHFFFAOYSA-N 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 8
- 125000001153 fluoro group Chemical group F* 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 3
- 238000003486 chemical etching Methods 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 2
- 238000003754 machining Methods 0.000 claims 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- 238000011109 contamination Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 238000001020 plasma etching Methods 0.000 description 18
- 235000012239 silicon dioxide Nutrition 0.000 description 14
- 229910052681 coesite Inorganic materials 0.000 description 13
- 229910052906 cristobalite Inorganic materials 0.000 description 13
- 239000000377 silicon dioxide Substances 0.000 description 13
- 229910052682 stishovite Inorganic materials 0.000 description 13
- 229910052905 tridymite Inorganic materials 0.000 description 13
- 238000002955 isolation Methods 0.000 description 11
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 3
- 239000007853 buffer solution Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004014 SiF4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000903210 Bryconamericus alpha Species 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000003039 volatile agent Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H01L29/66181—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer
Halbleitervorrichtung mit abgerundeten Eckabschnitten,
bei welchem eine Oberfläche eines
Siliciumsubstrats zu einer Form mit winkligen Eckabschnitten
bearbeitet wird, und Eckabschnitte durch chemisches
Trockenätzen abgerundet werden, wobei das Trockenätzen mit
einer Gasmischung aus Sauerstoff und Fluor durchgeführt wird.
Ein derartiges Verfahren ist aus der JP-OS 57-137472 bekannt.
Bei dem bekannten Verfahren wird der Trockenätzvorgang mit
einer Gasmischung aus CF₄ und O₂ isotrop durchgeführt, so daß
die Eckabschnitte des Substrats abgerundet werden.
Anschließend erfolgt ein anisotroper Ätzschritt, so daß die
entstehende Struktur wieder Eckabschnitte aufweist.
Aus Appl. Phys. Lett. 43 (9), 1. 11. 1983, S. 859-861, aus
J. Electrochem. Soc.: Solid-State Science and Technology, Bd.
133, Nr. 7, Juli 1986, S. 1443-1448, und aus Solid State
Techhnology, April 1979, S. 109-116 ist das Ätzen von Silizium
mit Gasgemischen aus CH₄ + O₂ sowie das Ätzen von SiO₂ und
Fotolack bekannt.
Die JP-OS 57-12533 beschreibt das Abrunden winkliger
Eckabschnitte von Siliziumsubstraten durch ein isotropes
Plasmaätzverfahren. Ein entsprechendes, jedoch anisotropes
Plasmaätzverfahren ist aus der US 4 662 059 bekannt.
Die US 4 484 978 beschreibt ein isotropes Naßätzverfahren zum
Abrunden von Ecken bei einem Siliziumsubstrat. Aus der DE
35 13 034 A1 ist das Abrunden der Eckabschnitte eines Grabens
in Silizium durch Oxidation und anschließendes Naßätzen
bekannt.
Zum besseren Verständnis der Erfindung wird nachstehend deren
Hintergrund näher erläutert.
In den letzten Jahren wurden Halbleiter, wie z. B. MOS dynamische
Speicher mit wahlfreiem Zugriff (DRAM), immer weiter
miniaturisiert, wobei man eine immer höhere Integration der
Elemente entsprechend einer Maßstabsverkleinerung erreichte.
Die Miniaturisierung eines MOS-Kondensators, der eines der
wesentlichen Elemente eines DRAM darstellt, wurde entscheidend
weiterentwickelt. Hier soll angenommen werden, daß die
Dicke und die Zone des Gate-Oxidfilms eines MOS-Kondensators
tox bzw. S beträgt und der Maßstabsfaktor α beträgt. Die
Dicke und die Zone des Gate-Oxidfilms nach der Verkleinerung
beträgt tox/α bzw. S/α². Die Kapazität des MOS-Kondensators
kann ausgedrückt werden als C = εS/tox, wobei ε die Elektrizitätskonstante
darstellt. Somit beträgt die Kapazität C′
nach der Verkleinerung C′ = C/α. Wenn die Kapazität des MOS-Kondensators
auf 1/α reduziert ist, unterliegen die in dem
MOS-DRAM gespeicherten Daten Fehlern, die durch unerwünschte
eintretende Strahlen, wie z. B. Alphastrahlen, bewirkt werden.
Wenn die Kapazität eines MOS-Kondensators abnimmt, wird
weiter das Verhältnis dieser Kapazität zur Streukapazität,
die unabdingbar zwischen den Bitleitungen und dem Substrat
existiert, gering. Dies vermindert die Genauigkeit der Datenerfassung
und verursacht fehlerhafte Arbeitsweisen des MOS-
DRAM. Aus diesem Grund wird die Zone des Gate-Oxidfilms, die
die Zone des MOS-Kondensators darstellt, im allgemeinen nicht
auf S/α², sondern nur auf S/α reduziert. Es wurde jedoch
von Generation zu Generation eine weitere Verkleinerung der
Elemente gefordert. Es wird daher zunehmend schwieriger, in
hohem Maße zuverlässige Halbleiter, wie z. B. DRAMs, zu schaffen.
Um die Kapazität des MOS-Kondensators zu steigern, wurde die
Verwendung eines Isolierfilms mit einer großen Dielektrizitätskonstanten,
wie z. B. Ta₂O₅, in Betracht gezogen. Es bedarf
jedoch noch einiger Zeit, bis dieser Film praktisch
verwendbar ist. Zwischenzeitlich wurde die Verwendung eines
äußerst dünnen Siliziumoxidfilms mit einer Dicke von 10 nm
oder weniger mit einer hohen Zuverlässigkeit in Betracht gezogen.
Ein derartiger Film erfordert jedoch reines Wasser
mit einer sehr hohen Reinheit oder Chemikalien und weiter
einen sehr sauberen Raum. Ein derartiger Film ist somit
ebenfalls noch weit von einer praktischen Anwendung entfernt.
Es wurde weiter die sogenannte Grabenkondensatortechnik in
Betracht gezogen, um die Kapazität des MOS-Kondensators zu
steigern. Bei dieser Technik wird ein Graben auf der Oberfläche
des Halbleitersubstrats ausgebildet, um auf diese
Weise praktisch die Zone des Kondensators zu vergrößern,
ohne daß die Gesamtgröße der Elemente vergrößert wird. Wenn
jedoch ein Graben mit zum Substrat senkrechten Seitenwänden
durch anisotropes Ätzen, wie z. B. reaktives Ionenätzen (RIE),
ausgebildet wird, entstehen die folgenden Probleme. Besonders
die Ecken der oberen und Bodenabschnitte des Grabens weisen
einen äußerst geringen Krümmungsradius auf. Wenn der Gatefilm
durch thermische Oxidation ausgebildet wird, werden
somit die auf den Ecken ausgebildeten Oxidationsfilme dünner
als an den flachen Abschnitten. Dieses Phänomen wird wie
folgt erklärt. Im allgemeinen beträgt, wenn Silizium zur
Ausbildung eines Oxidfilms oxidiert wird, das Volumen des
ausgebildeten Films das 2,3fache des ursprünglichen Siliziums.
Wenn die Oxidation fortschreitet, treten Druckspannungen
an der Grenzfläche des Oxidfilms zwischen dem
Silizium und dem Siliziumoxidfilm auf, so daß Spannungskonzentrationen
darin auftreten. Entsprechend wird die Oxidation
unterdrückt.
Wie oben beschrieben, werden die Oxidfilme an den Ecken des
Bodens und den oberen Abschnitten des Grabens dünner als die
flachen Abschnitte. Somit wird an diesen Eckabschnitten die
dielektrische Durchschlagspannung vermindert. Der verdünnte
Film bewirkt ebenfalls einen großen Verluststrom, der sogar
in einem schwachen elektrischen Feld fließt. Wenn der Gate-
Oxidfilm dicker gemacht wird, kann der Verluststrom bei der
Betriebsspannung auf ein ausreichend geringes Niveau heruntergedrückt
werden. Dies bewirkt jedoch, daß der Film an den
flachen Abschnitten des Grabens übermäßig dicker wird. Diese
Dicke hebt die Wirkung der Steigerung der Kapazität des MOS-
Kondensators auf, die man durch das Ausbilden der Gräben erhalten
hat, um die Oberfläche des Substrats zu vergrößern.
Weiter wurde die sogenannte geschichtete Kondensatortechnik
in Betracht gezogen. Bei dieser Technik kann die Kapazität
des MOS-Kondensators innerhalb eines begrenzten Raums vergrößert
werden. Insbesondere wird eine Elektrode des polykristallinen
Siliziums auf das Element oder die Elementisolationszone
geschichtet und die Oberfläche derselben oxidiert.
Darauf wird eine andere Elektrode in ähnlicher Weise auf dem
geschichteten Element ausgebildet, so daß sich ein MOS-Kondensator
ergibt. Ebenfalls im Falle der polykristallinen
Siliziumelektroden erzeugt die Behandlung durch RIE unabdingbar
winklige Ecken an den Elektroden. Wenn die polykristalline
Siliziumoberfläche oxidiert wird, bleiben die winkligen
Ecken wie sie sind, so daß die Oxidfilme der Ecken unabdingbar
dünner werden. Dies ist ein Phänomen, das dem Fall des
Einkristallsiliziums ähnlich ist. Hierdurch wird die Isolationswirkung
der Ecken ebenfalls verschlechtert.
Wie oben beschrieben, wird, wenn ein Graben oder ein abgestufter
Abschnitt am Halbleitersubstrat ausgebildet wird, der
Krümmungsradius der Ecken am Boden oder den oberen Abschnitten
des Grabens oder der abgestuften Abschnitte entscheidend
vermindert. Diese winkligen Ecken verursachen bei der Herstellung
der Elemente, wie z. B. MOS-DRAMs oder ähnlichem,
Probleme.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren
zur Herstellung einer Halbleitervorrichtung
zu schaffen, dessen Einsatz dazu führt, daß
die Zuverlässigkeit der Halbleitervorrichtung ent
scheidend verbessert wird.
Entsprechend der Erfindung wird ein Verfahren gemäß Patentanspruch 1
zur Verfügung gestellt. Vorteilhafte Ausgestaltungen der Erfindung sind in
den Unteransprüchen angegeben. Hierdurch
kann die Zuverlässigkeit von Halbleitern entscheidend
verbessert werden.
Ausführungsbeispiele der vorliegenden Erfindung sind in der
Zeichnung dargestellt und werden im folgenden näher beschrieben.
Es zeigt
Fig. 1 eine schematische Darstellung einer Vorrichtung
zum chemischen Trockenätzen (CDE), die für die
entsprechenden Ausführungsformen verwendet wird;
Fig. 2 ein Diagramm zur Darstellung der Beziehung zwischen
der Ätzgeschwindigkeit des Siliziums und der Dicke
des Siliziumoxyfluoridfilms, beide in bezug auf die
Durchflußmenge des Sauerstoffs, zur Erklärung der
Arbeitsweise des Verfahrens;
Fig. 3a bis 3c Schnittansichten zur Darstellung eines Substrats
während der Behandlung in der CDE-Vorrichtung
gemäß Fig. 1;
Fig. 4a und 4b Schnittansichten zur Darstellung eines Substrats
während der Verfahrensschritte gemäß einer
weiteren Ausführungsform der Erfindung;
Fig. 5a bis 5d Schnittansichten eines Substrats während der
Behandlung gemäß einer weiteren Ausführungsform;
Fig. 6a bis 6g Schnittansichten zur Darstellung eines Substrats
während der Herstellung eines MOS-Grabenkondensators gemäß einer weiteren Ausführungsform;
Fig. 7a bis 7g Schnittansichten zur Darstellung eines Substrats
während der Herstellung einer Elementisolationszone
gemäß einer weiteren Ausführungsform;
Fig. 8a bis 8d Schnittansichten zur Darstellung eines Substrats
während der Herstellung eines geschichteten
MOS-Kondensators gemäß einer weiteren Ausführungsform;
Fig. 9a bis 9d Schnittansichten zur Darstellung eines Substrats
bei der üblichen Herstellung von Mehrschichtleitern; und
Fig. 10a bis 10c Schnittansichten zur Darstellung eines Substrats
während der Herstellung von Mehrschichtleitern
gemäß einer weiteren Ausführungsform.
Das Erfindungswesentliche ist darin zu sehen, daß die winkligen
Ecken der Gräben und der abgestuften Abschnitte am
Substrat, die unabdingbar durch das Ätzen erzeugt werden,
entscheidend abgerundet werden können. Dies wird dadurch
erreicht, daß man die winkligen Ecken des Substrats einer
Umgebung aussetzt, die Fluor und Sauerstoff aufweist. Das
Fluor wird durch die elektrische Entladung aktiviert, so
daß Fluorradikale erzeugt werden. Das Überschußverhältnis
des Sauerstoffs beträgt eins oder mehr in bezug auf das Fluor.
Diese Aussetzung bildet Siliziumoxyfluoridschichten auf der
Oberfläche des Grabens und der Abstufungen, während die
Oberfläche dünn geätzt wird.
Das Ausbilden und das Ätzen des Siliziumoxyfluoridfilms an der
Oberfläche des Grabens und der Abstufungen beeinflussen sich
untereinander unter der Bedingung, daß die Anzahl der Sauerstoffatome
größer als die der Fluoratome ist. Diese Bedingung
ist so spezifisch, auch wenn die entsprechenden Elemente
in unterschiedlichen Stadien, wie z. B. als Moleküle, Ionen
oder Radikale, vorhanden sind. Die Ätzgeschwindigkeit kann
somit durch die Anzahl der durch die Diffusion in das Siliziumoxyfluorid
gelieferten Fluorradikale gesteuert werden.
Somit werden vorstehende Abschnitte, die eine größere Anzahl
von Fluorradikalen aufgrund der größeren festen Winkel empfangen,
schneller als die flachen Abschnitte geätzt. Umgekehrt
werden konkave Abschnitte langsamer als die flachen
Abschnitte geätzt. Hierdurch werden die Eckabschnitte des
Grabens entscheidend abgerundet.
An den auf diese Weise abgerundeten Ecken und den flachen
Abschnitten des Grabens am Siliziumsubstrat oder dem polykristallinen
Siliziumfilm kann eine dünne Isolierschicht,
wie z. B. eine Gate-Oxidschicht, ausgebildet werden, um einen MOS-
Kondensator herzustellen. In diesem Fall wird die Dicke des
Isolierfilms äußerst gleichförmig. Somit wird die Konzentration
von elektrischen Feldern, die üblicherweise an den Ecken
des Grabens vorhanden ist, vermindert. Hierdurch wird die
Isolationswirkung der Isolationsschicht entscheidend verbessert.
Gleichzeitig wird die Oberfläche des Siliziumsubstrats oder
des polykristallinen Siliziumfilms geglättet. Somit wird die
Dichte der Oberfläche vermindert. Als Ergebnis wird eine
p-n-Übergang mit einem geringen Umkehrverluststrom an den
Seitenwänden des Grabens ausgebildet. Entsprechend kann
leicht eine Elementisolierung erreicht werden.
Weiter können Leiter aus Materialien, wie z. B. polykristallinem
Silizium, Molybdänsilicid oder Wolfram, zu einer
schrägen Form bearbeitet werden. Somit können Elemente mit
Vielleiterform leicht hergestellt werden.
Bevor die einzelnen Ausführungsformen der Erfindung beschrieben
werden, soll eine Abwärtsstrom-Ätzvorrichtung (im folgenden
als CDE, chemische Trockenätzvorrichtung) beschrieben
werden. Fig. 1 zeigt eine schematische Darstellung einer CDE-
Vorrichtung. In Fig. 1 ist ein Reaktionsbehälter 11 mit einer
Werkstückhalterung 12 versehen, auf der ein Werkstück angeordnet
ist. Gaszuführleitungen 15 und 16 führen zwei Sorten
von Gasen zu und sind mit dem Reaktionsbehälter 11 über eine
elektrische Entladungsröhre 14 aus Quarz verbunden. Die elektrische
Entladungsröhre 14 bewirkt eine Entladung des eingeführten
Gases. Die Gaszuführleitungen 15 und 16 führen ein
CF₄-Gas, das Fluor enthält, bzw. Sauerstoff zu. Die Gase
werden entsprechend gesteuert, so daß entsprechende bestimmte
Durchflußmengen aufrechterhalten werden. Gleichzeitig werden
die Gase im Reaktionsbehälter 11 durch eine Auslaßleitung 13
ausgegeben. Hierdurch wird ein vorbestimmter Druck aufrechterhalten.
Eine Mikrowelle mit einer Frequenz von 2,45 GHz,
die durch einen Mikrowellengenerator 18 erzeugt wird, wird
über eine Wellenführung 17 der elektrischen Entladungsröhre
14 zugeführt, die wiederum darin eine Nichtelektrodenentladung
erzeugt. Diese elektrische Entladung bewirkt, daß das
CF₄-Gas dissoziiert, um Fluorradikale zu erzeugen. Die erzeugten
Fluorradikale werden zusammen mit dem Sauerstoff
dem Reaktionsbehälter 11 zugeführt. Diese Gasmischung reagiert
chemisch mit einem werkstückbestimmten Material, so
daß ein Ätzen durchgeführt wird.
Im folgenden soll die Reaktion zwischen dem Silizium und der
Gasmischung aus Fluorradikalen und Sauerstoff, die einen wesentlichen
Punkt der Erfindung darstellt, beschrieben werden.
Fig. 2 ist ein Diagramm zur Darstellung der Beziehung zwischen
der Sauerstoffdurchflußmenge (bezogen auf Atmosphärendruck)
und der Siliziumätzgeschwindigkeit
in dem Fall, in dem die Durchflußmenge des CF₄-
Gases auf 50 cm³/min bestimmt wurde. In Fig. 2 stellt
die feste Linie den Fall eines Einkristallsiliziums und die
gestrichelte Linie den Fall eines phosphordotierten polykristallinen
Siliziums dar. In jedem Fall, in dem Sauerstoff
zugefügt wird, steigt die Siliziumätzgeschwindigkeit, bis
die Sauerstoffdurchflußmenge etwa 100 cm³/min erreicht.
Wenn die Durchflußmenge weiter steigt, nimmt die Siliziumätzgeschwindigkeit
ab. Dieses Siliziumätzen schreitet entsprechend
folgender chemischer Reaktion fort:
Si + 4F → SiF₄ ↑
Der Sauerstoff reagiert mit den kohlenstoffhaltigen
Radikalen, wie z. B. CF₃ und CF₂, die durch die Dissoziation
des CF₄ erzeugt werden, um diese Radikale auszuschalten.
Dies verhindert das Auftreten einer Rekombination der
kohlenstoffhaltigen Radikale, wie z. B. CF₃ und CF₂, mit
den Fluoratomen. Hierdurch nimmt die Siliziumätzgeschwindigkeit
zu. Wenn die Sauerstoffdurchflußmenge mehr als 100 cm³/min
dem CF₄ mit 50 cm³/min hinzugefügt wird,
nimmt die Siliziumätzgeschwindigkeit ab. Um diese Erscheinung
zu klären, wurde die Siliziumoberfläche mittels der
Auger-Elektronenspektroskopie gemessen. Diese Messung ergab,
daß eine Siliziumoxyfluoridschicht mit einer Dicke von 2-8 nm
auf der Siliziumoberfläche ausgebildet wurde. Im Diagramm
von Fig. 2 ist neben der Siliziumätzgeschwindigkeit
die Dicke dieser Siliziumoxyfluoridschicht dargestellt. Insbesondere
bei dem Vorhandensein von Fluoratomen tritt folgende
Reaktion auf, wobei das Silizium mit dem Sauerstoff reagiert:
Hierdurch wird ein nichtflüchtiger Siliziumoxyfluoridfilm auf
der Siliziumoberfläche abgelagert.
Um die Siliziumätzgeschwindigkeit unter diesen Bedingungen
zu steigern, ist es erforderlich, daß Fluoratome in den
Siliziumoxyfluoridfilm diffundieren und mit dem Silizium reagieren.
Weiter ist es erforderlich, daß das gebildete SiF₄
umgekehrt aus dem Siliziumoxyfluoridfilm diffundiert und
sich davon löst. An den oberen Eckabschnitten des Grabens
oder den am Siliziumsubstrat ausgebildeten Abstufungen oder
am polykristallinen Siliziumfilm nimmt die Siliziumätzgeschwindigkeit
ab, da die festen Winkel ausreichend groß sind,
um zugeführte Fluoratome aufzunehmen. Hierdurch werden die
Eckabschnitte abgerundet. Im Gegensatz dazu wird die
Siliziumätzgeschwindigkeit der konkaven Abschnitte geringer.
Insgesamt wird somit die unebene Oberfläche geglättet.
In den Zeichnungen bezeichnen gleiche Bezugszeichen identische
oder entsprechende Teile, und im folgenden soll eine
erste Ausführungsform der Erfindung unter Bezugnahme auf die
Fig. 3a bis 3c beschrieben werden.
Die Fig. 3a bis 3c sind Schnittansichten, die die Schritte
des Abrundens der Ecken des Grabens, der durch RIE (reaktives
Ionenätzen) ausgebildet wurde, darstellen. Diese Schritte
des Abrundens werden durch die Verwendung der CDE-Vorrichtung
gemäß Fig. 1 durchgeführt. In Fig. 3a wurde ein
SiO₂-Film 31 als Maske auf einem Siliziumsubstrat 32 ausgebildet.
Weiter wurde am Substrat 32 durch RIE ein Graben 33
ausgebildet. Das so ausgebildete Substrat 32 mit dem Graben
33 wurde in eine Pufferlösung einer Mischung aus Wasserstofffluor
und Ammoniumfluorid getaucht. Hierdurch wurde
der SiO₂-Film 31 am Umfang der Öffnung des Grabens 33 entfernt,
wie dies in Fig. 3b dargestellt ist. Darauf wurde das
Substrat 32 im Reaktionsbehälter 11 der CDE-Vorrichtung gemäß
Fig. 1 angeordnet und durch Ätzen behandelt, wie dies
im folgenden beschrieben wird. Die Ätzbedingungen waren so,
daß eine Durchflußmenge von 50 cm³/min von CF₄ und eine
Durchflußmenge von 150 cm³/min von O₂ - jeweils wieder
bezogen auf Atmosphärendruck - verwendet wurden,
und die Behandlungzeit betrug eine Minute. Nach der Behandlung
war die Form des Grabens 33 so, wie dies in Fig. 3c
dargestellt ist. Insbesondere waren die beiden oberen und
unteren Eckabschnitte 34 und 35 des Grabens 33 abgerundet
und hatten einen Krümmungsradius in der Größenordnung von
etwa 50 nm. Wie weiter in Fig. 3b dargestellt, wiesen die
Seitenwände des Grabens 33 kleine Unebenheiten auf. Durch
die Behandlung wurden die Seitenwände ebenfalls geglättet.
Diese Vorteile der Abrundung erhielt man nur, wenn das Überschußverhältnis
von Sauerstoff in bezug auf das Fluor sich
in dem folgenden Bereich bewegte. Insbesondere beim Fall
eines Einkristallsiliziums betrug das Überschußverhältnis mehr als
eins, während es im Fall von polykristallinem
Silizium 1,2 oder mehr betrug. Wenn derartige Verhältnisse
geringer als wie oben spezifiziert sind, erhielt man die
genannten Vorteile nicht.
Fig. 4a ist eine Schnittansicht zur Darstellung eines Substrats
41 mit einer SiO₂-Beschichtung 42, die man durch die CDE-
Vorrichtung gemäß Fig. 1 unmittelbar nach der Ausbildung
des Grabens 43 durch RIE erhielt. In diesem Fall sind die
Ecken der Bodenabschnitte des Grabens 43 bis zu einem gewissen
Maß abgerundet. Die Rauhigkeit der Seitenwände des
Grabens 43 wurde jedoch weiter im Verhältnis zum Zustand
vor der Behandlung verschlechtert.
Fig. 4b ist eine Schnittansicht zur Darstellung eines Substrats
41 mit einem darin mittels RIE ausgebildeten Graben
43. Das Substrat 41 wurde in verdünntem Fluorwasserstoff vor
der Behandlung mittels der CDE-Vorrichtung getaucht. Dieses
Vorgehen verhindert einen natürlichen Oxidfilm auf der Innenwandfläche
des Grabens 43. Entsprechend wurden der Boden und
die Seitenwände des Grabens 43 geglättet, wie dies in Fig. 4b
dargestellt ist. Man sieht, daß diese Behandlung das Auftreten
der Rauhigkeit aufgrund der CDE-Behandlung selbst verhindert.
Weiter wurde die geringe Rauhigkeit, die am Boden
und den Seitenwänden des Grabens 43 unmittelbar nach dem RIE
vorhanden war, ebenfalls vermindert. Nur in der Nähe der
Öffnung des Grabens 43 in der Nähe der SiO₂-Maske 42 war es
schwierig zu ätzen, und dieser Teil verblieb. Die Ergebnisse
beruhen auf der Tatsache, daß die von der Menge der Fluorradikalen
abhängige Ätzgeschwindigkeit entscheidend abnimmt,
wenn der Sauerstoff zunimmt. Insbesondere wurde der Sauerstoff
von der SiO₂-Maske 42 freigegeben, so daß die Ätzgeschwindigkeit
lokal abnahm. Auf der Oberfläche des Grabens
43 befand sich unmittelbar nach der RIE-Behandlung der unregelmäßige
natürliche Oxydfilm. Die dickeren Abschnitte des
Films bzw. der Beschichtung wurden nicht vollständig geätzt.
Im Gegensatz dazu wurden die dünneren Abschnitte des Films
besonders geätzt, so daß die Rauhigkeit der Beschichtungsoberfläche
entscheidend wurde.
Fig. 5a bis 5b sind Schnittansichten entsprechender geätzter
Formen des Siliziumsubstrats 51. Die Ätzmaske des Substrats
51 bestand aus verschiedenen Materialien. Insbesondere zeigt
Fig. 5a und Fig. 5b den Fall, in dem eine Ätzmaske 52 aus
einem organischen Photolack bestand. Fig. 5c
und 5d zeigen den Fall, in dem die Ätzmaske 53 aus SiO₂ bestand.
In Fig. 5a wurde ein Öffnungsabschnitt 55 in Berührung
mit der Maske 52 geätzt, ohne daß er abgerundet wurde.
In diesem Fall wurde die Maske 52 am Umfang der Öffnung des
Grabens 54 vorher nicht entfernt. Somit wurden bei der Behandlung
mittels der CDE-Vorrichtung gemäß Fig. 1 die Ecken
der Bodenabschnitte des Grabens 54 abgerundet. Der Öffnungsabschnitt
55 des Grabens 54 wurde nicht abgerundet.
In Fig. 5b wurde die Maske 52 am Umfang der Öffnung des
Grabens 54 vorher entfernt. Auf diese Weise wurde bei der
Behandlung mittels der CDE-Vorrichtung gemäß Fig. 1 eine
Aushöhlung 56 am Öffnungsabschnitt unmittelbar unter der
Maske 52 ausgebildet. Wenn daher der Öffnungsabschnitt des
Grabens 54 abgerundet werden soll, muß die Maske 52 vollständig
entfernt werden. In diesem Fall werden alle anderen
Abschnitte als die des Grabens 54 unabdingbar geätzt. Im
Gegensatz dazu wurde im Fall der SiO₂-Maske 53 gemäß Fig. 5c
die Maske 53 am Umfang der Öffnung des Grabens 54 vorher
nicht entfernt. Darauf wurde das Substrat 51 mittels der
CDE-Vorrichtung gemäß Fig. 1 behandelt. In diesem Fall war
es schwierig, den Öffnungsabschnitt 57 unmittelbar unter
der Maske 53 zu ätzen, und es verblieb ein Vorsprung an den
Seitenwänden des Grabens 54. In Fig. 5d wurde die Maske 53
am Umfang der Öffnung des Grabens 54 vorher entfernt. Somit
wurde der obere Eckabschnitt 58 des Grabens 54 abgerundet.
Wie oben beschrieben, wurde die Ätzmaske aus sauerstoffhaltigen
Materialien, wie z. B. SiO₂, auf dem Siliziumsubstrat
ausgebildet. Dann wurde die Maske am Umfang der Öffnung
des Grabens teilweise entfernt. Darauf wurde das Substrat
mit der teilweise entfernten Maske mittels der CDE-
Vorrichtung unter Verwendung von Sauerstoff und Fluor
behandelt. Als Ergebnis wurde nur der Graben geätzt, und die
Ecken der oberen und unteren Abschnitte des Grabens konnten
abgerundet werden.
Im folgenden wird das Verfahren zur Herstellung eines Graben-
MOS-Kondensators gemäß einer weiteren Ausführungsform beschrieben.
Fig. 6a bis 6g zeigen Schnittansichten zur Darstellung
der Herstellungsschritte des Graben-MOS-Kondensators.
In Fig. 6a wurde auf einem Siliziumwafer 61 mit einem bilateralen
(100) spezifischen elektrischen Widerstand von 10 Ωcm
ein dicker Oxidfilm 62 ausgebildet, um eine geeignete Elementisolierung
zu erhalten. Darauf wurden auf dem Wafer bzw.
dem Siliziumplättchen 61 ein Oxidfilm 63 mit einer Dicke von
100 nm, ein Siliziumnitridfilm 64 mit einer Dicke von 100 nm
und ein Oxidfilm 65 mit einer Dicke von 500 nm der Reihe
nach aufgebracht, um Ätzmasken für den Siliziumwafer 61 zu
bilden.
Im folgenden wurde, wie in Fig. 6b dargestellt, ein Graben
66 z. B. mit 3 µm Tiefe in der Wafer 61 durch RIE unter Verwendung
von Chlorgas oder ähnlichem als Ätzgas ausgebildet.
Diese Grabenbildung wurde mit diesen Ätzmasken 63 bis 65 in
einer selbstausrichtenden Weise durchgeführt. Darauf wurde
die Wafer 61 unter Verwendung einer Pufferlösung aus Fluorwasserstoff
und Ammoniumfluorid behandelt, um die nicht notwendigen
Teile zu entfernen.
Hierdurch wird ein natürlicher Oxidfilm auf der Innenwand
des Grabens 66 und der oberen Beschichtungsmaske 65 entfernt.
Gleichzeitig wurde der SiO₂-Film 63 am Umfang der Öffnung
des Grabens 66 teilweise um einen Betrag von etwa 100 nm
entfernt, wie dies in Fig. 6c dargestellt ist.
Darauf wurde der Siliziumwafer 61 in der CDE-Vorrichtung
gemäß Fig. 1 unter folgenden Bedingungen behandelt. In den
Reaktionsbehälter 11 gemäß Fig. 1 wurde CF₄-Gas mit
einer Menge von 50 cm³/min und O₂-Gas mit einer
Menge von 150 cm³/min eingeführt. Darauf wurde eine
Mikrowellenenergie von 400 W auf die elektrische Entladungsröhre 14
aufgebracht, und dann wurde der Wafer 61 eine Minute lang
behandelt. Hierdurch wurden die oberen und unteren Ecken 67a
und 67b des Grabens 66 abgerundet, wie dies in Fig. 6b dargestellt
ist. Weiter diffundierte Arsen in die Innenwand
des Grabens 66, worauf eine n-Typ-Diffusionsschicht 68 mit
einer Konzentration von 5 × 10²⁰ cm-3 und einer Tiefe von etwa 200 nm
ausgebildet wurde, wie dies in Fig. 6e dargestellt
ist.
Darauf wurden die Siliziumnitridmaske 64 und die Siliziumoxydmaske
63 entfernt. Darauf wurde die Oberfläche der n-Typ-
Beschichtung 68 an der Innenwand des Grabens 66 oxidiert.
Auf diese Weise wurde ein Oxidfilm 69 mit einer Dicke von
15 nm darauf ausgebildet, wie dies in Fig. 6f dargestellt
ist. Im folgenden wurde phosphordotiertes polykristallines
Silizium 610 in den Graben 66 eingebracht, wobei die
n-Typ-Schicht 68 ausgebildet wurde, wie dies in Fig. 6g dargestellt
ist. Das polykristalline Silizium 610 wurde als
Elektrode ausgebildet, so daß man einen Graben-MOS-Kondensator
erhielt. Der so ausgebildete Graben-MOS-Kondensator
ist mit dem Graben 66 versehen, der an den unteren und oberen
Ecken große Krümmungsradien aufweist. Die Dicke des Gate-
Oxidfilms 69 ist somit nicht dünner als an den anderen Abschnitten.
Dies trägt dazu bei, die Probleme zu vermeiden,
bei denen ein Verluststrom zunimmt und die Isolierwirkung
des Oxidfilms 69 sich verschlechtert. Man erhält somit einen
in höchstem Maße zuverlässigen Graben-MOS-Kondensator. Wenn
Halbleiter, wie z. B. MOS-Typ DRAM, unter Verwendung des so
ausgebildeten Graben-MOS-Kondensators hergestellt werden,
werden die Eigenschaften und die Zuverlässigkeit derartiger
Halbleiter entscheidend verbessert.
Nur zum Vergleich wurden die Verlustströme von zwei Arten von
Graben-MOS-Kondensatoren gemessen. Der eine der Kondensatoren
wies Eckabschnitte des Grabens auf, die in üblicher Weise
hergestellt wurden, d. h. sie waren nicht abgerundet. Der
andere Kondensator hatte abgerundete Eckabschnitte, wie dies
oben beschrieben wurde. Beide Kondensatoren wiesen eine
Gesamtfläche von 0,1 cm² und eine Grabenumfangslänge von
50 mm auf. An die Seiten des isolierenden Oxydfilms jedes
Kondensators wurde eine Spannung von 5 V angelegt. Als Ergebnis
floß im Fall des Kondensators mit üblichen winkligen
Ecken im Graben ein Verluststrom von 10-6 A, während im Fall
des Kondensators mit abgerundeten Ecken ein Verluststrom von
10-9 A floß.
Im folgenden soll eine weitere Ausführungsform beschrieben
werden, bei der eine Elementisolierzone
ausgebildet ist.
Fig. 7a bis 7g zeigen Schnittansichten eines Substrats
während der unterschiedlichen Herstellungsschritte. In Fig. 7a
ist ein Siliziumwafersubstrat 71 mit einem p-Typ spezifischen
Widerstand von 10 Ωcm dargestellt, das als Ätzmaske
einen SiO₂-Film aufweist. Darauf wurde in dem Wafer 71 ein
Graben 73 mit 1,0 mm Breite und 0,5 µm Tiefe mittels RIE ausgebildet,
wie dies in Fig. 7b gezeigt ist. Im folgenden wurde der
Wafer 71 in eine Pufferlösung von Fluorwasserstoff und
Ammoniumfluorid getaucht. Als Ergebnis wurde die Maske 72 am
Umfang der Öffnung des Grabens 73 teilweise entfernt. Somit
war ein Abschnitt 74 des Wafer 71 freigelegt. Im folgenden
wurde der Wafer 71 mittels der CDE-Vorrichtung gemäß Fig. 1
1 Minute und 30 Sekunden lang behandelt. Diese Behandlung
fand unter Bedingungen statt, bei denen eine Durchflußmenge
von 50 cm³/min CF₄ und eine Durchflußmenge von 150 cm³/min
von O₂ eingeführt wurden. Als Ergebnis waren die
oberen und unteren Ecken 75a und 75b des Grabens 73 abgerundet,
wie dies in Fig. 7d dargestellt ist. Im folgenden wurden
B⁺-Ionen mit einer Dosierung von 5 × 10-13 cm-2 durch eine
Beschleunigungsspannung von 30 keV in die Innenwand des
Grabens 73 implantiert.
Auf diese Weise wurde an der Innenwand des Grabens 73 eine
p-Typ-Umkehrverhinderungsschicht 76 ausgebildet. Hier wurden
die B⁺-Ionen mit einer relativ größeren Dosis als an den
anderen Abschnitten des Grabens 73 in den abgerundeten Abschnitten
77 implantiert. Auf diese Weise erhielt man eine
wirksame Elementisolierung, wie dies in Fig. 7e dargestellt
ist. Weiter wurde der SiO₂-Film 78 durch CVD (chemische
Dampfablagerung) und durch Rückätzen in den Graben 73 eingebracht.
Man erhielt eine Elementisolierzone 79, wie dies in
Fig. 7f dargestellt ist. Darauf wird an einer Seite der so
ausgebildeten Elementisolierzone 79, wie in Fig. 7g dargestellt,
eine n--Schicht 710 ausgebildet. Weiter wurde auf
der Schicht 710 ein Oxidfilm 711 und eine polykristalline
Siliziumelektrode 712 zur Bildung eines MOS-Kondensators
720 ausgebildet. An der anderen Seite der Elementisolierzone
79 wurden eine n--Schicht 713 und eine Gate-Oxidfilm 715 ausgebildet.
Im folgenden wurde auf dem Film 715 eine polykristalline
Siliziumgateelektrode 714 ausgebildet. Weiter wurden
an beiden Seiten des Films 715 n--Schichten 713 ausgebildet.
Diese Schichten 713 dienen als Source und Drain eines MOS-
FET 730.
Wie oben beschrieben, ist bei dieser Ausführungsform die
obere Ecke 77 der Elementisolierzone 79 abgerundet. Somit
werden B⁺-Ionen wirksam in diese abgerundeten Ecken implantiert.
Hierdurch wird ein Umkehrverluststrom in Richtung der
p-n-Verbindungszone entscheidend vermindert. Weiter wird die
Rauhigkeit der Ecken 77 und der Seitenwände des Grabens aufgrund
der RIE-Behandlung unterdrückt, so daß sie glatt sind.
Somit wurde die Oberflächenzustandsdichte vermindert. Weiter
wurde somit die Bildungswirksamkeit für Minoritäts-Träger
vermindert.
Wie man aus diesen Ergebnissen sieht, kann, wenn diese Ausführungsform
bei der Herstellung von Halbleitervorrichtungen, wie z. B. einem
DRAM, verwendet wird, die Haltecharakteristik des Graben-
MOS-Kondensators entscheidend verbessert werden.
Im folgenden soll noch eine weitere Ausführungsform eines
geschichteten Kondensatorelements unter Bezugnahme auf die
Zeichnungen beschrieben werden.
Fig. 8a bis 8d sind Schnittansichten eines
Substrats bei der Herstellung dieser Ausführungsform. In
Fig. 8a wird auf einem p-Typ-Siliziumsubstrat 81 ein dicker
Oxidfilm 82 zur Elementisolierung ausgebildet. Andererseits
wird auf dem Siliziumsubstrat 81 ein Gate-Oxidfilm 87 ausgebildet.
Weiter wird auf dem Film 87 eine Gate-Siliziumelektrode
83 ausgebildet. An beiden Seiten dieser Elektrode 83
werden zwei n--Schichten 84 ausgebildet. Diese Elemente 83,
84 und 87 bilden einen MOS-FET. Weiter wird auf dem MOS-FET
ein Isolierfilm abgelagert. Darauf wird ein
Kontaktloch zur Verbindung der n--Schicht 84 und des Films
88 ausgebildet. Beispielsweise wurde ein dünner Film 89 aus
phosphordotiertem polykristallinen Silizium auf der n--
Schicht 84 und dem Isolierfilm 88 abgelagert.
Im folgenden wurde der Film 89 durch RIE geätzt (siehe Fig. 8b),
wobei die geätzten Abschnitte winklige Ecken 810 aufwiesen.
Weiter waren, obwohl dies nicht dargestellt ist,
eine große Anzahl Korngrenzen an der Oberfläche des
Films 89 vorhanden, wodurch sich eine Unebenheit ergab.
Das Substrat 81 wurde dann unter Verwendung einer ½₀ verdünnten
Lösung von Fluorkohlenwasserstoff 20 Sekunden lang behandelt.
Auf diese Weise wurde ein natürlicher Oxidfilm auf der
Oberfläche des Films 89 entfernt. Darauf wurde das Substrat
in der CDE-Vorrichtung gemäß Fig. 1 45 Sekunden unter den
gleichen Bedingungen wie bei den oben beschriebenen Ausführungsformen
behandelt, d. h. es wurde eine Gasmischung von
50 cm³/min CF₄ und 120 cm³/min O₂ bei der Behandlung
verwendet. Bei dieser Behandlung wurde der Film 89 mit
einer Dicke von etwa 50 nm geätzt. Hierdurch wurden die
winkligen Ecken 810 des Films 89 abgerundet, und die Oberfläche
wurde, wie in Fig. 8c dargestellt, geglättet. Weiter
war es schwierig, die vorher geätzten Abschnitte 811, die
unmittelbar auf dem Oxydfilm 88 vorhanden sind, zu ätzen.
Somit ergaben sich Seitenwände mit einer schrägen Form.
Weiter wurde, wie in Fig. 8d dargestellt, die Oberfläche
des phosphordotierten polykristallinen Siliziumfilms 810
oxidiert. Somit wurde ein Oxidfilm 812 mit einer Dicke von 10 nm
(100 ) ausgebildet. Zusätzlich wurde eine phosphordotierte
polykristalline Siliziumelektrode 813 auf dem Film 812 ausgebildet.
Auf die oben beschriebene Weise wurde ein sogenannter geschichteter
MOS-Kondensator hergestellt. Die Eckabschnitte
dieses Kondensators wurden durch Ätzen abgerundet, und die
Oberfläche wurde im Vergleich zu üblichen Kondensatoren, die
nicht abgerundet wurden, geglättet. Die Isolationswirkung
des Oxidfilms dieses Kondensators wurde verbessert und der
Verluststrom dieses Kondensators entscheidend vermindert.
Im folgenden soll eine weitere Ausführungsform unter Bezugnahme
auf die Fig. 10a bis 10c beschrieben werden, bei der
vielschichtige Leiter ausgebildet werden.
Zum Vergleich werden die üblichen Herstellungsschritte eines
vielschichtigen Leiters unter Bezugnahme auf die Fig. 9a bis
9d beschrieben. Die Fig. 9a bis 9d zeigen Schnittansichten
eines Substrats bei den üblichen Herstellungsschritten. In
Fig. 9a wird ein Isolierfilm 92 aus SiO₂ auf einem
Halbleitersubstrat 91 aufgebracht. Darauf wird eine Leiterschicht
93 aus Materialien, wie z. B. phosphordotiertem
polykristallinem Silizium oder Molybdänsilizid oder Wolfram,
auf den Isolierfilm 92 aufgebracht.
Darauf wird die Leiterschicht 93 mittels RIE zu dem gewünschten
Muster behandelt, wie dies in Fig. 9b dargestellt ist.
Darauf wird ein Oxidfilm 94 auf der Oberfläche der Leiterschicht
93 durch thermische Oxidation ausgebildet, wie dies
in Fig. 9c dargestellt ist.
In diesem Fall wird der Oxidationsfilm an den unteren Ecken
95 der Leiterschicht 93 dünner, so daß sie vermindert werden.
Darauf wird, wie in Fig. 9d dargestellt, eine zweite Leiterschicht
96 aufgebracht, um die Leiterschicht 93 und den
Oxidfilm 94 abzudecken. Hierdurch werden den oberen Ecken
der Leiterschicht 93 entsprechende Abschnitte 97 dünner.
Somit brechen diese Abschnitte 97 der zweiten Leiterschicht
96 leicht. Weiter treten die Abschnitte 98 der zweiten Leiterschicht
96 in die verminderten Abschnitte 95 ein. Somit
können die Abschnite 98 nur schwierig durch RIE entfernt
werden. Diese verbleibenden Abschnitte 98 sind Ursache für
einen Verluststrom.
Fig. 10a bis 10c sind Schnittansichten eines Substrats bei
der Herstellung von Mehrschichtleitern gemäß dieser Ausführungsform.
Zuerst werden auf das Substrat 91 ein Isolierfilm
92 und eine Leiterschicht 93a in der gleichen Weise wie in
Fig. 9b aufgebracht. Darauf wird das Substrat 91 in der CDE-
Vorrichtung gemäß Fig. 1 behandelt. Die Behandlungsdauer
beträgt 1 Minute unter der Bedingung, daß eine Gasmischung
aus 50 cm³/min CF₄ und 120 cm³/min
O₂ zum Ätzen verwendet wurde. Bei dieser Behandlung wurde
die Oberfläche der Leiterschicht 93a aus polykristallinem
Silizium etwa 80 nm tief ausgeätzt. Ähnlich wie bei den
obigen Ausführungsformen wurde die Grenzfläche zwischen
dem Film 92 und der Leiterschicht 93a praktisch nicht geätzt.
Weiter wurden die oberen Eckabschnitte der Leiterschicht 93a
abgerundet, und die Seitenwände wurden abgeschrägt, wie dies
in Fig. 10a dargestellt ist. Darauf wurde die Leiterschicht
93a durch Oxidation ein Oxidfilm 94a aufgebracht.
Hierbei ergeben sich keine verminderten Abschnitte an der Grenzfläche
zwischen den Filmen 92 und 93a, wie dies in
Fig. 10b dargestellt ist. Weiter wird eine zweite Leiterschicht
96a auf den Oxidfilm 94a aufgebracht. Bei diesem
Schritt wurde die Dicke der Abschnitte der zweiten Leiterschicht
96a entsprechend den oberen Ecken der Leiterschicht
93a nicht vermindert, wie dies in Fig. 10c gezeigt ist.
Wie oben beschrieben, ist es bei diesem Verfahren schwierig,
wenn Mehrschichtleiter auf dem Substrat ausgebildet werden,
daß ein Brechen der Leiter oder Kurzschlüsse zwischen ihnen
auftreten. Somit wird die Zuverlässigkeit von Halbleitern
entscheidend verbessert.
Bei dieser Ausführungsform wurde beispielhaft eine Leiterschicht aus
polykristallinem Silizium beschrieben, die
abgerundet wurde. Es können jedoch weiter andere Materialien,
wie z. B. Molybdän und Wolfram, die mit Fluor reagieren, um
flüchtige Bestandteile zu erzeugen, oder irgendein
Metallsilizid als Leiterschichtmaterialien verwendet
werden. Versuche haben bestätigt, daß die Leiterschichten
und der Graben dieser Materialien an den Eckabschnitten
abgerundet werden können. Das Abrunden wird in der CDE-Vorrichtung
unter Verwendung von Sauerstoff mit einem Überschußverhältnis
von mehr als eins in bezug auf Fluor durchgeführt.
Claims (14)
1. Verfahren zur Herstellung einer Halbleitervorrichtung mit
abgerundeten Eckabschnitten mit
folgenden Schritten:
- - Bearbeiten einer Oberfläche eines Siliziumsubstrats (32) zu einer Form mit winkligen Eckabschnitten;
- - Abrunden von Eckabschnitten durch chemisches Trockenätzen unter Ausbildung eines Films aus Siliziumoxifluorid auf der Oberfläche des Substrats; wobei
- - das Trockenätzen mit einer Gasmischung aus Sauerstoff und Fluor durchgeführt wird, bei welcher das Verhältnis der Sauerstoffatome zu den Fluoratomen größer als Eins ist.
2. Verfahren nach Anspruch 1, bei welchem vor der
Bearbeitung der Oberfläche des Substrats eine Dotierung
mit einer Verunreinigung des n- oder p-
Leitfähigkeitstyps vorgenommen wird.
3. Verfahren nach Anspruch 1 oder 2, bei welchem bei der
Bearbeitung der Oberfläche durch anisotopes Ätzen ein
Graben (66) mit winkligen Ecken (67a, 67b) im Substrat
(61) gebildet wird, und nach dem Trockenätzen auf der
Oberfläche des Grabens (66) eine Isolierschicht (69)
erzeugt wird.
4. Verfahren nach Anspruch 3, bei welchem zumindest
teilweise im Graben (66) auf der Oberfläche der
Isolierschicht eine Elektrode (610) ausgebildet.
5. Verfahren nach Anspruch 3 oder 4, bei welchem ein
natürlicher Oxidfilm entfernt wird, der zwischen dem
Schritt der Ausbildung des Grabens (66) und dem Schritt
der Ätzung der winkligen Ecken (67a, 67b) des Grabens
(66) gebildet wird.
6. Verfahren nach Anspruch 3, 4 oder 5, bei welchem vor der
Ausbildung des Grabens (54) das Substrat (51) mit einer
Ätzmaske (52; 53) abgedeckt wird.
7. Verfahren nach Anspruch 6, bei welchem vor dem
Trockenätzen der Ecken des Grabens (54) die Ätzmaske
(52) entfernt wird, welche die Ecken abdeckt.
8. Verfahren nach Anspruch 6 oder 7, bei welchem die Ätzmaske (52, 53)
aus einem sauerstoffhaltigen Material besteht.
9. Verfahren nach Anspruch 1, bei welchem auf dem Substrat
(81) ein dünner Film (89) aus polykristallinem Silizium
vorgesehen ist, der Film (89) zur Ausbildung einer ersten Elektrode
mit Eckabschnitten (810) geätzt wird, und die
Eckabschnitte (810) durch das Trockenätzen abgerundet
werden, dann die erste Elektrode mit einer Isolationsschicht
(812) abgedeckt wird, und dann auf der Isolationsschicht
(812) eine zweite Elektrode (813) abgelagert wird, um einen
MOS-Kondensator auszubilden.
10. Verfahren nach Anspruch 9, bei welchem vor dem
Trockenätzen der Eckabschnitte ein natürlicher Oxidfilm
von dem Film entfernt wird.
11. Verfahren nach Anspruch 9, bei welchem der Film (89) aus
polykristallinem Silizium vor dem Ätzen mit einer
Verunreinigung des n- oder p-Leitfähigkeitstyps dotiert
wird.
12. Verfahren nach Anspruch 1, bei welchem auf dem Substrat
(91) eine erste Leiterschicht (93a) mit winkligen
Eckabschnitten durch Ätzen eines auf dem Substrat
vorgesehenen dünnen Films aus einem mit Fluor zu einem
flüchtigen Bestandteil reagierenden Metall oder Metallsilizid oder aus
polykristallinem Silizium ausgebildet wird, die
winkligen Eckabschnitte durch das Trockenätzen bei einem
Verhältnis der Sauerstoffatome zu den Fluoratomen von
mindestens 1,2 abgerundet werden, dann die erste
Leiterschicht (93a) mit einer Isolationsschicht (94a)
abgedeckt wird, und auf der Isolationsschicht (94a) eine
zweite Leiterschicht (96a) ausgebildet wird.
13. Verfahren nach Anspruch 12, bei welchem vor dem
Trockenätzen der Eckabschnitte ein natürlicher Oxidfilm
von dem dünnen Film entfernt wird.
14. Verfahren nach Anspruch 12, bei welchem der Film aus
polykristallinem Silizium vor dem Ätzen mit einer
Verunreinigung des n- oder p-Leitfähigkeitstyps dotiert
wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62213083A JP2635607B2 (ja) | 1987-08-28 | 1987-08-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3829015A1 DE3829015A1 (de) | 1989-04-06 |
DE3829015C2 true DE3829015C2 (de) | 1996-07-11 |
Family
ID=16633269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3829015A Expired - Lifetime DE3829015C2 (de) | 1987-08-28 | 1988-08-26 | Verfahren zur Herstellung einer Halbleitervorrichtung mit abgerundeten Eckabschnitten |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2635607B2 (de) |
KR (1) | KR920004540B1 (de) |
DE (1) | DE3829015C2 (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03129854A (ja) * | 1989-10-16 | 1991-06-03 | Toshiba Corp | 半導体装置の製造方法 |
EP0439727A3 (en) * | 1990-02-01 | 1991-10-02 | Siemens Aktiengesellschaft | Process to make grooves in silicon substrates for high density integrated circuits |
KR960006714B1 (ko) * | 1990-05-28 | 1996-05-22 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법 |
JP3400846B2 (ja) * | 1994-01-20 | 2003-04-28 | 三菱電機株式会社 | トレンチ構造を有する半導体装置およびその製造方法 |
KR100223586B1 (ko) * | 1996-05-22 | 1999-10-15 | 윤종용 | 트렌치 하부의 라운딩 제조 공정 |
KR100323214B1 (ko) * | 1997-11-12 | 2002-02-19 | 라붸 린도베르 | 자동도장방법 및 자동도장장치 |
KR20000013397A (ko) * | 1998-08-07 | 2000-03-06 | 윤종용 | 트렌치 격리 형성 방법 |
JP4244456B2 (ja) | 1999-08-04 | 2009-03-25 | 株式会社デンソー | 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ |
US6864532B2 (en) | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
ITMI20010039A1 (it) | 2000-01-14 | 2002-07-11 | Denso Corp | Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso |
JP4200626B2 (ja) | 2000-02-28 | 2008-12-24 | 株式会社デンソー | 絶縁ゲート型パワー素子の製造方法 |
US6762129B2 (en) * | 2000-04-19 | 2004-07-13 | Matsushita Electric Industrial Co., Ltd. | Dry etching method, fabrication method for semiconductor device, and dry etching apparatus |
TW523816B (en) | 2000-06-16 | 2003-03-11 | Gen Semiconductor Inc | Semiconductor trench device with enhanced gate oxide integrity structure |
KR20060087875A (ko) * | 2005-01-31 | 2006-08-03 | 주식회사 하이닉스반도체 | 스텝게이트를 갖는 반도체소자 및 그의 제조 방법 |
JP2008193107A (ja) * | 2008-02-18 | 2008-08-21 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56103424A (en) * | 1980-01-22 | 1981-08-18 | Toshiba Corp | Plasma etching method |
JPS5712533A (en) * | 1980-06-26 | 1982-01-22 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS57137472A (en) * | 1981-02-17 | 1982-08-25 | Nec Corp | Etching method for polycrystalline silicon |
JPS5817619A (ja) * | 1981-07-23 | 1983-02-01 | Toshiba Corp | パタ−ン形成方法 |
JPS59172235A (ja) * | 1983-03-18 | 1984-09-28 | Toshiba Corp | ガスプラズマによる半導体基板のエツチング方法 |
JPS59172234A (ja) * | 1983-03-18 | 1984-09-28 | Toshiba Corp | ガスプラズマによるテ−パ角制御方法 |
US4484978A (en) * | 1983-09-23 | 1984-11-27 | Fairchild Camera & Instrument Corp. | Etching method |
JPH073858B2 (ja) * | 1984-04-11 | 1995-01-18 | 株式会社日立製作所 | 半導体装置の製造方法 |
JPS60219759A (ja) * | 1984-04-16 | 1985-11-02 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路装置の製造方法 |
JPS6154630A (ja) * | 1984-08-27 | 1986-03-18 | Hitachi Ltd | ドライエツチング法 |
US4662059A (en) * | 1985-09-19 | 1987-05-05 | Rca Corporation | Method of making stabilized silicon-on-insulator field-effect transistors having 100 oriented side and top surfaces |
-
1987
- 1987-08-28 JP JP62213083A patent/JP2635607B2/ja not_active Expired - Lifetime
-
1988
- 1988-08-26 DE DE3829015A patent/DE3829015C2/de not_active Expired - Lifetime
- 1988-08-27 KR KR1019880010924A patent/KR920004540B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR890004411A (ko) | 1989-04-21 |
JP2635607B2 (ja) | 1997-07-30 |
KR920004540B1 (ko) | 1992-06-08 |
JPS6457623A (en) | 1989-03-03 |
DE3829015A1 (de) | 1989-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69221530T2 (de) | Verfahren zum Erhöhen der Kapazität eines DRAMs durch Anodisieren der Polysiliziumschicht einer unteren Kondensatorplatte | |
DE3916228C2 (de) | Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung | |
DE69425527T2 (de) | Oxidation von Silizium-Nitrid in der Herstellung von Halbleitenden Anordnungen | |
DE3829015C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit abgerundeten Eckabschnitten | |
DE3334624C2 (de) | ||
DE10051600C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit Grabenisolationsbereichen und Halbleitervorrichtung mit einer Elementisolationsstruktur | |
DE69427959T2 (de) | Integrierte Schaltung mit verbesserter Kontaktbarriere | |
DE4420365C2 (de) | Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung | |
DE4116690C2 (de) | Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben | |
DE69031543T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE10031626A1 (de) | Mit hochleitendem Material gefüllte Graben-Struktur | |
DE19719699A1 (de) | Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang | |
DE3014363C2 (de) | ||
DE4007582C2 (de) | Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement | |
DE2445879C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE3588129T2 (de) | Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips | |
DE3202608A1 (de) | Verfahren zur herstellung einer schottky-sperrschichtdiode und danach hergestellte sperrschichtdiode | |
DE69318202T2 (de) | Festkörperbildaufnahme-Vorrichtung und Herstellungsverfahren | |
DE4130555A1 (de) | Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren | |
DE19947053C1 (de) | Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung | |
DE10158706B4 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE10255936A1 (de) | Verbesserte Technik zur Herstellung eines Oxid/Nitrid-Schicht-Stapels durch Steuern der Stickstoffionenkonzentration in einem Nitrierungsplasma | |
DE3219284C2 (de) | ||
DE10240449B4 (de) | Verfahren zur Herstellung einer dielektrischen Schicht mit geringem Leckstrom, wobei eine erhöhte kapazitive Kopplung erzeugt wird | |
DE10242145B4 (de) | Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8381 | Inventor (new situation) |
Free format text: HORIOKA, KEIJI, KAWASAKI, KANAGAWA, JP OKANO, HARUO, TOKIO/TOKYO, JP NISHINO, HIROTAKA, KANAGAWA, JP |
|
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) |