DE3202608A1 - Verfahren zur herstellung einer schottky-sperrschichtdiode und danach hergestellte sperrschichtdiode - Google Patents

Verfahren zur herstellung einer schottky-sperrschichtdiode und danach hergestellte sperrschichtdiode

Info

Publication number
DE3202608A1
DE3202608A1 DE19823202608 DE3202608A DE3202608A1 DE 3202608 A1 DE3202608 A1 DE 3202608A1 DE 19823202608 DE19823202608 DE 19823202608 DE 3202608 A DE3202608 A DE 3202608A DE 3202608 A1 DE3202608 A1 DE 3202608A1
Authority
DE
Germany
Prior art keywords
layer
opening
insulating layer
substrate
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823202608
Other languages
English (en)
Other versions
DE3202608C2 (de
Inventor
Atsuhiko Menjo
Shinji Yokohama Saitoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1276981A external-priority patent/JPS57128078A/ja
Priority claimed from JP1274281A external-priority patent/JPS57128076A/ja
Priority claimed from JP1276881A external-priority patent/JPS57128077A/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3202608A1 publication Critical patent/DE3202608A1/de
Application granted granted Critical
Publication of DE3202608C2 publication Critical patent/DE3202608C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

!Henkel, Kern, Faller
Patentanwälte
Registered Representatives
before the
European Patent Office
TOKYO SHIBAURA DENKI KABUSHIKI KAISHA
KANAGAWA-KEN, JAPAN
MöhlstraSe 37 D-8Q00 München 80
Tel.: 089/982085-87 Telex: 0529802 hnkl d Telegramme: ellipsoid
CMK-56P985-2 Dr. F/to
27. Januar 1982
VERFAHREN ZUR HERSTELLUNG EINER SCHOTTKY-SPERRSCHICHTDIODE UND DANACH HERGESTELLTE SPERRSCHICHTDIODE
COPY
Die Erfindung betrifft ein Verfahren zur Herstellung einer Schottky-Sperrschichtdiode, insbesondere einer solchen mit einer Schutzringzone, sowie eine nach diesem 5
Verfahren hergestellte Schottky-Sperrschichtdiode.
Ein Gleichrichterelement, das eine an der Grenzfläche bzw. am Übergang zwischen einem Metall und einem Halbleiter entstehende Sperrschicht oder Barriere (d.h. eine Schottky-Sperrschicht) ausnutzt, wird üblicherweise als Schottky-Sperrschichtdiode bezeichnet. Bei dieser Diode sind die Durchlaßspannung sowie die parasitäre Kapazität im Vergleich zur gewöhnlichen p-n-Flächen(kontakt)diode j - - niedrig, weshalb erstere verbreitet Anwendung bei
it Iu
jj integrierten Schaltkreisen (ICs) und großintegrierten
\ Schaltkreisen (LSIs) findet. Da jedoch die Randkante
i der Grenzfläche zwischen dem Metall und dem Halbleiter,
I welche die Schottky-Sperrschicht bilden, normalerweise I 20 an eine Isolierschicht (meist eine Oxidschicht) angrenzt,
I kann bei Anlegung einer Gegen- oder Rückwärtsspannung
i möglicherweise eine elektrische Feldkonzentration an dem
ϊ der genannten Oxidschicht benachbarten Ende auftreten,
I oder es können Ladungen in die Oxidschicht injiziert
I 25 werden. Infolgedessen entsteht in einer Oberflächen-
§ zone des Halbleiters eine Inversionsschicht, wobei die
ϊ Durchbruchspannung außerordentlich stark herabgesetzt
I · wird.
I 30 Zur Vermeidung dieses Nachteiis ist es üblich, einen an
\ die Oxidschicht angrenzenden Oberflächenbereich des HaIb-
I leitersubstrats bzw. -trägers mit einem Fremdatom des
I dem Leitungstyp des Substrats entgegengesetzten Leitungs-
I typs zu dotieren und dabei eine Schutzringzone auszu-
I 35 bilden. Mit der Anordnung dieser Schutzringzone können
die Probleme bezüglich der Konzentration eines elektrischen Felds und der Ladungsinjektion in die genannte-Oxidschicht gelöst werden. Eine mit einer derartigen
Schutzringzone versehene Schottky-Sperrschichtdiode wird ο
üblicherweise auf die in Fig. 1 dargestellte Weise hergestellt. Dabei wird auf der Oberfläche eines Halbleitersubstrats bzw. -trägers 1 beispielsweise des n-Leitungstyps durch thermische Oxidation eine Oxidschicht 2 in geformt, die dann zur Ausbildung einer die Oberfläche des Substrats 1 zum Teil freilegenden Öffnung 3 photogeätzt wird. Danach wird der freigelegte Oberflächenbereich des Substrats längs der die Öffnung 3 festlegenden Flanke der Oxidschicht 2 zur Ausbildung einer Schützteringzone 4 mit einem p-Typ-Fremdamtom dotiert. Hierauf wird auf den innerhalb der Öffnung 3 befindlichen Halbleitersubstrat-Oberflächenteil selektiv eine Metallschicht aufgedampft, die anschließend durch Wärmebehandlung in eine Silicidschicht 5 umgewandelt wird. Schließlich 2Q wird zur Fertigstellung der Schottky-Sperrschichtdiode eine Aluminium-Leiterschicht 6 vorgesehen.
Bei diesem bekannten Verfahren ist jedoch eine Maskenausrichtung für das Dotieren mit dem p-Fremdatom bei der Ausbildung der Schutzringzone 4 erforderlich. Dies bedeutet, daß bezüglich der Anordnung der Öffnung 3 in der Oxidschicht ein zusätzlicher Toleranzbereich bzw. Spielraum vorgesehen werden muß, so daß sich die Oberfläche der Schottky-Sperrschichtzone vergrößert und damit die Integrationsdichte verringert wird.
Der Erfindung liegt damit die Aufgabe zugrunde, ein Ve-fahren zur Herstellung einer Schottky-Sperrschichtdiode zu schaffen, bei dem eine Schottky-Sperrschichtdiode mit einer Schutzringzone hoher Integrationsdichte erhalten wird.
copy
2 0 26 0 8
Ferner soll hierbei für die Ausbildung der Schutzringzone keinerlei Maskenausrichtung notig sein.
Die Lösung dieser Aufgabe ergibt sich aus den in den beigefügten Patentansprüchen gekennzeichneten Maßnahmen und Merkmalen.
Zur Herstellung einer erfindungsgemäßen Schottky-Sperrschichtdiode wird zunächst auf einem Halbleitersubstrat bzw. -träger eines ersten Leitungstyps eine Isolierschicht ausgebildet, in der dann eine das Substrat zum Teil freilegende Öffnung vorgesehen wird. Sodann wird die Isolierschicht und die freigelegte Substatoberflache mit einer durchgehenden, mit einem Fremdatom eines zweiten Leitungstyps dotierten Halbleiterschicht versehen. Die Kalbleiterschicht wird in Richtung ihrer Dicke geätzt, bis ihre auf der Isolierschicht und auf der freigelegten Substratoberfläche befindlichen Abschnitte abgetragen sind, wobei ein Teil der Halbleiterschicht auf der die erste Öffnung festlegenden Seitenwand bzw. Flanke der Isolierschicht verbleibt. Hierauf wird eine zweite Öffnung ausgebildet, die das Substrat innerhalb der ersten Öffnung teilweise freilegt. Anschließend wird durch Eindiffundieren des Fremdatoms aus der verbliebenen, dotierten Halbleiterschicht eine Schutzringzone in einem Oberflächenbereich des Halbleitersubstrats ausgebildet. Schließlich wird auf der innerhalb der zweiten Öffnung freigelegten Halbleitersubstratoberfläche eine Metallschicht ausgebildet, wobei eine Schottky-Sperrrschichtdiode erhalten wird.
Erfindungsgemäß wird die Schutzringzone in der Weise ausgebildet, daß als Diffusionsquelle (diffusion source) ein ringförmiger Bereich benutzt wird, dar durch selektives Ätzen der Fremdatom-dotierten, über der Isolierschicht,
copy
einschließlich der ersten öffnung, befindlichen Halbleiterschicht erhalten erhalten wird. Erfindungsgemäß kann diese Diffusionsquelle ohne Notwendigkeit für
eine Maskenausrichtung gebildet werden, so daß auch die 5
Schutzringzone ohne die Notwendigkeit einer Maskenausrichtung, sondern vielmehr als selbstausrichtende Zone entsteht. Die Schottky-Sperrschichtdiode läßt sich mithin mit hoher Integrationsdichte herstellen.
Gemäß einer ersten Ausführungsform der Erfindung wird nach der Ausbildung der Isolierschicht auf dem Halbleitersubstrat eine Schicht mit selektiver Ätztendenz gegenüber der Isolierschicht ausgebildet.In dieser
Schicht wird dann eine öffnung vorgesehen. Durch diese 15
Öffnung hindurch wird danach die Isolierschicht isotrop geätzt, so daß die erste öffnung in der Isolierschicht entsteht. Letztere ist dabei zum Teil von dem die "erste öffnung umgebenden Abschnitt der genannten Schicht, o der einen Überhang bildet, bedeckt.
Dann wird in der geschilderten Weise die erwähnte, durchgehende, dotierte Halbleiterschicht erzeugt und geätzt, wobei unter gleichzeitiger Bildung der zweiten öffnung
2g nur ein Teil der dotierten Halbleiterschicht als Diffusionsquelle unter dem Überhang zurückbleibt. Gemäß einer anderen Ausführungsform der Erfindung wird nach Ausbildung der Isolierschicht auf dem Halbleitersubstrat sowie nach Herstellung der ersten Öffnung in
QQ dieser Isolierschicht die genannte, dotierte Halbleiterschicht unmittelbar derart gebildet,daß sie die Isoliert rhi.-· und die innerhalb der ersten Öffnung freigelegte Sujitra oberfläche bedeckt. Die dotierte Halbleiterschicht wira anschließend anisotrop in Richtung ihrer Dicke geätzt, bis die auf der Isolierschicht und der feigelegten Substratoberfläche gelegenen Abschnitte oder Bereiche
BAD ORIGiMAL
abgetragen sind. Dabei bleibt unter gleichzeitiger
Bildung der zweiten Öffnung die dotierte Halbleiter- · schicht nur auf und längs der die erste Öffnung festlegenden Seitenwand bzw. Flanke der Isolierschicht als 5
Diffusionsquelle zurück.
Gemäß einer weiteren Ausführungsform der Erfindung wird nach Ausbildung der Isolierschicht auf dem Halbleitersubstrat sowie der genannten ersten Öffnung in 10
der Isolierschicht die dotierte Halbleiterschicht unmittelbar auf der Isolierschicht un in der ersten Öffnung ausgebildet. Diese dotierte Halbleiterschicht bildet dabei eine Vertiefung entsprechend der ersten
Öffnung. Auf der dotierten Halbleiterschicht wird eine Ib
Schicht mitselektiver'Ätztendenz gegenüber der dotierten
Halbleiterschicht vorgesehen und hierauf so geätzt, daß
^ sie nur auf der lotrechten Seitenwand bzw. Flanke der
Vertiefung in der dotierten Halbleiterschicht zurückbleibt,
» Letztere wird danach auf die vorher geschilderte Weise
unter Heranziehung der verbliebenen Schicht als Maske geätzt. Die dotierte Halbleiterschicht bleibt daher nur
unter der verbliebenen Schicht als Diffusionsquelle
zurück, während gleichzeitig die zweite Öffnung ent-„c steht. Dia restliche Schicht wird vor dem Auftragen der
genannten Metallschicht entfernt.
Der Ausdruck "Schicht mit selektiver Ätztendenz", s bedeutet eine Schicht mit einem Ätzgrad (Ätzbarkeit),
* QQ der vom Ätzgrad einer diese Schicht tragenden Schicht " {d.h. der Isolierschicht oder der dotierten Halbleiter-
schicht) unter denselben Ätzbedingungen um das Drei-
s bis Zehnfache verschieden ist.
\ 35 Im folgenden sind bevorzugte Ausführungsbeispiele der ; Erfindung im Vergleich zum Stand der Technik anhand der
\ beigefügten Zeichnung näher erläutert. Es zeigen:
J COPY
ye
11
Fig. 1 eine Schnittansicht einer bekannten Schottky-Sperrschichtdiode /
Fig. 2A bis 2E Schnittansichten zur Veranschauiich-
ung aufeinanderfolgender Schritte bei der Herstellung einer Schottky-Sperrschichtdiode nach einem Verfahren gemäß einem ersten Ausführungsbeispiel der Erfindung,
Fig. 3A bis 3C Schnittansichten zur Darstellung aufeinanderfolgender": Schritte bei einem Verfahren zur Herstellung einer Schottky-Sperrschichtdiode gemäß einem anderen Ausführungsbeispiel
der Erfindung und
Fig. 4A bis 4D Schnittansichten zur Darsteilung aufeinanderfolgender Schritte bei einem Verfahren
2Q zur Herstellung einer Schottky-Sperrschichtdiode
gemäß einem weiteren Ausführungsbeispiel· der Erfindung
C0PV
Fig. 1 ist eingangs bereits erläutert worden. In den Fig. 2 bis 4 sind einander entsprechende Teile oder Abschnitte mit jeweils gleichen Bezugsziffern bezeichnet.
Gemäß Fig. 2A wird auf der Hauptfläche eines Halbleitersubstrats eines ersten Leitungstyps, z.B. eines n-Typ-Siliziumsubstrats 11 eine Isolierschicht 12 einer Dicke
,Q von 0,1 - 0,3 μπι ausgebildet. Die Isolierschicht 12 kann aus durch thermische Oxidation des Substrats 11 gebildetem thermisch hergestelltem Siliziumoxid oder aus einer nach dem chemischen Aufdampf- bzw. CVD-Verfahren hergestellten Siliziumdioxidschicht bestehen. Sodann wird eine Schicht
l§ 13, die eine selektive Xtztendenz gegenüber der Isolierschicht 12 besitzt, auf letzterer mit einer kleineren Dicke als diese , z.B. mit einer Dicke von 0,05 - 0,1 um geformt.
Hierauf wird gemäß Fig. 2B nach einem üblichen Photoätzverfahran eine öffnung 14 in einem vorgegebenen Bereich der Schicht 13, z.B. einer Siliziumnitridschicht, ausgebildet. Unter Heranziehung der zurückbleibenden Siliziumnitridschicht 13 als Maske wird danach die Isolierschicht 12 durch die Öffnung 14 hindurch so geätzt, daß sie auch in Querrichtung geätzt wird und damit eine Öffnung 16 in der Isolierschicht 12 entsteht. Das Ätzen kann mittels eines flüssigen Ätzmittels, z.B. mit verdünntem HF, erfolgen. Auf diese Weise entsteht ein Überhang 15 der Siliziumnitridschicht 13 über dar öffnung 16.
Anschließend wird nach einem üblichen Verfahren gemäß Fig. 2C eine durchgehende Schicht 17 aus mit einem p-Tyn-
! α
Fremdatom, z.B. Bor (in einer Konzentration von 1-10
bis 1 χ 10 cm ), dotiertem polykristallinen Siliziumso ausgebildet, daß sie die Siliziumnitridschicht 13,
einschließlich der öffnung 16, bedeckt. Dabei lagert sich
das dotierte polykristalline Silizium auch unter dem
Überhang 15 ab. Die polykristalline Siliziumschicht 17
wird hierbei in der Weise abgelagert, daß ihre Dicke
auf der Siliziumnitridschicht 13 mindestens die Hälfte
der Dicke . der Isolierschicht. 12 beträgt.
Sodann wird gemäß Fig. 2D die auf diese Weise ausgebildete polykristalline Siliziumschicht 17 in Richtung X ihrer Dicke gleichmäßig bis zu einer ihrer Dicke auf der i
,_ Isolierschicht 12 entsprechenden Tiefe geätzt, d.h. die ^ Schicht 17 wird soweit geätzt, bis ihre auf der Siliziur.inidtridt
schicht 13 auf der innerhalb der Öffnung 16 freigelegten ti
Oberfläche des Substrats 11 befindlichen Bereiche abge- -
tragen sind. Dieses Ätzen kann durch anisotropes Ätzen, ί
wie reaktives Ionenätzen, Plasmaätzen, Ionenstrahl- :
ätzen und Sprühätzen, oder durch Naßätzung unter Ver- :
wendung eines flüssigen Ätzmittels erfolgen. Nach diesem ?
Ätzvorgang bleibt die polykristalline Siliziumschicht 17 =
nur unter dem Überhang 15, d.h. nur auf der die öffnung 16 |
festlegenden Flanke der Isolierschicht 12 zurück, ■
so daß eine ringförmige Diffuisonquelle 17a entsteht ■:
und gleichzeitig eine öffnung 18 gebildet wird, in ■
welcher das Siliziumsubstrat teilweise freigeigt ist. !
Das Gebilde gemäß Fig. 2D wird hierauf einer Wärmebehandlung unterworfen, um eine Diffusion des p-Fremdctcms ; aus der Diffusionsquelle 17a in das Siliziumsubstrat
11 unter Bildung einer ρ -Typ-Schutzringzone 19 im Substrat herbeizuführen. Nach Abtragung der Siliziumnitrid- ;
schicht 1-3 wird auf die gesamte freigelegte Oberfläche
der zurückbleibenden polykristallinen Siliziumschicht 17a :
Copy
202608
sowie die in der öffnung 18 freigelegte Oberfläche des Siliziumsubstrats 11 ein Metall, z.B. Platin, aufgedampft und dann wärmebehandelt, um die
Metallschicht gemäß Fig. 2E in eine Silicidschicht 20 5
umzuwandeln. Schließlich wird Aluminium in einem solchen Muster aufgedampft, daß eine mit der Silicidschicht 20 in Berührung (Kontakt) stehende Leiterschicht 21 entsteht. Hierbei erhält man die gewünschte Schottky-Sperrschichtdiode. Nach Ausbildung der Schutzringzone 19 kann vor Bildung der Silicidschicht die Diffusionsquelle 17a entfernt werden. Ebenso erhält man eine Schottky-Sperrschicht, indem man lediglich die Aluminium-Leiterschicht 21, nicht dagegen die Silicidschicht 20
erzeugt.
15
Die Fig. 3A bis 3C veranschaulichen ein anderes Ausführungsbeispiel der Erfindung, bei dem auf die in Verbindung mit Fig. 2A beschriebene Weise eine Isolierschicht 12 auf einem n-Typ-Siliziumsubstrat 11 ausge-
bildet wird. Die Isolierschicht 12 wird dann zur Ausbildung einer Öffnung 16 gemäß Fig· 3A geätzt. Anschließend wird eine dotierte polykristalline Siliziumschicht 17", ähnlich der in Verbindung mit Fig. 2C beschriebenen, unmittelbar auf der Isolierschicht 12 und in der Öffnung 16 vorgesehen.
Die dotierte Siliziumschicht 17' wird danach in Richtung ihrer Dicke bis zu einer ihrer Dicke auf der Isolier-
QQ schicht 12 entsprechenden Tiefe anisotrop geätzt, nämlich so weit, bis ihre auf der Isolierschicht 12 auf der- in der Öffnung 16 freigelegten Oberfläche des Substrats befindlichen Abschnitte abgetragen sind. Da die dotierte Siliziumschicht 17' auf der die Öffnung 16 festlegenden Seitenwand bzw. Flanke der Isolierschicht 12 mit einer größeren Dicke als in den anderen Bereichen abgelagert worden ist, bleibt sie beim anisotropen Ätzen unter Bildung
einer Diffusionsquelle 17a1 nur auf der Flanke der Öffnung 16 zurück, während gleichzeitig in der Silizium schicht 17' eine Öffnung 18 entsteht, in welcher das Substrat 11 innerhalb der Öffnung 16 freigelegt ist (Fig. 3B).
Anschließend werden auf die in Verbindung mit Fig. 2E beschriebene Weise eine Schutzringzone 19, eine Silicidschicht und eine Aluminium-Leiterschicht 21 ausgebildet, wobei die Schottky-Sperrschichtdiode gemäß Fig. 3C erhalten wird.
Die Fig. 4A bis 4D veranschaulichen ain weiteres Aus-15
führungsbeispiel der Erfindung, bei dem nach der Ausbildung einer Oxidschicht 12 auf einem Substrat 11, einer Öffnung 16 in der Oxidschicht sowie einer dotierten Siliziumschicht 17' in der in Verbindung mit Fig. 3A nn beschriebenen Weise eine Schicht 41 mit selektiver
Ätztendenz gegenüber der dotierten Siliziumschicht 17' auf letzterer ausgebildet wird (Fig. 4A). Die dotierte Siliziumschicht 17' bildet eine der Öffnung 16 entsprechende Vertiefung 42. Die Schicht 41 kann aus ο,- chemisch aufgedampftem Siliziumoxid, einem dotierten Glas, wie Phosphor-dotiertem Silikatglas (PSG), Arsendotiertem Silikatglas (AsSG) und Bor-dotiertera Silikatglas (BSG), oder Siliziumnitrid bestehen.
QQ · Die Schlicht 41 wird sodann in Richtung ihrer Dicke bis > zu einer Tiefe entsprechend ihrer Dicke auf der Isolierschicht 12 anisotrop geätzt. Die Schicht 41 bleibt dabei als Abschnitt 41a nur auf der Seitenwand bzw. Flanke der Vertiefung 42 zurück (Fig. 4B) .
Die dotierte Siliziumschicht 17' wird schließlich unter
copy
j *
i ι '"*
j Heranziehung der verbliebenen Schicht 41a als Maske
I nach einem Naßätzverfahren geätzt. Dabei wird die
5 dotierte Siliziumschicht 17' bis auf einen unter der Maske 41a bzw. auf der die Öffnung 16 festlegenden Flanke der Isolierschicht 12 befindlichen Abschnitt, der als Diffusionsquelle 17a11 dient, abgetragen, während
I gleichzeitig eine Öffnung 18 entsteht, in der das Substrat
1 10 11 innerhalb der Öffnung 16 teilweise freigelegt ist (Fig. 4C).
j Anschließend werden die Maske entfernt und eine Schutz-
1 ringzone 19, eine Silicidschicht 20 sowie eine Leiter-
I Schicht 21 in der in Verbindung mit Fig. 2E beschriebenen
1 15 Weise ausgebildet, wodurch eine in Fig. 4D dargestellte
'i Schottky-Sperrschichtdiode erhalten wird.
1 Obgleich die Erfindung vorstehend in bevorzugten
I Ausführungsbeipielen beschrieben ist, ist sie keines-
- 20 wegs darauf beschränkt. Beispielsweise kann das Sub-
i strat aus einer Halbleiterverbindung der Gruppe IH-V des
i Periodensystems, für die Galliumarsenid repräsentativ
I ist, bestehen. In diesem Fall kann ein Element der
1 Gruppe II, wie Zink, Kadmium oder Beryllium, als
I 25 p-Typ-Fremdatom dienen. Weiterhin kann die dotierte
% Schicht auch aus amorphem Silizium oder monokristallinem
\ Silizium geformt werden.
ί 30
i copy
35

Claims (1)

  1. PATENTANSPRÜCHE
    Verfahren zur Herstellung einer Schottky-Sperrschichtdiode, dadurch gekennzeichnet, daß auf der Oberfläche eines Halbleitersubstrats eines ersten Leitungstyps eine Isolierschicht ausgebildet wird, daß in der Isolierschicht zur teilweisen Freilegung der Oberfläche des Substrats eine Öffnung geformt wird, daß eine durchgehende Halbleiterschicht, die mit einem Fremdatom eines zweiten, dem ersten Leitungstyp entgegengesetzten Leitungstyps dotiert ist, auf der Isolierschicht und auf der in der ersten Öffnung freigelegten Substratoberfläche ausgebildet wird, daß die dotierte Halbleiterschicht in Richtung ihrer Dicke geätzt wird, bis ihre auf der Isolierschicht und auf der freigelegten Substratoberfläche befindlichen Bereiche abgetragen sind und auf der Seitenwand bzw. Flanke der Isolierschicht, welche die erste Öffnung festlegt, ein Abschnitt der dotierten Halbleiterschicht als Diffusionsquelle zurückbleibt und außerdem eine zweite Öffnung entsteht, in welcher die Oberfläche des Halbleitersubstrats innerhalb der ersten Öffnung teilweise freigelegt ist, daß eine Diffusion des Fremdatoms von der Diffusionsquelle in das Halbleitersubstrat zwecks Ausbildung einer Schutz-
    ringzone in letzterem herbeigeführt wird und daß
    auf der innerhalb der zweiten Öffnung freigelegten Halbleitersubstrat-Oberfläche eine Metallschicht ausgebildet wird, die mit dem Halbleitersubstrat eine Schottky-Sperrschicht bildet. 35
    I 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
    s daß auf der Isolierschicht eine Schicht mit einer
    1 selektiven Ätztendenz gegenüber der Isolierschicht
    I ausgebildet wird, daß in dieser Schicht eine öffnung
    ■j vorgesehen wird, daß die Isolierschicht unter Her-
    I stellung der ersten öffnung in ihr durch die in der
    " genannten Schicht vorgesehene öffnung hindurch isotrop
    I geätzt wird, so daß die erste öffnung teilweise mit
    \ dem letztere, umgebenddn und einen Überhang bildenden
    ' Abschnitt der genannten Schicht abgedeckt ist, daß
    ' sodann die dotierte Halbleiterschicht ausgebildet und
    j zur Bildung der Diffusionsquelle unter dem Überhang
    3 sowie zur Herstellung der zweiten öffnung geätzt wird
    und daß die genannte Schicht vor der Ausbildung der
    \ Metallschicht zur Freilegung der Isolierschicht abge-
    ΐ tragen wird.
    I nn 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
    I uv
    I daß die genannte Schicht aus Siliziumnitrid geformt
    I wird.
    ] 4. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
    i „κ daß ^ie dotierte Halbleiterschicht so ausgebildet wird, ! daß die Dicke ihres auf der genannten Schicht befind-
    - liehen Abschnitts oder Bereichs mindestens die Hälfte
    dsr Dicke der Isolierschicht besitzt.
    QQ 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die dotierte Halbleiterschicht unmittelbar auf der Isolierschicht und in der ersten Öffnung ausgebildet und zur Bildung der Diffusionsquelle sowie zur Herstellung der zweiten öffnung anisotrop ge-
    35 ätzt wird.
    6. Verahren nach Anspruch 1, dadurch gekennzeichnet, daß die dotierte Halbleiterschicht unmittelbar auf der Isolierschicht und in der ersten öffnung so ausgebildet wird, daß sie eine der ersten öffnung entsprechende Vertiefung bildet/ daß auf der dotierten Halbleiterschicht eine Schicht mit selektiver Ätztendenz gegenüber der dotierten Halbleiterschicht vorgesehen wird, daß die genannte Schicht derart geätzt wird, daß ein Teil davon auf der Seitenwand bzw. Flanke der Vertiefung zurückbleibt, daß die dotierte Halbleiterschicht unter Heranziehung des verbliebenen Teils der genannten Schicht als Maske geätzt wird, um die Diffusionsquellezu bilden und die zweite
    öffnung herzustellen, und daß der verbliebene Teil 15
    der genannten Schicht vor der Ausbildung der Metallschicht entfernt wird.
    7. Verfahren nach Anspruch 6, dadurch gekennzeichnet,
    daß die genannte Schicht aus dotiertem Glas, aus 20
    chemisch aufgedampftem Siliziumoxid oder Siliziumnitrid geformt wird.
    8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch
    gekennzeichnet, daß als Substrat ein Halbleiter-25
    substrat verwendet wird.
    9. Verfahren nach Anspruch 8, dadruch gekennzeichnet, daß die Isolierschicht aus Siliziumoxid geformt Wird·
    10. Schottky-Sperrschichtdiode, gekennzeichnet durch ein Halbleitersubstrat (11) eines ersten Leitungstyps, druch eine auf dem Substrat ausgebildete Isolierschicht (12) mit einer ersten öffnung (16), in welcher das Substrat teilweise freigelegt ist, durch eine mit
    COPY
    20
    ! 25
    30
    3202603
    ι einem Fremdatom eines zweiten, dem ersten Leitungs-,
    § typ entgegengesetzten Leitungstyps dotierte, auf der
    die erste Öffnung (16) festlegenden Seitenwand bzw.
    Flanke dar Isolierschicht (12) ausgebildete, ringförmige Halbleiterschicht, die innerhalb der ersten Öffnung (16) eine.'.das Substrat teilweise freilegende zweite Öffnung (IS) bildet, durch eine im Substrat unter der Halbleiterschicht ausgebildete Schutzring-
    ίο
    zone (19) des zweiten Leitungstyps und durch eine auf der Halbleiterschicht und der durch die zweite Öffnung (18) freigelegten Substratoberfläche ausgebildete und mit dem Substrat eine Schottky-Sperrschicht
    bildende Metallschicht (20).
    5
    COPY
    35
DE19823202608 1981-01-30 1982-01-27 Verfahren zur herstellung einer schottky-sperrschichtdiode und danach hergestellte sperrschichtdiode Granted DE3202608A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1276981A JPS57128078A (en) 1981-01-30 1981-01-30 Manufacture of schottky barrier diode
JP1274281A JPS57128076A (en) 1981-01-30 1981-01-30 Manufacture of schottky barrier diode
JP1276881A JPS57128077A (en) 1981-01-30 1981-01-30 Semiconductor device and manufacture thereof

Publications (2)

Publication Number Publication Date
DE3202608A1 true DE3202608A1 (de) 1982-08-12
DE3202608C2 DE3202608C2 (de) 1988-12-29

Family

ID=27279971

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823202608 Granted DE3202608A1 (de) 1981-01-30 1982-01-27 Verfahren zur herstellung einer schottky-sperrschichtdiode und danach hergestellte sperrschichtdiode

Country Status (2)

Country Link
US (1) US4414737A (de)
DE (1) DE3202608A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0065133A2 (de) * 1981-05-13 1982-11-24 International Business Machines Corporation Schottky-Sperrschichtdiode mit Schutzring und Verfahren zu ihrer Herstellung
EP0438700A1 (de) * 1990-01-25 1991-07-31 Asea Brown Boveri Ag Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
WO1999062124A1 (de) * 1998-05-26 1999-12-02 Siemens Aktiengesellschaft Verfahren zur herstellung von schottky-dioden
US6551911B1 (en) 1998-05-26 2003-04-22 Infineon Technologies Ag Method for producing Schottky diodes and Schottky diodes

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5950567A (ja) * 1982-09-16 1984-03-23 Hitachi Ltd 電界効果トランジスタの製造方法
US4589196A (en) * 1984-10-11 1986-05-20 Texas Instruments Incorporated Contacts for VLSI devices using direct-reacted silicide
US4632713A (en) * 1985-07-31 1986-12-30 Texas Instruments Incorporated Process of making Schottky barrier devices formed by diffusion before contacting
JPS6362272A (ja) * 1986-09-02 1988-03-18 Seiko Instr & Electronics Ltd 半導体装置の製造方法
US4939154A (en) * 1987-03-25 1990-07-03 Seiko Instruments Inc. Method of fabricating an insulated gate semiconductor device having a self-aligned gate
JPH01151268A (ja) * 1987-12-08 1989-06-14 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0244413A (ja) * 1988-08-05 1990-02-14 Nec Corp 定電流供給回路
US5208471A (en) * 1989-06-12 1993-05-04 Hitachi, Ltd. Semiconductor device and manufacturing method therefor
US5196357A (en) * 1991-11-18 1993-03-23 Vlsi Technology, Inc. Method of making extended polysilicon self-aligned gate overlapped lightly doped drain structure for submicron transistor
US5270256A (en) * 1991-11-27 1993-12-14 Intel Corporation Method of forming a guard wall to reduce delamination effects
US5696025A (en) * 1996-02-02 1997-12-09 Micron Technology, Inc. Method of forming guard ringed schottky diode
US6750091B1 (en) 1996-03-01 2004-06-15 Micron Technology Diode formation method
DE19616605C2 (de) * 1996-04-25 1998-03-26 Siemens Ag Schottkydiodenanordnung und Verfahren zur Herstellung
US5859450A (en) * 1997-09-30 1999-01-12 Intel Corporation Dark current reducing guard ring
DE59914804D1 (de) * 1998-05-26 2008-08-21 Infineon Technologies Ag Verfahren zur herstellung von schottky-dioden
DE10330838B4 (de) * 2003-07-08 2005-08-25 Infineon Technologies Ag Elektronisches Bauelement mit Schutzring
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US8435873B2 (en) 2006-06-08 2013-05-07 Texas Instruments Incorporated Unguarded Schottky barrier diodes with dielectric underetch at silicide interface
US8008575B2 (en) 2006-07-24 2011-08-30 Sunpower Corporation Solar cell with reduced base diffusion area
US8519478B2 (en) 2011-02-02 2013-08-27 International Business Machines Corporation Schottky barrier diode, a method of forming the diode and a design structure for the diode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676230A (en) * 1971-02-16 1972-07-11 Trw Inc Method for fabricating semiconductor junctions
US3907617A (en) * 1971-10-22 1975-09-23 Motorola Inc Manufacture of a high voltage Schottky barrier device
DE2734072A1 (de) * 1976-08-03 1978-02-09 Lignes Telegraph Telephon Verfahren zur herstellung von schottky-dioden mit gold-silicium- sperrschicht

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4932028B1 (de) * 1969-06-24 1974-08-27
US3764413A (en) * 1970-11-25 1973-10-09 Nippon Electric Co Method of producing insulated gate field effect transistors
JPS4859781A (de) * 1971-11-25 1973-08-22
US3820235A (en) * 1973-05-21 1974-06-28 Philco Ford Corp Guard ring structure for microwave schottky diode
US4209350A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming diffusions having narrow dimensions utilizing reactive ion etching
US4261095A (en) * 1978-12-11 1981-04-14 International Business Machines Corporation Self aligned schottky guard ring
US4358891A (en) * 1979-06-22 1982-11-16 Burroughs Corporation Method of forming a metal semiconductor field effect transistor
US4356040A (en) * 1980-05-02 1982-10-26 Texas Instruments Incorporated Semiconductor device having improved interlevel conductor insulation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676230A (en) * 1971-02-16 1972-07-11 Trw Inc Method for fabricating semiconductor junctions
US3907617A (en) * 1971-10-22 1975-09-23 Motorola Inc Manufacture of a high voltage Schottky barrier device
DE2734072A1 (de) * 1976-08-03 1978-02-09 Lignes Telegraph Telephon Verfahren zur herstellung von schottky-dioden mit gold-silicium- sperrschicht

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0065133A2 (de) * 1981-05-13 1982-11-24 International Business Machines Corporation Schottky-Sperrschichtdiode mit Schutzring und Verfahren zu ihrer Herstellung
EP0065133A3 (en) * 1981-05-13 1984-12-27 International Business Machines Corporation Schottky barrier diode with a guard ring and method of making same
EP0438700A1 (de) * 1990-01-25 1991-07-31 Asea Brown Boveri Ag Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
WO1999062124A1 (de) * 1998-05-26 1999-12-02 Siemens Aktiengesellschaft Verfahren zur herstellung von schottky-dioden
US6551911B1 (en) 1998-05-26 2003-04-22 Infineon Technologies Ag Method for producing Schottky diodes and Schottky diodes

Also Published As

Publication number Publication date
DE3202608C2 (de) 1988-12-29
US4414737A (en) 1983-11-15

Similar Documents

Publication Publication Date Title
DE3202608A1 (de) Verfahren zur herstellung einer schottky-sperrschichtdiode und danach hergestellte sperrschichtdiode
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE68919549T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE3245064C2 (de)
DE2916364C2 (de)
DE2151107A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE3419080A1 (de) Verfahren zum herstellen eines feldeffekttransistors
DE2923995A1 (de) Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE69530648T2 (de) Bipolartranistor mit einem sehr niedrigen Basisschichtwiderstand und Verfahren zur Herstellung
DE3437512A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
EP0038994A2 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19921110A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE3239819A1 (de) Verfahren zum festlegen eines baulichen, im groessenbereich unterhalb eines micrometers liegenden merkmals bei halbleiterbauelementen
DE2541651C2 (de) Verfahren zur Herstellung einer Ladungsübertragungsanordnung
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee