KR970018179A - 반도체막의 식각방법 - Google Patents

반도체막의 식각방법 Download PDF

Info

Publication number
KR970018179A
KR970018179A KR1019950029832A KR19950029832A KR970018179A KR 970018179 A KR970018179 A KR 970018179A KR 1019950029832 A KR1019950029832 A KR 1019950029832A KR 19950029832 A KR19950029832 A KR 19950029832A KR 970018179 A KR970018179 A KR 970018179A
Authority
KR
South Korea
Prior art keywords
semiconductor film
gas
etching method
etching
type
Prior art date
Application number
KR1019950029832A
Other languages
English (en)
Other versions
KR0168201B1 (ko
Inventor
정상섭
민경진
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950029832A priority Critical patent/KR0168201B1/ko
Publication of KR970018179A publication Critical patent/KR970018179A/ko
Application granted granted Critical
Publication of KR0168201B1 publication Critical patent/KR0168201B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체막의 식각방법에 대해 기재되어 있다. 이는, CxFy계의 가스를 이용한 반도체막의 식각방법에 있어서, 상기 CxFy계의 가스에 산소를 첨가하여 산화막과 다결정실리콘층에 대하여 유사한 식각율을 얻을 수 있도록 한 것을 특징으로 한다. 따라서 본 발명에 의하면 산소가스를 에천트에 첨가하는 방법을 사용하여 산화막과 다결정실리콘에 대하여 유사한 식각율을 나타내는 결과를 얻을 수 있었다.

Description

반도체막의 식각방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (2)

  1. CxFy계의 가스를 이용한 반도체막의 식각방법에 있어서, 상기 CxFy계의 가스에 산소를 첨가하여 산화막과 다결정실리콘층에 대하여 유사한 식각율을 얻을 수 있도록 한 것을 특징으로 하는 반도체막의 식각방법.
  2. 제1항에 있어서, 상기 산소의 첨가비율을 높일 수록 산화막과 다결정실리콘층의 식각에 대한 선택비가 보다 더 유사해지는 것을 특징으로 하는 반도체막의 식각방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950029832A 1995-09-13 1995-09-13 반도체막의 식각방법 KR0168201B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950029832A KR0168201B1 (ko) 1995-09-13 1995-09-13 반도체막의 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950029832A KR0168201B1 (ko) 1995-09-13 1995-09-13 반도체막의 식각방법

Publications (2)

Publication Number Publication Date
KR970018179A true KR970018179A (ko) 1997-04-30
KR0168201B1 KR0168201B1 (ko) 1999-02-01

Family

ID=19426654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029832A KR0168201B1 (ko) 1995-09-13 1995-09-13 반도체막의 식각방법

Country Status (1)

Country Link
KR (1) KR0168201B1 (ko)

Also Published As

Publication number Publication date
KR0168201B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR920003437A (ko) 반도체 장치의 제조방법
KR920005271A (ko) 반도체장치의 제조방법
KR980005778A (ko) 백금막의 식가방법 및 이를 이용한 백금-폴리실리콘 게이트 형성방법
KR970018179A (ko) 반도체막의 식각방법
KR970008397A (ko) 식각용액 및 이를 이용한 반도체 장치의 식각방법
KR970023814A (ko) 반도체 건식에칭방법
KR970023780A (ko) 반도체장치의 폴리실리콘막의 식각방법
KR970077220A (ko) 반도체장치의 게이트 패턴 형성방법
KR930001335A (ko) 반도체 장치의 다결정 실리콘층 식각방법
KR940022186A (ko) 반사방지층과 폴리사이드막의 비등방성 식각 방법
KR960030413A (ko) 반도체장치의 트렌치 형성방법
KR920015483A (ko) 절연막의 제조방법
KR970018232A (ko) 반도체소자의 텅스텐막 형성방법
KR920020599A (ko) 반도체 장치의 소자 격리 방법
KR960001882A (ko) 산화막 식각방법
KR970052419A (ko) 반도체 소자의 패드 형성 방법
KR970052727A (ko) 인 슈트(In-Situ)공정에 의한 폴리실리콘막/산화막/폴리실리콘막의 다층박막 식각 방법
KR970052610A (ko) 반도체 박막의 식각 방법
KR970051889A (ko) 반도체 소자의 자기 정렬 마스크 형성방법
KR970052907A (ko) 반도체 소자의 산화막 제조방법
KR980005572A (ko) 반도체 소자의 금속층 패턴 형성방법
KR960002735A (ko) 반도체 장치의 소자 분리방법
KR940001268A (ko) 반도체 소자의 자기정렬 콘택형성방법
KR920015448A (ko) 반도체장치의 평탄화방법
KR960030367A (ko) 반도체 장치의 소자분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee