KR930001335A - 반도체 장치의 다결정 실리콘층 식각방법 - Google Patents
반도체 장치의 다결정 실리콘층 식각방법 Download PDFInfo
- Publication number
- KR930001335A KR930001335A KR1019910010685A KR910010685A KR930001335A KR 930001335 A KR930001335 A KR 930001335A KR 1019910010685 A KR1019910010685 A KR 1019910010685A KR 910010685 A KR910010685 A KR 910010685A KR 930001335 A KR930001335 A KR 930001335A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- polycrystalline silicon
- oxide film
- silicon layer
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000005530 etching Methods 0.000 title claims 9
- 238000000034 method Methods 0.000 title claims 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims 7
- 229920005591 polysilicon Polymers 0.000 claims 3
- 238000001020 plasma etching Methods 0.000 claims 2
- 238000004140 cleaning Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 238000004382 potting Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 230000000007 visual effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(a)∼(b)도는 이 발명에 따른 반도체 장치의 제조공정도이다.
Claims (5)
- 반도체 기판 상부에 급격한 경사면을 가지며 침적되고 세정 및 포트공정중 표면에 자연산화막이 형성된 다결정 실리콘층의 식각방법에 있어서, 상기 포토공정에 의해 포토레지스트를 식각마스크로 이용하여 상기 자연산화막의 노출된 부분을 산화막의 낮은 시각선택비로 등방성 식각한 후 다결정 실리콘층을 산화막의 높은 식각선택비로 이방성 식각하는 반도체 장치의 다결정실리콘층 식각방법.
- 제1항에 있어서, 상기 산화막의 낮은 식각선택비로 등방성 식각은 플라즈마식각인 반도체 장치의 다결정실리콘층 식각방법.
- 제2항에 있어서, 상기 플라즈마식각은 CF4또는 SF가스를 이용하는 반도체 장치의 다결정실리콘층 식각방법.
- 제1항에 있어서, 상기 산화막의 낮은 식각선택비는 산화막과 다결정 실리콘층이 1:1인 반도체 장치의 다결정실리콘층 식각방법.
- 제1항에 있어서, 상기 자연산화막을 200∼400%정도 과도 식각하는 반도체장치의 다결정실리콘층 식각방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910010685A KR940004018B1 (ko) | 1991-06-26 | 1991-06-26 | 반도체 장치의 다결정 실리콘층 식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910010685A KR940004018B1 (ko) | 1991-06-26 | 1991-06-26 | 반도체 장치의 다결정 실리콘층 식각방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930001335A true KR930001335A (ko) | 1993-01-16 |
| KR940004018B1 KR940004018B1 (ko) | 1994-05-10 |
Family
ID=19316337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910010685A KR940004018B1 (ko) | 1991-06-26 | 1991-06-26 | 반도체 장치의 다결정 실리콘층 식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940004018B1 (ko) |
-
1991
- 1991-06-26 KR KR1019910010685A patent/KR940004018B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940004018B1 (ko) | 1994-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970700936A (ko) | 두께가 매우 균일한 절연 기판상의 실리콘(SOI) 재료 형성 방법(Method of forming a silicon-on-insulator(SOI) material having a high degree of thickness uniformity) | |
| KR930001335A (ko) | 반도체 장치의 다결정 실리콘층 식각방법 | |
| KR930005118A (ko) | 반도체 장치의 제조방법 | |
| KR970023814A (ko) | 반도체 건식에칭방법 | |
| KR930015043A (ko) | 센싱 특성을 갖는 커패시터 제조방법 | |
| KR940022186A (ko) | 반사방지층과 폴리사이드막의 비등방성 식각 방법 | |
| KR970003656A (ko) | 반도체 소자의 필드 산화막의 형성방법 | |
| KR970018179A (ko) | 반도체막의 식각방법 | |
| KR940001268A (ko) | 반도체 소자의 자기정렬 콘택형성방법 | |
| KR960026122A (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| KR930001011A (ko) | 반도체 장치의 사진식각 처리방법 | |
| KR970023731A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR960026400A (ko) | 반도체소자의 다결정실리콘 배선 제조방법 | |
| KR980005550A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR970018183A (ko) | 등방성(lsotropic) 식각가스를 이용한 자연산화막 제거방법(Method for Removing Native Oxide Film with lsotropic Etching Gas) | |
| KR960030327A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970077242A (ko) | 반도체 소자의 실리콘 질화막 식각 방법 | |
| KR950021096A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970077456A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR980005572A (ko) | 반도체 소자의 금속층 패턴 형성방법 | |
| KR940016508A (ko) | 경사면을 갖는 반도체 소자의 콘택 제조 방법 | |
| KR970004026A (ko) | 반도체 소자 제조시 폴리실리콘 스트링거의 제거방법 | |
| KR970052419A (ko) | 반도체 소자의 패드 형성 방법 | |
| KR940002960A (ko) | 식각 지연 방법 | |
| KR970052897A (ko) | 반도체 소자의 필드 산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060502 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |