KR970052897A - 반도체 소자의 필드 산화막 형성방법 - Google Patents

반도체 소자의 필드 산화막 형성방법 Download PDF

Info

Publication number
KR970052897A
KR970052897A KR1019950046310A KR19950046310A KR970052897A KR 970052897 A KR970052897 A KR 970052897A KR 1019950046310 A KR1019950046310 A KR 1019950046310A KR 19950046310 A KR19950046310 A KR 19950046310A KR 970052897 A KR970052897 A KR 970052897A
Authority
KR
South Korea
Prior art keywords
oxide film
gas
trench
forming
nitride
Prior art date
Application number
KR1019950046310A
Other languages
English (en)
Other versions
KR0168148B1 (ko
Inventor
배영헌
남기원
황창연
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950046310A priority Critical patent/KR0168148B1/ko
Publication of KR970052897A publication Critical patent/KR970052897A/ko
Application granted granted Critical
Publication of KR0168148B1 publication Critical patent/KR0168148B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자의 필드 산화막 형성방법이 개시된다.
본 발명은 산화저지층으로서의 질화막을 패턴닝할 때 SF6가스와 He 가스를 식각가스한 과도식각공정을 통해 실리콘 기판이 식각되게 하여 트랜치를 형성하고(이때, 트랜치의 가장자리부분의 실리콘 기판은 실리콘 기판과 질화막 계면에서 동방성식각의 양상으로인하여 중앙부분의 실리콘 기판보다 더 많이 식각됨), 트랜치 내측벽에 질화막 스페이서를 형성하고, 패턴닝된 질화막과 질화막 스페이서를 산화저지층으로 한 열산화공정에 의해 필드 산화막이 형성된다.
따라서, 본 발명은 SF6가스와 He가스를 식각가스한 과도식각공정을 통해 질화막을 패턴닝 함과 동시에 실리콘 기판에 트랜치가 형성되게 하므로 토폴러지가 낮고 체적비가 증가된 필드 산화막을 형성할 수 있고, 또한 트랜치 내측벽에 질화막 스페이서를 형성하여 이를 산화저지층으로 사용하므로 필드 산화막의 버즈 비크 발생을 최소화할 수 있다.

Description

반도체 소자의 필드 산화막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a 내지 1f도는 본 발명에 의한 반도체 소자의 필드 산화막 형성방법을 설명하기 위해 도시한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2: 패드 산화막
3 : 제1질화막 4 :포토레지스트 패턴
5 : 트랜치 6 : 제2질화막
6A : 질화막 스페이서 7 : 필드 산화막

Claims (5)

  1. 반도체 소자의 필드 산화막 형성방법에 있어서, 실리콘 기판상에 패드 산화막 및 질화막이 순차적으로 형성되고, 상기 질화막상에 필드 영역이 개방된 포토레지스트 패턴이 형성되는 단계; 상기 포토레지스트 패턴을 식각 마스크로 한 과도식각공정을 실시하여 상기 질화막 및 상기 패드 산화막의 노출된 부분이 식각되고, 계속해서 실리콘 기판이 식각되게하여 트랜치가 형성되는 단계; 상기 포토레지스트 패턴을 제거한 후, 상기 트랜치 내측벽에 질화막 스페이서가 형성되는 단계; 상기 패턴닝된 질화막과 상기 질화막 스페이서를 산화저지층으로한 열산화공정을 실시한 후 상기 질화막을 제거하고, 희생산화막 성장 및 제거공정으로 필드 산화막이 형성되는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  2. 제1항에 있어서, 상기 과도식각공정은 SF6가스와 He가스를 사용하여 실시되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  3. 제2항에 있어서, 상기 SF6가스와 He 가스의 조성비는 10 :1~1: 10인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  4. 제1항에 있어서, 상기 트랜치는 실리콘 기판이 500 내지 5000Å의 깊이로 식각되어 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  5. 제1항에 있어서, 상기 과도식각공정은 SF6가스를 사용하여 실시되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950046310A 1995-12-04 1995-12-04 반도체 소자의 필드 산화막 형성방법 KR0168148B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046310A KR0168148B1 (ko) 1995-12-04 1995-12-04 반도체 소자의 필드 산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046310A KR0168148B1 (ko) 1995-12-04 1995-12-04 반도체 소자의 필드 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR970052897A true KR970052897A (ko) 1997-07-29
KR0168148B1 KR0168148B1 (ko) 1999-02-01

Family

ID=19437534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046310A KR0168148B1 (ko) 1995-12-04 1995-12-04 반도체 소자의 필드 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR0168148B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012342B1 (ko) * 2003-04-30 2011-02-09 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012342B1 (ko) * 2003-04-30 2011-02-09 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법

Also Published As

Publication number Publication date
KR0168148B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR950015715A (ko) 반도체 장치의 소자 분리막 형성방법
KR930018654A (ko) 반도체 소자의 콘택홀 형성방법
KR960012359A (ko) 실리콘 질화물의 에칭 방법
KR970052897A (ko) 반도체 소자의 필드 산화막 형성방법
KR100249167B1 (ko) 격리막 형성 방법
KR960002714A (ko) 반도체소자의 소자분리절연막 형성방법
KR960009105A (ko) 반도체소자의 소자분리 방법
KR890004415A (ko) 반도체장치의 소자 분리방법
KR970053388A (ko) 반도체 장치의 쉘로우 트랜치 아이솔레이션 형성 방법
KR960026727A (ko) 고주파 반도체 장치의 제조방법
KR960005936A (ko) 반도체 소자의 필드산화막 형성방법
KR970053396A (ko) 고집적 반도체 소자의 소자분리 산화막 제조방법
KR960009167A (ko) 반도체 제조의 웰 형성방법
KR960026610A (ko) 반도체 소자의 필드산화막 형성방법
KR950025954A (ko) 반도체장치의 소자분리방법
KR970018141A (ko) 실리콘 기판의 트랜치(Trench) 에칭 방법
KR20000028124A (ko) 반도체 소자의 트렌치 소자 분리 방법
KR970023988A (ko) 반도체장치의 소자격리방법(An isolation method of semiconductor device)
KR960032672A (ko) 반도체 장치의 소자분리방법
KR970052189A (ko) 반도체 소자의 필드 산화막 형성방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR970053443A (ko) 소자격리영역의 형성방법
KR970004026A (ko) 반도체 소자 제조시 폴리실리콘 스트링거의 제거방법
KR950021096A (ko) 반도체 소자의 콘택홀 형성방법
KR960002738A (ko) 반도체 소자의 필드 산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080929

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee