KR970052189A - 반도체 소자의 필드 산화막 형성방법 - Google Patents
반도체 소자의 필드 산화막 형성방법 Download PDFInfo
- Publication number
- KR970052189A KR970052189A KR1019950046324A KR19950046324A KR970052189A KR 970052189 A KR970052189 A KR 970052189A KR 1019950046324 A KR1019950046324 A KR 1019950046324A KR 19950046324 A KR19950046324 A KR 19950046324A KR 970052189 A KR970052189 A KR 970052189A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- field
- spacer
- film
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 title 1
- 125000006850 spacer group Chemical group 0.000 claims abstract 10
- 150000004767 nitrides Chemical class 0.000 claims abstract 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract 5
- 239000010703 silicon Substances 0.000 claims abstract 5
- 239000000758 substrate Substances 0.000 claims abstract 5
- 230000003647 oxidation Effects 0.000 claims abstract 2
- 238000007254 oxidation reaction Methods 0.000 claims abstract 2
- 238000005468 ion implantation Methods 0.000 claims 1
- 210000003323 beak Anatomy 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 소자의 필드 산화막 형성방법이 개시된다.
본 발명은 패드 산화막과 질화막을 패턴닝하여 필드 영역을 확정하고, 패턴닝된 패드 산화막과 질화막의 식각측벽에 산화막 스페이서와 질화막 스페이서(이중 스페이서)를 형성하여 버즈 비크의 발생을 억제하고, 필드 산화막이 형성될 부분을 산화막으로 덮은 다음 필드 산화공정을 실시하므로 필드 산화막이 실리콘 기판내부로 성장되게 하여 필드 산화막의 체적비를 증대시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A 내지 2H도는 본 발명의 실시예에 의한 반도체 소자의 필드 산화막 형성방법을 설명하기 위한 도시한 소자의 단면도.
Claims (3)
- 반도체 소자의 필드 산화막 형성방법에 있어서, 필드 영역이 개방되도록 패턴닝된 패드 산화막과 질화막이 실리콘 기판상에 형성되는 단계; 상기 패턴닝된 패드 산화막 및 질화막의 식각측벽에서 이중 스페이서막을 형성한 후, 채널스톱이온주입공정에 의해 상기 필드 영역의 실리콘 기판에 채널스톱영역이 형성되는 단계; 상기 이중 스페이서막을 포함한 상기 실리콘 기판상에 산화막이 형성되는 단계; 및 필드 산화공정을 실시한 후, 상기 산화막 및 이중 스페이서막을 제거하고, 희생 산화막 성장 및 제거공정으로 상기 필드 영역의 실리콘기판에 필드 산화막이 완성되는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
- 제1항에 있어서, 상기 이중 스페이서막은 산화막 스페이서와 질화막 스페이서로 구성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
- 제2항에 있어서, 상기 질화막 스페이서는 상기 산화막 스페이서상에 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950046324A KR100335776B1 (ko) | 1995-12-04 | 1995-12-04 | 반도체소자의필드산화막형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950046324A KR100335776B1 (ko) | 1995-12-04 | 1995-12-04 | 반도체소자의필드산화막형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970052189A true KR970052189A (ko) | 1997-07-29 |
KR100335776B1 KR100335776B1 (ko) | 2002-09-04 |
Family
ID=37479814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950046324A KR100335776B1 (ko) | 1995-12-04 | 1995-12-04 | 반도체소자의필드산화막형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100335776B1 (ko) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63151047A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electric Ind Co Ltd | Mos型半導体装置の製造方法 |
-
1995
- 1995-12-04 KR KR1019950046324A patent/KR100335776B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100335776B1 (ko) | 2002-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970030640A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
KR950015715A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
KR970052189A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
KR980006032A (ko) | 반도체 소자의 격리영역 형성방법 | |
KR950027954A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970053400A (ko) | 반도체 소자 격리형성 방법 | |
KR970003803A (ko) | 소자분리막 제조방법 | |
KR950021389A (ko) | 반도체 소자의 필드산화막 형성 방법 | |
KR920013600A (ko) | 반도체 장치의 플래이너 격리영역 형성방법 | |
KR960043110A (ko) | 반도체 장치의 소자분리막 형성방법 | |
KR950021365A (ko) | 반도체 장치의 소자분리막 제조방법 | |
KR960026567A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
KR970008479A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
KR960026610A (ko) | 반도체 소자의 필드산화막 형성방법 | |
KR920010917A (ko) | 트랜치를 이용한 스택커패시터의 제조방법 | |
KR960002735A (ko) | 반도체 장치의 소자 분리방법 | |
KR960026729A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR960035957A (ko) | 반도체장치의 소자분리 방법 | |
KR970052897A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
KR950021362A (ko) | 반도체 소자 격리방법 | |
KR960002738A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
KR920003468A (ko) | 2층의 다결정 실리콘막을 이용한 모스 제조방법 | |
KR920010752A (ko) | 반도체 소자의 격리막 형성방법 | |
KR960030311A (ko) | 반도체소자의 제조방법 | |
KR960002640A (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100325 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |