JP6328703B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6328703B2
JP6328703B2 JP2016159075A JP2016159075A JP6328703B2 JP 6328703 B2 JP6328703 B2 JP 6328703B2 JP 2016159075 A JP2016159075 A JP 2016159075A JP 2016159075 A JP2016159075 A JP 2016159075A JP 6328703 B2 JP6328703 B2 JP 6328703B2
Authority
JP
Japan
Prior art keywords
silicon
manufacturing
layer
semiconductor device
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016159075A
Other languages
English (en)
Other versions
JP2016197755A (ja
Inventor
栄一 西村
栄一 西村
義 小嗣
義 小嗣
扶美子 山下
扶美子 山下
足立 憲治
憲治 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016159075A priority Critical patent/JP6328703B2/ja
Publication of JP2016197755A publication Critical patent/JP2016197755A/ja
Application granted granted Critical
Publication of JP6328703B2 publication Critical patent/JP6328703B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法に関する。
従来から、半導体装置等の製造工程においては、半導体ウエハ等の基板にプラズマエッチング等のエッチング処理を施して、微細な回路パターン等を形成することが行われている。また、このようなエッチング処理工程では、フォトレジストを用いたフォトリソグラフィー工程によって、マスクを形成することが行われている。
フォトリソグラフィー工程では、形成するパターンの微細化に対応するため、種々の技術が開発されている。その一つとして、所謂ダブルパターニングがある。このダブルパターニングは、第1パターン形成する第1パターニング工程と、この第1パターニング工程の後に第2パターン形成する第2パターニング工程の2段階のパターニングを行うことによって、1回のパターニングでマスクを形成する場合より微細な間隔のマスクを形成する(例えば、特許文献1参照。)。
このようなダブルパターニング技術では、アモルファスシリコン等のシリコン含有層を所定のパターン(例えば、ラインアンドスペースパターン)にパターニングした後、このシリコン含有層のパターンの側壁部分に酸化シリコン層又は窒化シリコン層等の膜を形成し、この後、これらに囲まれたシリコン含有層のパターンをエッチングにより除去してシリコンのパターンの側壁部分に形成した酸化シリコン層又は窒化シリコン膜層を残す技術(所謂サイドウォールトランスファー技術)が知られている。このようなダブルパターニング技術では、従来、例えばHBr又はCl等のガス系を用いたプラズマエッチングにより酸化シリコン層又は窒化シリコン層等に囲まれたシリコン含有層の除去を行っている。
特開2008−103718号公報
上記した酸化シリコン層又は窒化シリコン層等に囲まれたシリコン含有層の除去をHBr又はCl等のガス系を用いたプラズマエッチングにより行うダブルパターニング技術では、次のような課題があった。すなわち、高い選択比のプラズマエッチング条件でシリコンの除去を行うと、酸化シリコン層又は窒化シリコン層の間にシリコン含有層の残渣が残り、シリコン含有層を完全に除去することができない。一方、低い選択比のプラズマエッチング条件でシリコン含有層の除去を行うと、シリコン含有層は完全に除去できるが、シリコン含有層の下層膜の酸化シリコン層又は窒化シリコン層がエッチングされてしまい下層膜のロスが生じてしまう。
本発明は、上記の従来の事情に対処してなされたもので、酸化シリコン層又は窒化シリコン層が側壁部に形成されたシリコン含有層の除去を、残渣が生じることなく、かつ、下層膜のロスを生じさせずに行うことができ、良質な半導体装置を製造することのできる半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法の一態様は、マスクを用いて基板上の酸化シリコン層のすぐ上にパターニングされたシリコン含有層を形成するシリコン含有層形成工程と、前記基板上に形成され、前記パターニングされたシリコン含有層の側壁部を窒化シリコン層又は酸化シリコン層で覆うように窒化シリコン層又は酸化シリコン層を形成する成膜工程と、前記窒化シリコン層又は前記酸化シリコン層が前記パターニングされたシリコン含有層の側壁部に残り、前記パターニングされたシリコン含有層の上面が露出した状態となるように、前記窒化シリコン層又は前記酸化シリコン層を選択的に除去する選択的除去工程と、前記選択的除去工程の後に、前記パターニングされたシリコン含有層の側壁部に残った前記窒化シリコン層又は前記酸化シリコン層によって挟まれた前記パターニングされたシリコン含有層を選択的に除去し、前記側壁部に形成された前記窒化シリコン層又は前記酸化シリコン層を残して、前記パターニングされたシリコン含有層より狭い前記窒化シリコン層又は前記酸化シリコン層のパターンを形成するプラズマエッチング工程とを具備した半導体装置の製造方法であって、前記プラズマエッチング工程では、SFガスを含むエッチングガスを用いることを特徴とする。
本発明によれば、酸化シリコン層又は窒化シリコン層が側壁部に形成されたシリコン含有層の除去を、残渣が生じることなく、かつ、下層膜のロスを生じさせずに行うことができ、良質な半導体装置を製造することかできる。
本発明の一実施形態に係る半導体装置の製造方法を説明するための図。 本発明の実施形態に用いるプラズマエッチング装置の構成例を示す図。 本発明の実施形態に用いるプラズマエッチング装置の他の構成例を示す図。 比較例のエッチング状態を模式的に示す図。
以下、図面を参照して本発明の実施の形態について説明する。
図1は、本発明の実施形態に係る基板としての半導体ウエハWの一部を拡大して模式的に示し、本実施形態の工程を示すものである。図1(a)に示すように、下層膜としての酸化シリコン層101の上には、所定形状(本実施形態ではラインアンドスペース)にパターニングされたシリコン含有層として、アモルファスシリコン層102が形成されている。
なお、アモルファスシリコン層102のパターニングは、露光、現像工程によって、所定のパターンにパターニングされたフォトレジストからなるマスク等を用いたエッチング工程等によって行う。
アモルファスシリコン層102の上には、例えばALD(Atomic Layer Deposition)等によって形成された酸化シリコン層(常温酸化膜)103が形成されている。アモルファスシリコン層102の幅は、例えば10〜50nm程度であり、酸化シリコン層103の厚さは、例えば10〜20nm程度である。
図1(a)に示す状態から、まず、表層に形成されている酸化シリコン層103をエッチバックして、酸化シリコン層101及びアモルファスシリコン層102の上部に形成された酸化シリコン層103を除去し、図1(b)に示す状態とする。この状態では、ライン状にパターニングされたアモルファスシリコン層102の側壁部に酸化シリコン層103が残り、アモルファスシリコン層102の上面は、露出した状態となっている。
次に、図1(b)に示す状態から、側壁部を酸化シリコン層103によって囲まれたアモルファスシリコン層102を選択的にエッチングして除去し、図1(c)に示す状態とする。この状態では、アモルファスシリコン層102の側壁部に形成されていた酸化シリコン層103が残り、中央部にあったアモルファスシリコン層102が除去されている。これによって、初期に形成されていたアモルファスシリコン層102のピッチより狭いピッチの酸化シリコン層103のパターンが形成される。
上記のアモルファスシリコン層102のエッチングを、SFガスを含むエッチングガス、すなわち、SFガスの単ガス又はSFガスと希ガスの混合ガスのいずれかのエッチングガスを用いて行う。希ガスとしては、ヘリウムガス又はアルゴンガス等を使用することができる。
なお、上記の説明において、酸化シリコン層101及び酸化シリコン層103は、窒化シリコン層としてもよい。また、アモルファスシリコン層102は、ポリシリコン層等としてもよい。
次に、上記のアモルファスシリコン層102のエッチングを行うプラズマエッチング装置の構成例について説明する。
図2は、所謂誘導結合型(ICP(Inductively Coupled Plasma)型)のプラズマエッチング装置201の構成を示すものである。同図に示すように、プラズマエッチング装置201は、処理チャンバー210を具備している。処理チャンバー210は、表面を陽極酸化処理されたアルミニウム等から略円筒状に構成されている。処理チャンバー210の内側の底部には、半導体ウエハW等の被処理基板を載置するための載置台215が配設されている。載置台215の基板載置面には、被処理基板を吸着するための図示しない静電チャック等が設けられている。
処理チャンバー210の天井部には、載置台215と対向するように、石英又はセラミックス等の誘電体(絶縁体)材料からなる誘電体窓213が設けられている。誘電体窓213は、円板状に形成されており、処理チャンバー210の天井部に形成された円形の開口を気密に閉塞するように配設されている。
プラズマエッチング装置201には、処理チャンバー210内にエッチングガスを供給するためのガス供給部220が設けられている。処理チャンバー210の側壁部にはガス導入口221が形成されており、ガス導入口221には、ガス供給配管223を介してガス供給源222が接続されている。ガス供給配管223の途中には、エッチングガスの流量を制御するためのマスフローコントローラ224及び開閉バルブ226が介挿されている。ガス供給源222からのエッチングガスは、マスフローコントローラ224により所定の流量に制御されて、ガス導入口221から処理チャンバー210内に供給される。
処理チャンバー210の底部には、処理チャンバー210内を排気するための排気部230が排気管232を介して接続されている。排気部230は例えば真空ポンプ等によって構成され、処理チャンバー210内を所定の圧力まで減圧し得るようになっている。処理チャンバー210の側壁部には、ウエハ搬出入口212が形成されており、このウエハ搬出入口212には、開閉自在とされたゲートバルブ211が設けられている。
処理チャンバー210の天井部の外側には、誘電体窓213の外側面(上側面)に対向するように平面状の高周波アンテナ240が配置されており、この高周波アンテナ240を覆うように略筒状(本実施形態では円筒状)のシールド部材260が設けられている。高周波アンテナ240は、例えば銅、アルミニウム、ステンレスなどの導体で構成された渦巻きコイル状のアンテナ素子242を、複数の挟持体244で挟持して構成されている。アンテナ素子242には、高周波電源250が接続されている。高周波電源250からは、所定周波数、例えば、13.56MHz、27.12MHz、60MHz等の高周波電力が出力される。
プラズマエッチング装置201は、制御部270を具備しており、この制御部270によってプラズマエッチング装置201の各部が制御されるようになっている。また、制御部270には、オペレータがプラズマエッチング装置201を管理するためにコマンドの入力操作等を行うキーボードや、プラズマエッチング装置201の稼働状況を可視化して表示するディスプレイ等からなる操作部271が接続されている。
さらに、制御部270には、プラズマエッチング装置201で実行される各種処理を制御部270の制御にて実現するためのプログラムやプログラムを実行するために必要なレシピなどが記憶された記憶部272が接続されている。
制御部270は、操作部271からの指示等に基づいて所望のレシピを記憶部272から読み出して各部を制御することで、プラズマエッチング装置201での所望の処理を実行する。また、操作部271からの操作によりレシピを編集できるようになっている。
上記構成のプラズマエッチング装置201によって、半導体ウエハWのプラズマ処理を行う場合、ゲートバルブ211を開き、ウエハ搬出入口212から処理チャンバー210内に半導体ウエハWを搬入し、載置台215に載置して静電チャックにより吸着する。
次いで、ゲートバルブ211を閉じ、排気部230の図示しない真空ポンプ等によって、処理チャンバー210内を所定の真空度となるまで真空引する。
その後、ガス供給部220によって、所定流量のSFガスを含むエッチングガス、すなわち、SFガスの単ガス又はSFガスと希ガスの混合ガスのいずれかのエッチングガスを、処理チャンバー210内に供給する。そして、処理チャンバー210内の圧力が、所定の圧力に維持された後、高周波電源250から、高周波アンテナ240に所定の周波数の高周波電力が印加される。これにより、処理チャンバー210内には、処理ガスのICPプラズマが発生する。
このICPプラズマが、載置台215上に載置された半導体ウエハWに作用することによって、半導体ウエハWのプラズマエッチングが行われる。この時、必要に応じて、載置台215には、イオン引き込み用(バイアス用)の高周波電力が印加される。そして、所定のプラズマエッチング処理が終了すると、高周波電力の印加及び処理ガスの供給が停止され、上記した手順とは逆の手順で、半導体ウエハWが処理チャンバー210内から搬出される。
実施例1として、図2に示すようなICP型のプラズマエッチング装置201を用いて、図1(b)に示した状態の半導体ウエハWのアモルファスシリコン層102のプラズマエッチングを行った。プラズマエッチング条件は、以下のとおりである。
エッチングガス:SFガス(単ガス)=300sccm
圧力:26.6Pa(200mTorr)
高周波電力:200W(バイアスは0W)
温度(側壁部/載置台):70℃/60℃
時間:8秒
上記のプラズマエッチング条件でアモルファスシリコン層102のプラズマエッチングを行った実施例1では、図1(c)に示すように、残渣が生じることなく、かつ、下層膜である酸化シリコン層101のロスを生じさせずに(高選択比で)アモルファスシリコン層102を除去することができた。この場合、
アモルファスシリコンのエッチングレート=892.9nm/min
アモルファスシリコンと酸化シリコンとの選択比=97.1
であった。また、酸化シリコンの代わりに窒化シリコンを用いた場合は、
アモルファスシリコンと窒化シリコンとの選択比=62.0
であった。
また、載置台温度を−10℃とし、他のエッチング条件を、実施例1と同一とした場合については、
アモルファスシリコンのエッチングレート=646.1nm/min
アモルファスシリコンと酸化シリコンとの選択比=99.4
であった。また、酸化シリコンの代わりに窒化シリコンを用いた場合は、
アモルファスシリコンと窒化シリコンとの選択比=71.0
であった。
上記のように、載置台温度を下げると、選択比が向上する傾向にあり、特に窒化シリコンとの選択比は顕著に向上した。したがって、載置台温度は、60℃以下とすることが好ましく、0℃以下程度とすることがさらに好ましい。
また、高周波電力を200W未満に低下させ、150W及び100Wとし、他のエッチング条件は実施例1と同一とした場合、アモルファスシリコンのエッチングレートが低下し、選択比も低下する傾向が見られた。したがって、高周波電力は、200W以上とすることが好ましい。
また、エッチングガス流量を300sccmから増加させ、400sccm、500sccmとし、他のエッチング条件について実施例1と同一とした場合について、エッチングレート及び選択比を測定した。この結果は、以下の通りとなった。
(エッチングガス流量が400sccmの場合)
アモルファスシリコンのエッチングレート=528.4nm/min
アモルファスシリコンと酸化シリコンとの選択比=115
アモルファスシリコンと窒化シリコンとの選択比=88.0
(エッチングガス流量が500sccmの場合)
アモルファスシリコンのエッチングレート=397.6nm/min
アモルファスシリコンと酸化シリコンとの選択比=113.6
アモルファスシリコンと窒化シリコンとの選択比=75.0
上記のとおり、アモルファスシリコンと酸化シリコンとの選択比及びアモルファスシリコンと窒化シリコンとの選択比は、エッチングガス流量400sccmの場合が最も高く、300sccmの場合も、500sccmの場合も、400sccmの場合より低くなった。したがって、エッチングガス流量は、300〜500sccm程度とすることが好ましく、略400sccm程度とすることがさらに好ましい。
次に、図3を参照して、本実施形態に使用することができる所謂容量結合型(CCP(Capacitively Coupled Plasma)型)のプラズマエッチング装置の構成について説明する。図3に示すようにプラズマエッチング装置310は、気密に構成され、基板としての半導体ウエハWを収容する処理チャンバー311を具備している。この処理チャンバー311は、円筒状とされ、例えば表面に陽極酸化被膜を形成されたアルミニウム等から構成されている。真空処理チャンバー311内には、被処理基板である半導体ウエハWを水平に支持する載置台312が設けられている。
載置台312は、その基材が導電性の金属、例えばアルミニウム等で構成されており、下部電極としての機能を有する。また、載置台312の上方には、載置台312に載置された半導体ウエハWの周囲を囲むように例えばシリコン又はSiC等から形成されたフォーカスリング326が設けられており、さらに、このフォーカスリング326の周囲を囲むように、石英等からなるシールドリング327が配設されている。載置台312の周囲には、載置台312を囲むように、例えば石英等からなる円筒状の側面保護部材325が配設されており、この側面保護部材325の上に、上記したシールドリング327が載置されている。
載置台312と処理チャンバー311の内壁との間には、側方排気路313が形成されており、この側方排気路313中には排気プレート314が配設されている。排気プレート314は、多数の貫通孔を有する板状部材であり、処理チャンバー311の内部を、上部と下部とに仕切る仕切り板として機能する。排気プレート314より上方の空間は、プラズマが生起される処理空間315となっている。また、排気プレート314より下方の空間は、排気室(マニホールド)316となっている。排気室316には、処理チャンバー311内を排気するための排気管317が接続されている。排気管317には、図示しない真空ポンプ及び自動圧力制御(APC)バルブ等からなる排気機構が接続されている。
載置台312には、第1の整合器319を介して第1の高周波電源318が接続され、また、第2の整合器321を介して第2の高周波電源320が接続されている。第1の高周波電源318は、プラズマ発生用のものであり、この第1の高周波電源318からは所定周波数(27MHz以上例えば100MHz)の高周波電力が載置台312に供給されるようになっている。また、第2の高周波電源320は、イオン引き込み用(バイアス用)のものであり、この第2の高周波電源320からは第1の高周波電源318より低い所定周波数(例えば2MHz)の高周波電力が載置台312に供給されるようになっている。
一方、載置台312の上方には、載置台312と平行に対向するように、上部電極としての機能を有するシャワーヘッド328が設けられており、シャワーヘッド328と載置台312は、一対の電極(上部電極と下部電極)として機能するようになっている。
載置台312の上面には、半導体ウエハWを静電吸着するための静電チャック323が設けられている。この静電チャック323は、絶縁体の間に電極322を介在させて構成されており、電極322には直流電源324が接続されている。そして電極322に直流電源324から直流電圧が印加されることにより、クーロン力等によって半導体ウエハWが吸着されるよう構成されている。
載置台312の内部には、図示しない冷媒流路が形成されており、この冷媒流路の中に適宜の冷媒、例えば冷却水等を循環させることによって、載置台312を所定の温度に制御可能となっている。また、載置台312等を貫通するように、半導体ウエハWの裏面側にヘリウムガス等の伝熱ガス(バックサイドガス)を供給するためのバックサイドガス供給機構(図示せず。)が設けられている。そして、上記の冷媒流路と、バックサイドガス供給機構により、載置台312の上面に静電チャック323によって吸着保持された半導体ウエハWを、所定の温度に制御できるようになっている。
上記したシャワーヘッド328は、処理チャンバー311の天井部分に設けられている。シャワーヘッド328は、上部電極板329と、この上部電極板329を着脱可能に支持するクーリングプレート330と、このクーリングプレート330を覆う蓋体331とを有する。上部電極板329は、厚み方向に貫通する多数のガス孔332を有する円板状部材からなる。クーリングプレート330の内部には、バッファ室333が設けられ、このバッファ室333にはエッチングガス導入管334が接続されている。エッチングガス導入管334には、図示しないエッチングガス供給源が接続されている。
上記構成のプラズマエッチング装置310は、制御部335によって、その動作が統括的に制御される。この制御部335には、CPUを備えプラズマエッチング装置の各部を制御するプロセスコントローラ336、キーボードやディスプレイ等からなる操作部337、記憶部338等から構成されている。
記憶部338には、プラズマエッチング装置310で実行される各種処理をプロセスコントローラ336の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、操作部337からの指示等にて任意のレシピを記憶部338から呼び出してプロセスコントローラ336に実行させることで、プロセスコントローラ336の制御下で、プラズマエッチング装置310での所望の処理が行われる。
具体的には、プロセスコントローラ336は、処理ガス導入管334からバッファ室333へ供給されたエッチングガスを処理空間315へ導入し、このエッチングガスを第1の高周波電源318から載置台312を介して印加されたプラズマ生成用高周波電力によって励起してプラズマを生成し、このプラズマを載置台312上の半導体ウエハWに作用させてプラズマエッチングを行う。この際、必要に応じて、第2の高周波電源320から載置台312を介して印加されたイオン引き込み用(バイアス用)の高周波電力によって、プラズマ中のイオンを、半導体ウエハWに向けて引き込む。
上記構成のプラズマエッチング装置310を用いて、図1(b)に示した状態の半導体ウエハWのアモルファスシリコン層102のプラズマエッチングを行うことができる。この際、前述したとおり、処理ガス導入管334から、SFガスを含むエッチングガス、すなわち、SFガスの単ガス又はSFガスと希ガスの混合ガスのいずれかのエッチングガスを処理空間315へ導入して行う。
実施例2として、図3に示すようなCCP型のプラズマエッチング装置310を用いて、図1(b)に示した状態の半導体ウエハWのアモルファスシリコン層102のプラズマエッチングを行った。プラズマエッチング条件は、以下のとおりである。
エッチングガス:SFガス(単ガス)=500sccm
圧力:13.3Pa(100mTorr)
高周波電力(第1/第2):600W(100MHz)/0
電極間距離:70mm
温度(上部/側壁部/下部):100℃/80℃/60℃
裏面側ヘリウム圧力:1330Pa(10Torr)
時間:30秒
上記のプラズマエッチング条件でアモルファスシリコン層102のプラズマエッチングを行った実施例2では、図1(c)に示すように、残渣が生じることなく、かつ、下層膜である酸化シリコン層101のロスを生じさせずに(高選択比で)アモルファスシリコン層102を除去することができた。
また、上記のプラズマエッチング条件のうち、高周波電力を100W及び1200Wとし、他のエッチング条件は実施例2と同一とした場合についても、実施例2の場合と同様に、高選択比でアモルファスシリコン層102を除去することができた。すなわち、CCP型のプラズマエッチング装置の場合、高周波電力は、少なくとも100W〜1200Wの範囲で使用することができる。
比較例1として、CCP型のプラズマエッチング装置を用い、以下のようなプラズマエッチング条件で図1(b)に示した状態の半導体ウエハWのアモルファスシリコン層102のプラズマエッチングを行った。
エッチングガス:Clガス(単ガス)=600sccm
圧力:13.3Pa(100mTorr)
高周波電力(第1/第2):1200W/0
電極間距離:70mm
温度(上部/側壁部/下部):100℃/80℃/60℃
裏面側ヘリウム圧力:1330Pa(10Torr)
時間:60秒
比較例1では、アモルファスシリコン層102を完全に除去することはできたが、選択比が低く、図4(a)に示すように、下層の酸化シリコン層101が削られてしまい、ロス110が生じてしまった。
比較例2として、CCP型のプラズマエッチング装置を用い、以下のようなプラズマエッチング条件で図1(b)に示した状態の半導体ウエハWのアモルファスシリコン層102のプラズマエッチングを行った。
エッチングガス:HBr/O=600/5sccm
圧力:3.325Pa(25mTorr)
高周波電力(第1/第2):200W/150W
電極間距離:70mm
温度(上部/側壁部/下部):100℃/80℃/40℃
裏面側ヘリウム圧力:1330Pa(10Torr)
時間:60秒
比較例2は、選択比の高いエッチング条件であるが、アモルファスシリコン層102を完全に除去することはできず、図4(b)に示すように、酸化シリコン層103と酸化シリコン層103との間に、残渣111が残ってしまった。
以上、本発明を、実施形態及び実施例に則して説明したが、本発明はこれらの実施形態及び実施例に限定されるものではなく、各種の変形が可能であることは勿論である。
101……酸化シリコン層(下地層)、102……アモルファスシリコン層、103……酸化シリコン層、110……ロス、111……残渣。

Claims (10)

  1. マスクを用いて基板上の酸化シリコン層のすぐ上にパターニングされたシリコン含有層を形成するシリコン含有層形成工程と、
    前記基板上に形成され、前記パターニングされたシリコン含有層の側壁部を窒化シリコン層又は酸化シリコン層で覆うように窒化シリコン層又は酸化シリコン層を形成する成膜工程と、
    前記窒化シリコン層又は前記酸化シリコン層が前記パターニングされたシリコン含有層の側壁部に残り、前記パターニングされたシリコン含有層の上面が露出した状態となるように、前記窒化シリコン層又は前記酸化シリコン層を選択的に除去する選択的除去工程と、
    前記選択的除去工程の後に、前記パターニングされたシリコン含有層の側壁部に残った前記窒化シリコン層又は前記酸化シリコン層によって挟まれた前記パターニングされたシリコン含有層を選択的に除去し、前記側壁部に形成された前記窒化シリコン層又は前記酸化シリコン層を残して、前記パターニングされたシリコン含有層より狭い前記窒化シリコン層又は前記酸化シリコン層のパターンを形成するプラズマエッチング工程と
    を具備した半導体装置の製造方法であって、
    前記プラズマエッチング工程では、SFガスを含むエッチングガスを用いることを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法であって、
    前記エッチングガスが、SFガスの単ガス又はSFガスと希ガスの混合ガスであることを特徴とする半導体装置の製造方法。
  3. 請求項2記載の半導体装置の製造方法であって、
    前記希ガスが、ヘリウム又はアルゴンであることを特徴とする半導体装置の製造方法。
  4. 請求項1〜3いずれか1項記載の半導体装置の製造方法であって、
    前記シリコン含有層が、アモルファスシリコン層又はポリシリコン層のいずれかであることを特徴とする半導体装置の製造方法。
  5. 請求項1〜4いずれか1項記載の半導体装置の製造方法であって、
    前記プラズマエッチング工程を、処理チャンバーの外側に誘導結合用のコイルが配置された誘導結合型プラズマエッチング装置によって行い、前記誘導結合用のコイルに200W以上の高周波電力を印加することを特徴とする半導体装置の製造方法。
  6. 請求項1〜5いずれか1項記載の半導体装置の製造方法であって、
    前記プラズマエッチング工程を、処理チャンバーの外側に誘導結合用のコイルが配置された誘導結合型プラズマエッチング装置によって行い、前記処理チャンバー内に、300sccm〜500sccmの流量で、前記エッチングガスを供給することを特徴とする半導体装置の製造方法。
  7. 請求項1〜6いずれか1項記載の半導体装置の製造方法であって、
    前記プラズマエッチング工程を、処理チャンバーの外側に誘導結合用のコイルが配置された誘導結合型プラズマエッチング装置によって行い、前記基板の温度を60℃以下に設定してプラズマエッチングを行うことを特徴とする半導体装置の製造方法。
  8. 請求項1〜4いずれか1項記載の半導体装置の製造方法であって、
    前記プラズマエッチング工程を、処理チャンバー内に、上部電極と、当該上部電極と対向し基板が載置される下部電極とが配設された容量結合型プラズマエッチング装置によって行い、前記対向電極間に100W〜1200Wのプラズマ生成用高周波電力を印加し、前記下部電極にバイアス用の高周波電力は印加しないことを特徴とする半導体装置の製造方法。
  9. 請求項1〜8いずれか1項記載の半導体装置の製造方法であって、
    前記パターニングされたシリコン含有層の膜厚は、10〜50nmであることを特徴とする半導体装置の製造方法。
  10. 請求項1〜9いずれか1項記載の半導体装置の製造方法であって、
    前記窒化シリコン層又は前記酸化シリコン層はALD(Atomic Layer Deposition)によって形成され、膜厚は10〜20nmであることを特徴とする半導体装置の製造方法。
JP2016159075A 2016-08-15 2016-08-15 半導体装置の製造方法 Active JP6328703B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016159075A JP6328703B2 (ja) 2016-08-15 2016-08-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016159075A JP6328703B2 (ja) 2016-08-15 2016-08-15 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011251397A Division JP2013110139A (ja) 2011-11-17 2011-11-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016197755A JP2016197755A (ja) 2016-11-24
JP6328703B2 true JP6328703B2 (ja) 2018-05-23

Family

ID=57358580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016159075A Active JP6328703B2 (ja) 2016-08-15 2016-08-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6328703B2 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232285A (ja) * 1996-02-22 1997-09-05 Sony Corp プラズマエッチング方法
US6191043B1 (en) * 1999-04-20 2001-02-20 Lam Research Corporation Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings
US6335257B1 (en) * 2000-09-29 2002-01-01 Vanguard International Semiconductor Corporation Method of making pillar-type structure on semiconductor substrate
JP2002367957A (ja) * 2001-06-05 2002-12-20 Seiko Epson Corp 多結晶シリコン膜のエッチング方法、半導体装置および多結晶シリコン膜のエッチング装置
JP2003031557A (ja) * 2001-07-16 2003-01-31 Toshiba Corp 半導体装置の製造方法
KR100752674B1 (ko) * 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR100790999B1 (ko) * 2006-10-17 2008-01-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
JP2009193989A (ja) * 2008-02-12 2009-08-27 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
US8232212B2 (en) * 2008-07-11 2012-07-31 Applied Materials, Inc. Within-sequence metrology based process tuning for adaptive self-aligned double patterning
US7709396B2 (en) * 2008-09-19 2010-05-04 Applied Materials, Inc. Integral patterning of large features along with array using spacer mask patterning process flow
JP2011066164A (ja) * 2009-09-16 2011-03-31 Tokyo Electron Ltd マスクパターンの形成方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2016197755A (ja) 2016-11-24

Similar Documents

Publication Publication Date Title
US9177823B2 (en) Plasma etching method and plasma etching apparatus
JP5102653B2 (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
WO2013073193A1 (ja) 半導体装置の製造方法
JP4912907B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR102071732B1 (ko) 반도체 장치의 제조 방법 및 컴퓨터 기록 매체
US8609549B2 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2009193988A (ja) プラズマエッチング方法及びコンピュータ記憶媒体
KR101067222B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치, 제어 프로그램 및 컴퓨터 기억 매체
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
JP3808902B2 (ja) プラズマエッチング方法
US7488689B2 (en) Plasma etching method
KR20190030182A (ko) 자기 정렬된 다중 패터닝을 위한 선택적 산화물 에칭 방법
JP6328703B2 (ja) 半導体装置の製造方法
US11201062B2 (en) Method and apparatus for processing a substrate
JP2012195569A (ja) 半導体装置の製造方法及びコンピュータ記録媒体
JP5804978B2 (ja) プラズマエッチング方法及びコンピュータ記録媒体
JP2009200080A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP5047644B2 (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2008181996A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP5058478B2 (ja) 半導体装置の製造方法、プラズマ処理方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
KR20190030181A (ko) 자기 정렬된 다중 패터닝을 위한 선택적 질화물 에칭 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180418

R150 Certificate of patent or registration of utility model

Ref document number: 6328703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250