WO2018037739A1 - エッチング方法およびｄｒａｍキャパシタの製造方法 - Google Patents

エッチング方法およびｄｒａｍキャパシタの製造方法 Download PDF

Info

Publication number
WO2018037739A1
WO2018037739A1 PCT/JP2017/025097 JP2017025097W WO2018037739A1 WO 2018037739 A1 WO2018037739 A1 WO 2018037739A1 JP 2017025097 W JP2017025097 W JP 2017025097W WO 2018037739 A1 WO2018037739 A1 WO 2018037739A1
Authority
WO
WIPO (PCT)
Prior art keywords
etching
gas
film
silicon
substrate
Prior art date
Application number
PCT/JP2017/025097
Other languages
English (en)
French (fr)
Inventor
信博 ▲高▼橋
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to US16/327,039 priority Critical patent/US10854463B2/en
Publication of WO2018037739A1 publication Critical patent/WO2018037739A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Definitions

  • the present invention relates to an etching method for etching a silicon portion existing on a substrate and a method for manufacturing a DRAM capacitor.
  • etching away a silicon portion existing on the substrate for example, a polysilicon film.
  • Wet etching is sometimes used when etching such silicon parts, but in applications where fine patterns remain after etching the silicon part, pattern leaning may occur during drying after wet etching. In some cases, dry etching is required instead of etching.
  • Patent Document 1 As a technique for dry-etching an etching portion such as a polysilicon film, a technique using HF gas + F 2 gas or FNO gas + F 2 gas + inert gas is known (Patent Document 1). In addition, a method using F 2 gas + NH 3 gas has been studied (Patent Document 2).
  • a sacrificial polysilicon film may be etched away after a titanium-based film such as a titanium nitride (TiN) film is formed as a lower electrode in a cylindrical shape on the sacrificial polysilicon film.
  • a titanium-based film such as a titanium nitride (TiN) film
  • TiN titanium nitride
  • an extremely high selectivity is required not only for the SiN film and the SiO 2 film but also for the titanium-based film.
  • an object of the present invention is to etch a silicon portion existing on a substrate to be processed at a very high etching rate and at a very high selectivity with respect to a silicon nitride film and a silicon oxide film.
  • Another object of the present invention is to etch a silicon portion existing on a substrate at a high etching rate and with an extremely high selectivity ratio not only to a SiN film and a SiO 2 film but also to a Ti-based film.
  • Another object of the present invention is to provide an etching method and a method for manufacturing a DRAM capacitor.
  • a substrate to be processed having a silicon portion, a silicon nitride film, and a silicon oxide film is prepared, and the fluorine-containing gas and an inert gas are excited and supplied to the substrate to be processed. Then, there is provided an etching method including selectively etching the silicon portion with respect to the silicon nitride film and the silicon oxide film.
  • the etching rate of the silicon portion can be 100 nm / min or more, and the etching selectivity of the silicon portion to the silicon nitride film and the silicon oxide film can be 500 or more. It is preferable to use at least one selected from hydrogen fluoride gas and sulfur hexafluoride gas as the fluorine-containing gas.
  • the substrate to be processed may further include a Ti-based film, and the silicon portion may be selectively etched with respect to the Ti-based film.
  • the fluorine-containing gas is preferably hydrogen fluoride gas.
  • the inert gas at least one selected from N 2 gas and Ar gas can be used.
  • the volume ratio of the fluorine-containing gas to the inert gas is preferably in the range of 10: 1 to 1:10.
  • the temperature of the substrate to be processed during the etching is preferably in the range of 20 to 60 ° C.
  • the pressure during the etching is preferably in the range of 66.5 to 266 Pa.
  • a lower silicon oxide film is formed on a semiconductor substrate, a sacrificial polysilicon film is formed thereon, and a plurality of cylindrical recesses are formed in the sacrificial polysilicon film.
  • a method of manufacturing a DRAM capacitor which has left as a lower electrode of the DRAM capacitor.
  • a storage medium that operates on a computer and stores a program for controlling an etching apparatus, and the program is executed when the etching method according to the first aspect is performed.
  • a storage medium is provided that causes a computer to control the etching apparatus.
  • a fluorine-containing gas and a non-conducting gas are not required.
  • FIG. 1 It is a schematic structure figure showing an example of a processing system carrying an etching device which performs an etching method concerning one embodiment of the present invention. It is sectional drawing which shows the heat processing apparatus mounted in the processing system of FIG. It is sectional drawing which shows the etching apparatus for enforcing the etching method based on one Embodiment of this invention mounted in the processing system of FIG. It is a figure which shows the structural example of the device to which this invention is applied, (a) shows the state before an etching, (b) shows the state after an etching. It is a figure which shows the relationship between the etching rate of the silicon part in a test example, and a selection ratio (Si / SiN).
  • FIG. 1 is a schematic configuration diagram showing an example of a processing system equipped with an etching apparatus for performing an etching method according to an embodiment of the present invention.
  • This processing system 1 includes a loading / unloading section 2 for loading / unloading a semiconductor wafer (hereinafter simply referred to as a wafer) W as a substrate to be processed, and two load lock chambers (L) provided adjacent to the loading / unloading section 2. / L) 3, a heat treatment apparatus 4 that is provided adjacent to each load lock chamber 3 and performs heat treatment on the wafer W, and a wafer W that is provided adjacent to each heat treatment apparatus 4.
  • An etching apparatus 5 for performing etching and a control unit 6 are provided.
  • the loading / unloading unit 2 has a transfer chamber (L / M) 12 in which a first wafer transfer mechanism 11 for transferring the wafer W is provided.
  • the first wafer transfer mechanism 11 has two transfer arms 11a and 11b that hold the wafer W substantially horizontally.
  • a carrier mounting table 13 is provided on the side of the transfer chamber 12 in the longitudinal direction. For example, three carriers C capable of accommodating a plurality of wafers W arranged side by side can be connected to the carrier mounting table 13. ing.
  • an orienter 14 is installed adjacent to the transfer chamber 12 to rotate the wafer W and optically determine the amount of eccentricity.
  • the wafer W is held by the transfer arms 11 a and 11 b, and is moved to a desired position by moving straight and moving up and down substantially in a horizontal plane by driving the first wafer transfer mechanism 11.
  • the transfer arms 11a and 11b are moved forward and backward with respect to the carrier C, the orienter 14 and the load lock chamber 3 on the mounting table 13, respectively.
  • Each load lock chamber 3 is connected to the transfer chamber 12 with a gate valve 16 interposed between the load lock chamber 3 and the transfer chamber 12, respectively.
  • a second wafer transfer mechanism 17 for transferring the wafer W is provided in each load lock chamber 3.
  • the load lock chamber 3 is configured to be evacuated to a predetermined degree of vacuum.
  • the second wafer transfer mechanism 17 has an articulated arm structure and has a pick for holding the wafer W substantially horizontally.
  • the pick is positioned in the load lock chamber 3 with the articulated arm contracted, and the pick reaches the heat treatment apparatus 4 by extending the articulated arm and further extends. It is possible to reach the etching apparatus 5, and the wafer W can be transferred between the load lock chamber 3, the heat treatment apparatus 4, and the etching apparatus 5.
  • the heat treatment apparatus 4 has a chamber 20 that can be evacuated and a mounting table 23 on which the wafer W is mounted.
  • a heater 24 is embedded in the mounting table 23.
  • the wafer W after being subjected to the etching process by the heater 24 is heated to vaporize and remove etching residues present on the wafer W.
  • a loading / unloading port 20 a for transferring a wafer to / from the load locking chamber 3 is provided.
  • the loading / unloading port 20 a can be opened and closed by a gate valve 22.
  • a loading / unloading port 20 b for transferring the wafer W to / from the etching device 5 is provided on the etching device 5 side of the chamber 20, and this loading / unloading port 20 b can be opened and closed by a gate valve 54.
  • a gas supply path 25 is connected to the upper portion of the side wall of the chamber 20, and the gas supply path 25 is connected to an N 2 gas supply source 30.
  • An exhaust path 27 is connected to the bottom wall of the chamber 20, and the exhaust path 27 is connected to a vacuum pump 33.
  • the gas supply path 25 is provided with a flow rate adjustment valve 31, and the exhaust path 27 is provided with a pressure adjustment valve 32. By adjusting these valves, the inside of the chamber 20 is filled with an N 2 gas atmosphere at a predetermined pressure. Then, heat treatment is performed.
  • An inert gas other than N 2 gas such as Ar gas may be used.
  • the etching apparatus 5 is for selectively etching the silicon portion of the wafer W. The specific configuration will be described later in detail.
  • the control unit 6 includes a process controller 91 including a CPU that controls each component of the processing system 1.
  • a user interface 92 Connected to the process controller 91 is a user interface 92 having a keyboard for an operator to input commands and the like for managing the processing system 1 and a display for visualizing and displaying the operating status of the processing system 1.
  • the process controller 91 is a control program for realizing various processes executed by the processing system 1, for example, supply of a processing gas in an etching apparatus 5 described later, exhaust in a chamber, and the like by controlling the process controller.
  • a storage unit 93 in which processing recipes and various databases are stored is connected. The recipe is stored in an appropriate storage medium (not shown) in the storage unit 93. If necessary, an arbitrary recipe is called from the storage unit 93 and is executed by the process controller 91, whereby a desired process in the processing system 1 is performed under the control of the process controller 91.
  • a single wafer W is loaded from the carrier C of the loading / unloading unit 2 by one of the transfer arms 11 a and 11 b of the first wafer transfer mechanism 11 with the atmosphere side gate valve 16 opened.
  • the gate valve 16 on the atmosphere side is closed and the load lock chamber 3 is evacuated, then the gate valve 54 is opened, the pick is extended to the etching apparatus 5, and the wafer W is transferred to the etching apparatus 5.
  • the pick is returned to the load lock chamber 3, the gate valve 54 is closed, and an etching process is performed in the etching apparatus 5 as described later.
  • the gate valves 22 and 54 are opened, the wafer W after the etching process is transferred to the heat treatment apparatus 4 by the pick of the second wafer transfer mechanism 17, and N 2 gas is introduced into the chamber 20, The wafer W on the mounting table 23 is heated by the heater 24, and etching residues and the like are removed by heating.
  • the gate valve 22 is opened, and the wafer W after the etching process on the mounting table 23 is retracted to the load lock chamber 3 by the pick of the second wafer transfer mechanism 17 to thereby move the first wafer transfer mechanism.
  • 11 is returned to the carrier C by one of the 11 transfer arms 11a and 11b. Thereby, processing of one wafer is completed.
  • heat treatment is not essential, and in that case, the heat treatment apparatus 4 is not necessary.
  • the wafer W after the etching process is finished is retracted to the load lock chamber 3 by the pick of the second wafer transfer mechanism 17, and the transfer arms 11 a and 11 b of the first wafer transfer mechanism 11 are moved. Any one may be returned to the carrier C.
  • FIG. 3 is a cross-sectional view showing the etching apparatus 5.
  • the etching apparatus 5 includes a sealed chamber 40, and a mounting table 42 on which the wafer W is mounted in a substantially horizontal state is provided inside the chamber 40.
  • the etching apparatus 5 includes a gas supply mechanism 43 that supplies an etching gas to the chamber 40 and an exhaust mechanism 44 that exhausts the inside of the chamber 40.
  • the chamber 40 includes a chamber body 51 and a lid 52.
  • the chamber body 51 has a substantially cylindrical side wall portion 51 a and a bottom portion 51 b, and an upper portion is an opening, and the opening is closed by a lid portion 52.
  • the side wall 51a and the lid 52 are sealed by a seal member (not shown), and the airtightness in the chamber 40 is ensured.
  • the lid portion 52 includes a lid member 55 that constitutes the outside, and a shower head 56 that is fitted inside the lid member 55 and faces the mounting table 42.
  • the shower head 56 includes a main body 57 having a cylindrical side wall 57 a and an upper wall 57 b, and a shower plate 58 provided at the bottom of the main body 57.
  • a space 59 is formed between the main body 57 and the shower plate 58.
  • a gas introduction path 61 is formed in the lid member 55 and the upper wall 57b of the main body 57 so as to penetrate to the space 59, and a gas supply pipe 71 of the gas supply mechanism 43 is connected to the gas introduction path 61.
  • a plurality of gas discharge holes 62 are formed in the shower plate 58, and the gas introduced into the space 59 through the gas supply pipe 71 and the gas introduction path 61 is discharged from the gas discharge hole 62 into the space in the chamber 40. .
  • the side wall 51 a is provided with a loading / unloading port 53 for loading / unloading the wafer W to / from the chamber 20 of the heat treatment apparatus 4.
  • the loading / unloading port 53 can be opened and closed by a gate valve 54.
  • the mounting table 42 has a substantially circular shape in plan view, and is fixed to the bottom 51 b of the chamber 40.
  • a temperature controller 65 that adjusts the temperature of the mounting table 42 is provided inside the mounting table 42.
  • the temperature controller 65 includes, for example, a pipe line through which a temperature adjusting medium (for example, water) circulates, and heat exchange is performed with the temperature adjusting medium flowing in the pipe line, thereby the mounting table 42. The temperature of the wafer W on the mounting table 42 is controlled.
  • a temperature adjusting medium for example, water
  • the gas supply mechanism 43 includes an F-containing gas supply source 75 that supplies a fluorine (F) -containing gas and an inert gas supply source 76 that supplies an inert gas.
  • F fluorine
  • an inert gas supply source 76 that supplies an inert gas.
  • One end of the inert gas supply pipe 73 is connected.
  • the F-containing gas supply pipe 72 and the inert gas supply pipe 73 are provided with a flow rate controller 79 for opening and closing the flow path and controlling the flow rate.
  • the flow rate controller 79 is constituted by, for example, an on-off valve and a mass flow controller.
  • the other ends of the F-containing gas supply pipe 72 and the inert gas supply pipe 73 are connected to a gas excitation unit 77 that excites the gas.
  • the gas excitation pipe 77 is connected to the gas supply pipe 71 described above.
  • the fluorine-containing gas and the inert gas supplied from the F-containing gas supply source 75 and the inert gas supply source 76 to the gas excitation unit 77 through the fluorine-containing gas supply pipe 72 and the inert gas supply pipe 73 are gas excited.
  • the fluorine-containing gas and the inert gas excited by the unit 77 are supplied into the shower head 56 via the gas supply pipe 71 and directed from the gas discharge hole 62 of the shower head 56 toward the wafer W in the chamber 40. Discharged.
  • the configuration of the gas excitation unit 77 is not particularly limited as long as it can excite the gas.
  • the fluorine-containing gas and the inert gas plasma may be generated inside the shower head 56 by an appropriate method, and the generated plasma may be introduced into the chamber 40.
  • plasma may be generated in the chamber 40 by an appropriate method.
  • the plasma may be directly generated in the chamber 40 by microwave plasma generated by introducing a microwave into the chamber 40, inductively coupled plasma, or capacitively coupled plasma typified by a parallel plate type.
  • the F-containing gas is a reaction gas
  • the inert gas is a dilution gas.
  • a desired etching performance can be obtained by supplying these at a predetermined ratio and turning them into plasma.
  • HF hydrogen fluoride
  • SF 6 sulfur hexafluoride
  • HF gas is preferable.
  • N 2 gas or Ar gas can be suitably used.
  • Other noble gases such as He gas may be used.
  • the exhaust mechanism 44 has an exhaust pipe 82 connected to an exhaust port 81 formed in the bottom 51 b of the chamber 40, and further, an automatic pressure provided in the exhaust pipe 82 for controlling the pressure in the chamber 40.
  • a control valve (APC) 83 and a vacuum pump 84 for evacuating the chamber 40 are provided.
  • two capacitance manometers 86a and 86b are provided so as to be inserted into the chamber 40 as pressure gauges for measuring the pressure in the chamber 40.
  • the capacitance manometer 86a is for high pressure
  • the capacitance manometer 86b is for low pressure.
  • a temperature sensor (not shown) for detecting the temperature of the wafer W is provided in the vicinity of the wafer W mounted on the mounting table 42.
  • Al is used as the material of various components such as the chamber 40 and the mounting table 42 that constitute the etching apparatus 5.
  • the Al material constituting the chamber 40 may be a solid material, or may be an inner surface (such as the inner surface of the chamber body 51) subjected to an anodizing treatment.
  • the surface of Al constituting the mounting table 42 is required to have wear resistance, it is preferable to perform anodization to form an oxide film (Al 2 O 3 ) having high wear resistance on the surface.
  • a wafer W having a silicon portion (polysilicon film or the like) to be etched and having a SiN film and a SiO 2 film adjacent thereto is used.
  • the wafer W is mounted on the carrier mounting table 13 of the processing system 1 while being stored in the carrier C. Then, the wafer W is transferred to the load lock chamber 3 by one of the transfer arms 11a and 11b of the first wafer transfer mechanism 11 from the carrier C of the loading / unloading unit 2 with the gate valve 16 on the atmosphere side opened. Transfer to the pick of the second wafer transfer mechanism 17 in the load lock chamber 3.
  • the gate valve 16 on the atmosphere side is closed and the load lock chamber 3 is evacuated, then the gate valves 22 and 54 are opened, the pick is extended to the etching apparatus 5 and the wafer W is mounted on the mounting table 42.
  • the temperature controller 65 adjusts the temperature of the wafer W on the mounting table 42 to a predetermined target value, and the F-containing gas is supplied from the F-containing gas supply source 75 and the inert gas supply source 76 of the gas supply mechanism 43.
  • the F-containing gas and the inert gas are supplied to the gas excitation unit 77 via the supply pipe 72 and the inert gas supply pipe 73, and excited by the gas excitation unit 77, and the excited fluorine-containing gas and the inert gas are gasified.
  • the liquid is supplied into the shower head 56 through the supply pipe 71, discharged from the gas discharge hole 62 of the shower head 56 toward the wafer W in the chamber 40, and the silicon portion of the wafer W is etched.
  • the F-containing gas which is an etching gas
  • the F-containing gas is appropriately diluted with an inert gas and supplied to the wafer W in an excited state so that a silicon portion such as a polysilicon film is highly etched.
  • Etching can be performed at a high rate with respect to the SiN film and the SiO 2 film.
  • the etching rate of a silicon part such as a polysilicon film can be 100 nm / min or more, and the etching selectivity of the SiN film and the SiO 2 film to the silicon part can be 300 or more.
  • the F-containing gas HF gas or SF 6 gas can be suitably used.
  • HF gas or SF 6 gas can be suitably used.
  • Ti-based film such as a TiN film as a wafer W having a silicon portion (polysilicon film or the like) to be etched and having a SiN film and a SiO 2 film adjacent thereto
  • Ti it is required to have high selectivity with respect to the system film
  • HF gas as the F-containing gas
  • a Ti film, a TiON film, a TiCN film, or the like can be used in addition to the TiN film.
  • the pressure in the chamber in this etching process is preferably in the range of 66.5 to 266 Pa (0.5 to 2 Torr).
  • the mounting table temperature ( ⁇ wafer temperature) is preferably 20 to 60 ° C., more preferably around 30 ° C.
  • etching method is used for etching in the process of forming the TiN cylinder (lower electrode) of the DRAM capacitor.
  • a lower SiO 2 film 201 is formed on a silicon substrate (not shown), a sacrificial polysilicon film 202 is formed thereon, and the sacrificial polysilicon film 202 has a high aspect ratio.
  • a plurality of cylindrical recesses 203 having a specific ratio are formed, a cylindrical TiN film 204 serving as a lower electrode is formed in the recesses 203, and a SiN film 205 for supporting the cylinder is formed on the sacrificial polysilicon film 202.
  • a wafer W having the above structure is prepared, and the sacrificial polysilicon film 202 is removed by etching using the above etching method. As a result, as shown in the part (b) of FIG. 4, the cylindrical TiN film 204 remains on the lower SiO 2 film 201 and is supported by the SiN film 205. Electrode).
  • etching a wafer having the structure shown in FIG. 4A is prepared.
  • HF gas is used as the F-containing gas
  • N 2 gas is used as the inert gas
  • Etching was performed (etching 1).
  • the conditions at this time were as follows: wafer temperature: 35 ° C., pressure: 133 Pa (1 Torr), HF gas flow rate: 200 to 1000 sccm, N 2 gas flow rate: 50 to 500 sccm, and plasma generation power: 400 W.
  • SF 6 was used as the F-containing gas
  • Ar gas was used as the inert gas, and these were turned into plasma and etched (etching 2).
  • the conditions at this time were as follows: wafer temperature: 35 ° C., pressure: 66.6 Pa (0.5 Torr), SF 6 gas flow rate: 50 to 300 sccm, Ar gas flow rate: 500 to 1000 sccm, and plasma generation power: 400 W.
  • F 2 gas and NH 3 gas were used as etching gases, and etching was performed without converting them into plasma (etching 3).
  • the conditions at this time were as follows: wafer temperature: 90 ° C., pressure: 573.3 Pa (4.3 Torr), F 2 gas flow rate: 500-1500 sccm, NH 3 gas flow rate: 5-30 sccm.
  • the selectivity of the polysilicon film to the SiO 2 film was a high value of 500 or more.
  • the relationship between the etching rate of the polysilicon film and the selection ratio (Si / SiN) to the SiN film in these etchings is as shown in FIG. That is, in the case of “etching 3” in which etching is performed without using plasma using F 2 gas and NH 3 gas, which is a conventional example, the etching of the SiN film proceeds, and the selectivity (Si / SiN) is 80 and insufficient. It became a result. This is presumably because the reaction product generated when the polysilicon is etched etches the SiN film.
  • etching rate was smaller than 100 nm / min and still insufficient.
  • “etching 1” using plasma of HF gas and N 2 gas and “etching 2” using plasma of SF 6 gas and Ar gas have a selectivity (Si / SiN) of 500, The etching rate of the silicon film was 120 nm / min or more, the target selectivity (Si / SiN) was 500, and the etching rate was 100 nm / min or more.
  • the apparatus of the above embodiment is merely an example, and the etching method of the present invention can be carried out by apparatuses having various configurations.
  • the substrate is not limited to the semiconductor wafer, and other substrates such as an FPD (flat panel display) substrate typified by an LCD (liquid crystal display) substrate and a ceramic substrate. It may be.
  • FPD flat panel display
  • LCD liquid crystal display
  • the sacrificial polysilicon etching of the DRAM capacitor is shown as an application example.
  • the present invention is not limited to this, and can be applied to other uses such as removal of polysilicon in the Logic Fin-FET process, Si resize, and the like. is there.
  • the polysilicon film is exemplified as the silicon portion of the object to be processed, the present invention is not limited to this, and the present invention can be applied to other silicon portions such as a silicon substrate and an epitaxially grown silicon crystal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Plasma Technology (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

シリコン部分と窒化シリコン膜と酸化シリコン膜を有する被処理基板を準備し、フッ素含有ガスと不活性ガスを励起した状態で前記被処理基板に供給して、シリコン部分を窒化シリコン膜および酸化シリコン膜に対して選択的にエッチングする。

Description

エッチング方法およびＤＲＡＭキャパシタの製造方法
　本発明は、基板に存在するシリコン部分をエッチングするエッチング方法およびＤＲＡＭキャパシタの製造方法に関する。
　半導体デバイスの製造過程において、基板に存在するシリコン部分、例えばポリシリコン膜をエッチング除去する工程が存在する。このようなシリコン部分をエッチングする際にウエットエッチングが用いられることがあるが、シリコン部分をエッチングした後に微細パターンが残存する用途では、ウエットエッチング後の乾燥時にパターンリーニングが生じることがあるため、ウエットエッチングに代えてドライエッチングが要求される場合がある。
　ポリシリコン膜等のエッチング部分をドライエッチングする技術としては、ＨＦガス＋Ｆ２ガスや、ＦＮＯガス＋Ｆ２ガス＋不活性ガスを用いたものが知られている（特許文献１）。また、Ｆ２ガス＋ＮＨ３ガスを用いたものも検討されている（特許文献２）。
特開２０１４－２３６０５５号公報 特開２０１６－１４３７８１号公報
　ところで、被処理基板である半導体ウエハ（シリコンウエハ）におけるポリシリコン膜等のシリコン部分のエッチングにおいては、エッチングレートが極めて高いことが要求されるのみならず、共存する窒化シリコン（ＳｉＮ）膜や酸化シリコン（ＳｉＯ２）膜等に対して選択比が極めて高いことも要求される。しかし、上記特許文献１、２の技術では、エッチングレートおよび選択比が要求されるレベルで両立し得ない場合が生じる。
　また、ＤＲＡＭのキャパシタにおいて、犠牲ポリシリコン膜にシリンダ状に下部電極として窒化チタン（ＴｉＮ）膜等のチタン系膜を形成した後、犠牲ポリシリコン膜をエッチング除去する場合があり、この場合には、極めて高いエッチングレートが要求されることに加えて、ＳｉＮ膜やＳｉＯ２膜のみならず、チタン系膜に対しても極めて高い選択比が求められる。
　したがって、本発明の目的は、極めて高いエッチングレートで、かつ、窒化シリコン膜および酸化シリコン膜に対して極めて高い選択比で被処理基板に存在するシリコン部分をエッチングすることにある。
　また、本発明の他の目的は、高エッチングレートで、かつ、ＳｉＮ膜やＳｉＯ２膜のみならず、Ｔｉ系膜に対しても極めて高い選択比で基板に存在するシリコン部分をエッチングすることができるエッチング方法およびＤＲＡＭキャパシタの製造方法を提供することにある。
　本発明の第１の観点によれば、シリコン部分と窒化シリコン膜と酸化シリコン膜を有する被処理基板を準備することと、フッ素含有ガスと不活性ガスを励起した状態で前記被処理基板に供給して、前記シリコン部分を前記窒化シリコン膜および前記酸化シリコン膜に対して選択的にエッチングすることとを有する、エッチング方法が提供される。
　上記第１の観点において、前記シリコン部分のエッチングレートが１００ｎｍ／ｍｉｎ以上、前記シリコン部分の前記窒化シリコン膜および前記酸化シリコン膜に対するエッチング選択比が５００以上とすることができる。前記フッ素含有ガスとして、フッ化水素ガスおよび六フッ化硫黄ガスから選択される少なくとも１種を用いることが好ましい。
　上記第１の観点において、前記被処理基板は、Ｔｉ系膜をさらに有し、前記シリコン部分を前記Ｔｉ系膜に対しても選択的にエッチングする場合であってもよい。その場合に、前記フッ素含有ガスは、フッ化水素ガスであることが好ましい。
　前記不活性ガスとして、Ｎ２ガスおよびＡｒガスから選択される少なくとも１種を用いることができる。前記フッ素含有ガスと不活性ガスとの体積比は、１０：１～１：１０の範囲であることが好ましい。前記エッチングを行う際の前記被処理基板の温度は、２０～６０℃の範囲であることが好ましい。前記エッチングを行う際の圧力は、６６．５～２６６Ｐａの範囲内であることが好ましい。
　本発明の第２の観点によれば、半導体基板上に下層の酸化シリコン膜が形成され、その上に犠牲ポリシリコン膜が形成され、前記犠牲ポリシリコン膜に円柱状の複数の凹部が形成され、前記凹部内に下部電極となるシリンダ状のＴｉＮ膜が形成され、前記犠牲ポリシリコン膜の上に前記ＴｉＮ膜を支える目的の窒化シリコン膜が形成された構造の半導体ウエハを準備することと、フッ化水素ガスと不活性ガスを励起した状態で前記半導体ウエハに供給して、前記犠牲ポリシリコン膜を選択的にエッチングし、複数のシリンダ状の前記ＴｉＮ膜を、前記ＳｉＮ膜で支えられたＤＲＡＭキャパシタの下部電極として残存させることとを有する、ＤＲＡＭキャパシタの製造方法が提供される。
　本発明の第３の観点によれば、コンピュータ上で動作し、エッチング装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第１の観点のエッチング方法が行われるように、コンピュータに前記エッチング装置を制御させる、記憶媒体が提供される。
　本発明によれば、シリコン部分と窒化シリコン膜と酸化シリコン膜を有する被処理基板において、前記シリコン部分を窒化シリコン膜および前記酸化シリコン膜に対して選択的にエッチングするにあたり、フッ素含有ガスと不活性ガスを励起した状態で前記被処理基板に供給することにより、極めて高いエッチングレートで、かつ、ＳｉＮ膜およびＳｉＯ２膜に対して極めて高い選択比で被処理基板に存在するシリコン部分をエッチングすることができる。
本発明の一実施形態に係るエッチング方法を実施するエッチング装置を搭載した処理システムの一例を示す概略構成図である。 図１の処理システムに搭載された熱処理装置を示す断面図である。 図１の処理システムに搭載された、本発明の一実施形態に係るエッチング方法を実施するためのエッチング装置を示す断面図である。 本発明が適用されるデバイスの構造例を示す図であり、（ａ）はエッチング前の状態、（ｂ）はエッチング後の状態を示す。 実験例におけるシリコン部分のエッチングレートと、選択比（Ｓｉ／ＳｉＮ）の関係を示す図である。
　以下、図面を参照しながら、本発明の実施の形態について説明する。
　＜処理システム＞
　図１は、本発明の一実施形態に係るエッチング方法を実施するエッチング装置を搭載した処理システムの一例を示す概略構成図である。この処理システム１は、被処理基板としての半導体ウエハ（以下、単にウエハと記す）Ｗを搬入出する搬入出部２と、搬入出部２に隣接させて設けられた２つのロードロック室（Ｌ／Ｌ）３と、各ロードロック室３にそれぞれ隣接して設けられた、ウエハＷに対して熱処理を行なう熱処理装置４と、各熱処理装置４にそれぞれ隣接して設けられた、ウエハＷに対してエッチングを行うエッチング装置５と、制御部６とを備えている。
　搬入出部２は、ウエハＷを搬送する第１ウエハ搬送機構１１が内部に設けられた搬送室（Ｌ／Ｍ）１２を有している。第１ウエハ搬送機構１１は、ウエハＷを略水平に保持する２つの搬送アーム１１ａ，１１ｂを有している。搬送室１２の長手方向の側部には、キャリア載置台１３が設けられており、このキャリア載置台１３には、ウエハＷを複数枚並べて収容可能なキャリアＣが例えば３つ接続できるようになっている。また、搬送室１２に隣接して、ウエハＷを回転させて偏心量を光学的に求めて位置合わせを行なうオリエンタ１４が設置されている。
　搬入出部２において、ウエハＷは、搬送アーム１１ａ，１１ｂによって保持され、第１ウエハ搬送機構１１の駆動により略水平面内で直進移動、また昇降させられることにより、所望の位置に搬送させられる。そして、載置台１３上のキャリアＣ、オリエンタ１４、ロードロック室３に対してそれぞれ搬送アーム１１ａ，１１ｂが進退することにより、搬入出させられるようになっている。
　各ロードロック室３は、搬送室１２との間にそれぞれゲートバルブ１６が介在された状態で、搬送室１２にそれぞれ連結されている。各ロードロック室３内には、ウエハＷを搬送する第２ウエハ搬送機構１７が設けられている。また、ロードロック室３は、所定の真空度まで真空引き可能に構成されている。
　第２ウエハ搬送機構１７は、多関節アーム構造を有しており、ウエハＷを略水平に保持するピックを有している。この第２ウエハ搬送機構１７においては、多関節アームを縮めた状態でピックがロードロック室３内に位置し、多関節アームを伸ばすことにより、ピックが熱処理装置４に到達し、さらに伸ばすことによりエッチング装置５に到達することが可能となっており、ウエハＷをロードロック室３、熱処理装置４、およびエッチング装置５間で搬送することが可能となっている。
　熱処理装置４は、図２に示すように、真空引き可能なチャンバー２０と、その中でウエハＷを載置する載置台２３を有し、載置台２３にはヒーター２４が埋設されており、このヒーター２４によりエッチング処理が施された後のウエハＷを加熱してウエハＷに存在するエッチング残渣を気化して除去する。チャンバー２０のロードロック室３側には、ロードロック室３との間でウエハを搬送する搬入出口２０ａが設けられており、この搬入出口２０ａはゲートバルブ２２によって開閉可能となっている。また、チャンバー２０のエッチング装置５側にはエッチング装置５との間でウエハＷを搬送する搬入出口２０ｂが設けられており、この搬入出口２０ｂはゲートバルブ５４により開閉可能となっている。チャンバー２０の側壁上部にはガス供給路２５が接続され、ガス供給路２５はＮ２ガス供給源３０に接続されている。また、チャンバー２０の底壁には排気路２７が接続され、排気路２７は真空ポンプ３３に接続されている。ガス供給路２５には流量調節弁３１が設けられており、排気路２７には圧力調整弁３２が設けられていて、これら弁を調整することにより、チャンバー２０内を所定圧力のＮ２ガス雰囲気にして熱処理が行われる。Ａｒガス等、Ｎ２ガス以外の不活性ガスを用いてもよい。
　エッチング装置５は、ウエハＷのシリコン部分を選択的にエッチングするためのものである。なお、その具体的な構成については、後で詳細に説明する。
　制御部６は、処理システム１の各構成部を制御するＣＰＵを備えたプロセスコントローラ９１を有している。プロセスコントローラ９１には、オペレータが処理システム１を管理するためにコマンドの入力操作等を行うキーボードや、処理システム１の稼働状況を可視化して表示するディスプレイ等を有するユーザーインターフェース９２が接続されている。また、プロセスコントローラ９１には、処理システム１で実行される各種処理、例えば後述するエッチング装置５における処理ガスの供給やチャンバー内の排気などをプロセスコントローラの制御にて実現するための制御プログラムである処理レシピや、各種データベース等が格納された記憶部９３が接続されている。レシピは記憶部９３の中の適宜の記憶媒体（図示せず）に記憶されている。そして、必要に応じて、任意のレシピを記憶部９３から呼び出してプロセスコントローラ９１に実行させることで、プロセスコントローラ９１の制御下で、処理システム１での所望の処理が行われる。
　処理システム１においては、大気側のゲートバルブ１６を開いた状態で搬入出部２のキャリアＣから第１ウエハ搬送機構１１の搬送アーム１１ａ、１１ｂのいずれかによりウエハＷを１枚ロードロック室３に搬送し、ロードロック室３内の第２ウエハ搬送機構１７のピックに受け渡す。
　その後、大気側のゲートバルブ１６を閉じてロードロック室３内を真空排気し、次いでゲートバルブ５４を開いて、ピックをエッチング装置５まで伸ばしてウエハＷをエッチング装置５へ搬送する。
　その後、ピックをロードロック室３に戻し、ゲートバルブ５４を閉じ、エッチング装置５において後述するようにしてエッチング処理を行う。
　エッチング処理が終了した後、ゲートバルブ２２、５４を開き、第２ウエハ搬送機構１７のピックによりエッチング処理後のウエハＷを熱処理装置４に搬送し、チャンバー２０内にＮ２ガスを導入しつつ、ヒーター２４により載置台２３上のウエハＷを加熱して、エッチング残渣等を加熱除去する。
　熱処理装置４における熱処理が終了した後、ゲートバルブ２２を開き、第２ウエハ搬送機構１７のピックにより載置台２３上のエッチング処理後のウエハＷをロードロック室３に退避させ、第１ウエハ搬送機構１１の搬送アーム１１ａ、１１ｂのいずれかによりキャリアＣに戻す。これにより、一枚のウエハの処理が完了する。
　なお、処理システム１において、熱処理は必須ではなく、その場合は熱処理装置４は不要である。熱処理装置４を設けない場合には、エッチング処理が終了した後のウエハＷを第２ウエハ搬送機構１７のピックによりロードロック室３に退避させ、第１ウエハ搬送機構１１の搬送アーム１１ａ、１１ｂのいずれかによりキャリアＣに戻せばよい。
　＜エッチング装置の構成＞
　次に、本実施形態のエッチング方法を実施するためのエッチング装置５について詳細に説明する。
　図３は、エッチング装置５を示す断面図である。図３に示すように、エッチング装置５は、密閉構造のチャンバー４０を備えており、チャンバー４０の内部には、ウエハＷを略水平にした状態で載置させる載置台４２が設けられている。また、エッチング装置５は、チャンバー４０にエッチングガスを供給するガス供給機構４３、チャンバー４０内を排気する排気機構４４を備えている。
　チャンバー４０は、チャンバー本体５１と蓋部５２とによって構成されている。チャンバー本体５１は、略円筒形状の側壁部５１ａと底部５１ｂとを有し、上部は開口となっており、この開口が蓋部５２で閉止される。側壁部５１ａと蓋部５２とは、シール部材（図示せず）により密閉されて、チャンバー４０内の気密性が確保される。
　蓋部５２は、外側を構成する蓋部材５５と、蓋部材５５の内側に嵌め込まれ、載置台４２に臨むように設けられたシャワーヘッド５６とを有している。シャワーヘッド５６は円筒状をなす側壁５７ａと上部壁５７ｂとを有する本体５７と、本体５７の底部に設けられたシャワープレート５８とを有している。本体５７とシャワープレート５８との間には空間５９が形成されている。
　蓋部材５５および本体５７の上部壁５７ｂには空間５９まで貫通してガス導入路６１が形成されており、このガス導入路６１にはガス供給機構４３のガス供給配管７１が接続されている。
　シャワープレート５８には複数のガス吐出孔６２が形成されており、ガス供給配管７１およびガス導入路６１を経て空間５９に導入されたガスがガス吐出孔６２からチャンバー４０内の空間に吐出される。
　側壁部５１ａには、熱処理装置４のチャンバー２０との間でウエハＷを搬入出する搬入出口５３が設けられており、この搬入出口５３はゲートバルブ５４により開閉可能となっている。
　載置台４２は、平面視略円形をなしており、チャンバー４０の底部５１ｂに固定されている。載置台４２の内部には、載置台４２の温度を調節する温度調節器６５が設けられている。温度調節器６５は、例えば温度調節用媒体（例えば水など）が循環する管路を備えており、このような管路内を流れる温度調節用媒体と熱交換が行なわれることにより、載置台４２の温度が調節され、載置台４２上のウエハＷの温度制御がなされる。
　ガス供給機構４３は、フッ素（Ｆ）含有ガスを供給するＦ含有ガス供給源７５および不活性ガスを供給する不活性ガス供給源７６を有しており、これらにはそれぞれＦ含有ガス供給配管７２および不活性ガス供給配管７３の一端が接続されている。Ｆ含有ガス供給配管７２および不活性ガス供給配管７３には、流路の開閉動作および流量制御を行う流量制御器７９が設けられている。流量制御器７９は例えば開閉弁およびマスフローコントローラにより構成されている。Ｆ含有ガス供給配管７２および不活性ガス供給配管７３の他端は、ガスを励起するガス励起部７７に接続されている。ガス励起部７７には、上述したガス供給配管７１が接続されている。
　したがって、Ｆ含有ガス供給源７５および不活性ガス供給源７６からフッ素含有ガス供給配管７２および不活性ガス供給配管７３を経てガス励起部７７に供給されたフッ素含有ガスおよび不活性ガスは、ガス励起部７７で励起され、励起されたフッ素含有ガスおよび不活性ガスは、ガス供給配管７１を経てシャワーヘッド５６内に供給され、シャワーヘッド５６のガス吐出孔６２からチャンバー４０内のウエハＷに向けて吐出される。
　ガス励起部７７は、ガスを励起することができればその構成は特に限定されない。例えば、図示するように、その中で適宜の手法によりフッ素含有ガスおよび不活性ガスのプラズマを生成し、生成されたプラズマをチャンバー４０に導くリモートプラズマを用いることができる。また、シャワーヘッド５６の内部で適宜の手法によりフッ素含有ガスおよび不活性ガスのプラズマを生成し、生成されたプラズマをチャンバー４０内に導入するようにしてもよい。さらに、適宜の手法で、チャンバー４０内にプラズマを生成してもよい。例えばチャンバー４０内にマイクロ波を導入して生成されるマイクロ波プラズマや、誘導結合プラズマや、平行平板型に代表される容量結合プラズマにより、チャンバー４０内に直接プラズマを生成してもよい。
　これらガスのうちＦ含有ガスが反応ガスである、不活性ガスは希釈ガスである。これらを所定の割合で供給し、プラズマ化することにより、所望のエッチング性能を得ることができる。
　Ｆ含有ガスとしては、フッ化水素（ＨＦ）ガスや六フッ化硫黄（ＳＦ６）ガスを好適に用いることができる。これらの中では、ＨＦガスが好ましい。また、不活性ガスとしては、Ｎ２ガスやＡｒガスを好適に用いることができる。Ｈｅガス等の他の希ガスであってもよい。
　排気機構４４は、チャンバー４０の底部５１ｂに形成された排気口８１に繋がる排気配管８２を有しており、さらに、排気配管８２に設けられた、チャンバー４０内の圧力を制御するための自動圧力制御弁（ＡＰＣ）８３およびチャンバー４０内を排気するための真空ポンプ８４を有している。
　チャンバー４０の側壁には、チャンバー４０内の圧力を計測するための圧力計として２つのキャパシタンスマノメータ８６ａ，８６ｂが、チャンバー４０内に挿入されるように設けられている。キャパシタンスマノメータ８６ａは高圧力用、キャパシタンスマノメータ８６ｂは低圧力用となっている。載置台４２に載置されたウエハＷの近傍には、ウエハＷの温度を検出する温度センサ（図示せず）が設けられている。
　エッチング装置５を構成するチャンバー４０、載置台４２等の各種構成部品の材質としては、Ａｌが用いられている。チャンバー４０を構成するＡｌ材は無垢のものであってもよいし、内面（チャンバー本体５１の内面など）に陽極酸化処理を施したものであってもよい。一方、載置台４２を構成するＡｌの表面は耐摩耗性が要求されるので、陽極酸化処理を行って表面に耐摩耗性の高い酸化被膜（Ａｌ２Ｏ３）を形成することが好ましい。
　＜エッチング装置によるエッチング方法＞
　次に、このように構成されたエッチング装置によるエッチング方法について説明する。
　本例では、ウエハＷとして、エッチング対象であるシリコン部分（ポリシリコン膜等）を有し、それに隣接してＳｉＮ膜およびＳｉＯ２膜を有するものを用いる。
　このようなウエハＷをキャリアＣ内に収納した状態で処理システム１のキャリア載置台１３に載置する。そして、大気側のゲートバルブ１６を開いた状態で搬入出部２のキャリアＣから第１ウエハ搬送機構１１の搬送アーム１１ａ、１１ｂのいずれかによりウエハＷを１枚ロードロック室３に搬送し、ロードロック室３内の第２ウエハ搬送機構１７のピックに受け渡す。
　その後、大気側のゲートバルブ１６を閉じてロードロック室３内を真空排気し、次いでゲートバルブ２２および５４を開いて、ピックをエッチング装置５まで伸ばして載置台４２にウエハＷを載置する。
　その後、ピックをロードロック室３に戻し、ゲートバルブ５４を閉じ、チャンバー４０内を密閉状態する。この状態で、温度調節器６５によって載置台４２上のウエハＷの温度を所定の目標値に調節し、ガス供給機構４３のＦ含有ガス供給源７５および不活性ガス供給源７６から、Ｆ含有ガス供給配管７２および不活性ガス供給配管７３を介してガス励起部７７にＦ含有ガスおよび不活性ガスを供給し、ガス励起部７７で励起させ、励起されたフッ素含有ガスおよび不活性ガスを、ガス供給配管７１を経てシャワーヘッド５６内に供給し、シャワーヘッド５６のガス吐出孔６２からチャンバー４０内のウエハＷに向けて吐出し、ウエハＷのシリコン部分をエッチングする。
　この場合に、エッチングガスであるＦ含有ガスが、不活性ガスにより適度に希釈されるとともに、これらが励起された状態でウエハＷに供給されることにより、ポリシリコン膜等のシリコン部分を高いエッチングレートで、かつＳｉＮ膜およびＳｉＯ２膜に対して高選択比でエッチングすることができる。具体的には、ポリシリコン膜等のシリコン部分のエッチングレートを１００ｎｍ／ｍｉｎ以上、シリコン部分に対するＳｉＮ膜およびＳｉＯ２膜のエッチング選択比を３００以上とすることができる。
　Ｆ含有ガスとしては、ＨＦガスまたはＳＦ６ガスを好適に用いることができる。これらを用いることにより、シリコン部分のエッチングレートが１２０ｎｍ／ｍｉｎ以上、かつＳｉＮ膜およびＳｉＯ２膜に対する選択比が５００以上という、高エッチングレートおよび高選択比のエッチングを実現することができる。
　特に、エッチング対象であるシリコン部分（ポリシリコン膜等）を有し、それに隣接してＳｉＮ膜およびＳｉＯ２膜を有するウエハＷとして、さらにＴｉＮ膜等のチタン系膜が存在する場合には、Ｔｉ系膜に対しても高い選択性を有することが求められるが、Ｆ含有ガスとしてＨＦガスを用いることにより、ＴｉＮ膜等のＴｉ系膜に対しても５００以上の高い選択比を得ることができる。なお、Ｔｉ系膜としては、ＴｉＮ膜の他、Ｔｉ膜、ＴｉＯＮ膜、ＴｉＣＮ膜等を用いることができる。
　このエッチング処理におけるチャンバー内の圧力は６６．５～２６６Ｐａ（０．５～２Ｔｏｒｒ）の範囲が好ましい。また、載置台温度（≒ウエハの温度）は、２０～６０℃が好ましく、３０℃付近がより好ましい。Ｆ含有ガスと不活性ガスの体積比（流量比または分圧比）は、１０：１～１：１０の範囲が好ましく、５：１～１：１の範囲がより好ましい。例えば、Ｆ含有ガス：不活性ガス＝３：１とすることができる。
　＜適用されるデバイスの構造例＞
　次に、本発明が適用されるデバイスの構造例について、図４を参照して説明する。
　本例では、ＤＲＡＭキャパシタのＴｉＮシリンダ（下部電極）を形成する工程におけるエッチングに上記エッチング方法を用いる。図４の（ａ）の部分に示す、シリコン基板（図示せず）上に下層のＳｉＯ２膜２０１が形成され、その上に犠牲ポリシリコン膜２０２が形成され、犠牲ポリシリコン膜２０２に高アスペクト比の円柱状の複数の凹部２０３が形成され、凹部２０３内に下部電極となるシリンダ状のＴｉＮ膜２０４が形成され、犠牲ポリシリコン膜２０２の上にシリンダを支える目的のＳｉＮ膜２０５が形成された構造のウエハＷを準備し、上記エッチング方法により、犠牲ポリシリコン膜２０２をエッチング除去する。これにより、図４の（ｂ）の部分に示すように、下層のＳｉＯ２膜２０１上にシリンダ状のＴｉＮ膜２０４が残存し、ＳｉＮ膜２０５に支えられた状態のＤＲＡＭキャパシタのＴｉＮシリンダ（下部電極）が形成される。
　＜実験例＞
　次に、実験例について説明する。
　ここでは、図４の（ａ）の部分の構造のウエハを準備し、最初に、Ｆ含有ガスとしてＨＦガスを用い、不活性ガスとしてＮ２ガスを用いて、これらをプラズマ化してポリシリコン膜のエッチングを行った（エッチング１）。この際の条件は、ウエハ温度：３５℃、圧力：１３３Ｐａ（１Ｔｏｒｒ）、ＨＦガス流量：２００～１０００ｓｃｃｍ、Ｎ２ガス流量：５０～５００ｓｃｃｍ、プラズマ生成パワー：４００Ｗとした。次に、Ｆ含有ガスとしてＳＦ６を用い、不活性ガスとしてＡｒガスを用いて、これらをプラズマ化してエッチングを行った（エッチング２）。この際の条件は、ウエハ温度：３５℃、圧力：６６．６Ｐａ（０．５Ｔｏｒｒ）、ＳＦ６ガス流量：５０～３００ｓｃｃｍ、Ａｒガス流量：５００～１０００ｓｃｃｍ、プラズマ生成パワー：４００Ｗとした。比較のため、エッチングガスとしてＦ２ガスおよびＮＨ３ガスを用い、これらをプラズマ化せずにエッチングを行った（エッチング３）。この際の条件は、ウエハ温度：９０℃、圧力：５７３．３Ｐａ（４．３Ｔｏｒｒ）、Ｆ２ガス流量：５００～１５００ｓｃｃｍ、ＮＨ３ガス流量：５～３０ｓｃｃｍとした。
　これらいずれのエッチングにおいても、ポリシリコン膜のＳｉＯ２膜に対する選択比は５００以上の高い値であった。また、これらのエッチングにおけるポリシリコン膜のエッチングレートとＳｉＮ膜に対する選択比（Ｓｉ／ＳｉＮ）との関係は図５に示すようになった。すなわち、従来例であるＦ２ガスおよびＮＨ３ガスを用いてプラズマ化せずにエッチングした「エッチング３」の場合は、ＳｉＮ膜のエッチングが進み、選択比（Ｓｉ／ＳｉＮ）が８０と不十分な結果となった。これはポリシリコンがエッチングされた際に生成した反応生成物がＳｉＮ膜をエッチングするためと考えられる。また、エッチングレートも１００ｎｍ／ｍｉｎより小さく未だ不十分であった。これに対し、ＨＦガスおよびＮ２ガスのプラズマを用いた「エッチング１」およびＳＦ６ガスおよびＡｒガスのプラズマを用いた「エッチング２」は、選択比（Ｓｉ／ＳｉＮ）が５００であり、ポリシリコン膜のエッチングレートが１２０ｎｍ／ｍｉｎ以上であって、ターゲットである選択比（Ｓｉ／ＳｉＮ）が５００、エッチングレートが１００ｎｍ／ｍｉｎ以上を満たしていた。
　一方、ＨＦガスおよびＮ２ガスのプラズマを用いたエッチング１の場合は、ポリシリコン膜をオーバーエッチングした際にもＴｉＮ膜がダメージを受けていなかったが、ＳＦ６ガスおよびＡｒガスのプラズマを用いたエッチング２の場合は、ポリシリコン膜をオーバーエッチングした際にＴｉＮ膜の上部に若干ダメージが生じていた。この結果から、ＴｉＮ膜に対するエッチング選択性も考慮する場合は、ＨＦガスおよびＮ２ガスのプラズマを用いた「エッチング１」が好ましいことが確認された。
　＜他の適用＞
　以上、この発明の実施形態について説明したが、この発明は、上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で種々変形可能である。
　例えば、上記実施形態の装置は例示に過ぎず、種々の構成の装置により本発明のエッチング方法を実施することができる。
　また、被処理基板として半導体ウエハを用いた場合について示したが、半導体ウエハに限らず、ＬＣＤ（液晶ディスプレイ）用基板に代表されるＦＰＤ（フラットパネルディスプレイ）基板や、セラミックス基板等の他の基板であってもよい。
　さらに、上記実施形態では、適用例としてＤＲＡＭキャパシタの犠牲ポリシリコンのエッチングについて示したが、これに限らず、Ｌｏｇｉｃ　Ｆｉｎ－ＦＥＴ工程のポリシリコン除去、Ｓｉ　ｒｅｓｉｚｅ等、他の用途にも適用可能である。
　さらにまた、被処理体のシリコン部分としてポリシリコン膜を例示したが、これに限らず、シリコン基板や、エピタキシャル成長したシリコン結晶等の他のシリコン部分に適用可能である。
　１；処理システム、２；搬入出部、３；ロードロック室、４；熱処理装置、５；エッチング装置、６；制御部、１１；第１ウエハ搬送機構、１７；第２ウエハ搬送機構、４０；チャンバー、４２；載置台、４３；ガス供給機構、４４；排気機構、５６；シャワーヘッド、７１；ガス供給配管、７２；Ｆ含有ガス供給配管、７３；不活性ガス供給配管、７５；Ｆ含有ガス供給源、７６；不活性ガス供給源、７７；ガス励起部、Ｗ；半導体ウエハ

Claims (11)

  1. 　シリコン部分と窒化シリコン膜と酸化シリコン膜を有する被処理基板を準備することと、
    　フッ素含有ガスと不活性ガスを励起した状態で前記被処理基板に供給して、前記シリコン部分を前記窒化シリコン膜および前記酸化シリコン膜に対して選択的にエッチングすることと
    を有する、エッチング方法。
  2. 　前記シリコン部分のエッチングレートが１００ｎｍ／ｍｉｎ以上であり、前記シリコン部分の前記窒化シリコン膜および前記酸化シリコン膜に対するエッチング選択比が３００以上である、請求項１に記載のエッチング方法。
  3. 　前記フッ素含有ガスは、フッ化水素ガスおよび六フッ化硫黄ガスから選択される少なくとも１種である、請求項１に記載のエッチング方法。
  4. 　前記被処理基板は、Ｔｉ系膜をさらに有し、前記シリコン部分を前記Ｔｉ系膜に対しても選択的にエッチングする、請求項１に記載のエッチング方法。
  5. 　前記フッ素含有ガスは、フッ化水素ガスである、請求項４に記載のエッチング方法。
  6. 　前記不活性ガスは、Ｎ２ガスおよびＡｒガスから選択される少なくとも１種である、請求項１に記載のエッチング方法。
  7. 　前記フッ素含有ガスと不活性ガスとの体積比は、１０：１～１：１０の範囲である、請求項１に記載のエッチング方法。
  8. 　前記エッチングを行う際の前記被処理基板の温度は、２０～６０℃の範囲である、請求項１に記載のエッチング方法。
  9. 　前記エッチングを行う際の圧力は、６６．５～２６６Ｐａの範囲内である、請求項１に記載のエッチング方法。
  10. 　半導体基板上に下層の酸化シリコン膜が形成され、その上に犠牲ポリシリコン膜が形成され、前記犠牲ポリシリコン膜に円柱状の複数の凹部が形成され、前記凹部内に下部電極となるシリンダ状のＴｉＮ膜が形成され、前記犠牲ポリシリコン膜の上に前記ＴｉＮ膜を支える目的の窒化シリコン膜が形成された構造の半導体ウエハを準備することと、
    　フッ化水素ガスと不活性ガスを励起した状態で前記半導体ウエハに供給して、前記犠牲ポリシリコン膜を選択的にエッチングし、複数のシリンダ状の前記ＴｉＮ膜を、前記ＳｉＮ膜で支えられたＤＲＡＭキャパシタの下部電極として残存させることと
    を有する、ＤＲＡＭキャパシタの製造方法。
  11. 　コンピュータ上で動作し、エッチング装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、シリコン部分と窒化シリコン膜と酸化シリコン膜を有する被処理基板を準備することと、フッ素含有ガスと不活性ガスを励起した状態で前記被処理基板に供給して、前記シリコン部分を前記窒化シリコン膜および前記酸化シリコン膜に対して選択的にエッチングすることとを有するエッチング方法が行われるように、コンピュータに前記エッチング装置を制御させる、記憶媒体。
PCT/JP2017/025097 2016-08-22 2017-07-10 エッチング方法およびｄｒａｍキャパシタの製造方法 WO2018037739A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/327,039 US10854463B2 (en) 2016-08-22 2017-07-10 Etching method and method for manufacturing DRAM capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-161936 2016-08-22
JP2016161936A JP6689159B2 (ja) 2016-08-22 2016-08-22 エッチング方法およびｄｒａｍキャパシタの製造方法

Publications (1)

Publication Number Publication Date
WO2018037739A1 true WO2018037739A1 (ja) 2018-03-01

Family

ID=61245895

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/025097 WO2018037739A1 (ja) 2016-08-22 2017-07-10 エッチング方法およびｄｒａｍキャパシタの製造方法

Country Status (4)

Country Link
US (1) US10854463B2 (ja)
JP (1) JP6689159B2 (ja)
TW (1) TWI806835B (ja)
WO (1) WO2018037739A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022230118A1 (ja) * 2021-04-28 2022-11-03

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020061459A (ja) * 2018-10-10 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP7190988B2 (ja) 2019-08-21 2022-12-16 東京エレクトロン株式会社 エッチング方法及び基板処理装置
KR102368202B1 (ko) * 2020-02-19 2022-03-02 (주)한양기술공업 가스 포집 시스템 및 가스 포집 방법
WO2021167218A1 (ko) * 2020-02-19 2021-08-26 (주)한양기술공업 가스 포집 시스템 및 가스 포집 방법
US20220375751A1 (en) * 2021-05-24 2022-11-24 Applied Materials, Inc. Integrated epitaxy and preclean system
EP4362651A1 (en) * 2022-10-26 2024-05-01 Infineon Technologies Austria AG Electronic device including a superconducting electronic circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283476A (ja) * 1993-03-25 1994-10-07 Hitachi Ltd プラズマエッチング方法
JP2002524851A (ja) * 1998-08-31 2002-08-06 アプライド マテリアルズ インコーポレイテッド ポリシリコンをバックエッチングするプロセス及びトレンチキャパシタの製造への応用
JP2013008732A (ja) * 2011-06-22 2013-01-10 Elpida Memory Inc 半導体装置の製造方法
JP2013110139A (ja) * 2011-11-17 2013-06-06 Tokyo Electron Ltd 半導体装置の製造方法
WO2016056300A1 (ja) * 2014-10-10 2016-04-14 関東電化工業株式会社 ケイ素化合物用エッチングガス組成物及びエッチング方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283615B2 (en) * 2012-07-02 2019-05-07 Novellus Systems, Inc. Ultrahigh selective polysilicon etch with high throughput
JP6139986B2 (ja) 2013-05-31 2017-05-31 東京エレクトロン株式会社 エッチング方法
JP6426489B2 (ja) 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283476A (ja) * 1993-03-25 1994-10-07 Hitachi Ltd プラズマエッチング方法
JP2002524851A (ja) * 1998-08-31 2002-08-06 アプライド マテリアルズ インコーポレイテッド ポリシリコンをバックエッチングするプロセス及びトレンチキャパシタの製造への応用
JP2013008732A (ja) * 2011-06-22 2013-01-10 Elpida Memory Inc 半導体装置の製造方法
JP2013110139A (ja) * 2011-11-17 2013-06-06 Tokyo Electron Ltd 半導体装置の製造方法
WO2016056300A1 (ja) * 2014-10-10 2016-04-14 関東電化工業株式会社 ケイ素化合物用エッチングガス組成物及びエッチング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022230118A1 (ja) * 2021-04-28 2022-11-03
WO2022230118A1 (ja) * 2021-04-28 2022-11-03 東京エレクトロン株式会社 エッチング方法
JP7336623B2 (ja) 2021-04-28 2023-08-31 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
US20190206694A1 (en) 2019-07-04
TWI806835B (zh) 2023-07-01
TW201824387A (zh) 2018-07-01
JP6689159B2 (ja) 2020-04-28
JP2018032664A (ja) 2018-03-01
US10854463B2 (en) 2020-12-01

Similar Documents

Publication Publication Date Title
WO2018037739A1 (ja) エッチング方法およびｄｒａｍキャパシタの製造方法
JP6139986B2 (ja) エッチング方法
JP2016143781A (ja) エッチング方法
JP6258656B2 (ja) 基板処理方法および基板処理装置
JP6073172B2 (ja) エッチング方法
JP6393574B2 (ja) エッチング方法
JP6097192B2 (ja) エッチング方法
JP2019016698A (ja) エッチング方法および残渣除去方法
JP6239339B2 (ja) エッチング装置、エッチング方法、および基板載置機構
JP6110848B2 (ja) ガス処理方法
JP5997555B2 (ja) エッチング装置およびエッチング方法
JP2016012609A (ja) エッチング方法
WO2013183437A1 (ja) ガス処理方法
WO2015186461A1 (ja) エッチング方法
JP2015073035A (ja) エッチング方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17843226

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17843226

Country of ref document: EP

Kind code of ref document: A1