JPS61190944A - ドライエツチング装置 - Google Patents

ドライエツチング装置

Info

Publication number
JPS61190944A
JPS61190944A JP3038285A JP3038285A JPS61190944A JP S61190944 A JPS61190944 A JP S61190944A JP 3038285 A JP3038285 A JP 3038285A JP 3038285 A JP3038285 A JP 3038285A JP S61190944 A JPS61190944 A JP S61190944A
Authority
JP
Japan
Prior art keywords
wafer
electrode
power source
etching
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3038285A
Other languages
English (en)
Inventor
Tatsufumi Nishina
仁科 達史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP3038285A priority Critical patent/JPS61190944A/ja
Publication of JPS61190944A publication Critical patent/JPS61190944A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、ドライエツチング装置に関し、特に被処理部
材(半導体ウェー八等)の両面をエツチングできるドラ
イエツチング装置に関するものである。
〔背景技術〕
従来、半導体(シリコン)ウェーハの全表面に酸化膜を
形成し、更にS+3 Na膜を形成し、その後で、たと
えば5i2N、膜をマスクに用いたシリコンの選択酸化
を行うため、前記Si、N。
膜上にホトレジストを塗布し、これをパターニングし、
このパターン形状に合わせて前記5iiN4膜をドライ
エツチングする。このドライエツチングはたとえば第6
図のような構成のCF aガスを用いたドライエツチン
グ装置を用いて行う。即ち、反応容器1内の底部2上に
配設したサセプタ(下部電極)3と対向して上部電極4
が配設され、更に下部電極3が接地され、かつ上部電極
4が電極支持棒5、リード′41A6を介して一端が接
地された高周波電極7の他端に接続されている。そして
、サセプタ3上にエツチングすべきウェーハ8を載置し
、エツチングガスとしてCF aガスを導入しL部電極
4に高周波電界を印加してウェーハ8の表面側のSl:
l Na膜をレジストパターンに合わせてドライエツチ
ング(反応性プラズマエツチング)により除去する。
ところで、ウェーハの表面側に酸化膜やSt。
N4膜を反応炉で形成する際、ウェーハの裏面側にも同
時に酸化膜や3 i 3 Na膜が形成される。
このウェーハ裏面側のSi、N、をエツチングせずに残
しておくと、この裏面側のSi2 N<膜の存在により
ウェーハ表面側での後段の工程処理に悪影響を及ぼすこ
とがあるので、ウェーハ裏面側のSt、N、膜を除去す
る必要がある。
しかし、従来の第6図の如き装置では、ウェーハ8の裏
面側は、サセプタ3があるためウェーハ8の表面側と同
時にエツチングを行うことが不可能である。
そこで、ウェーハの裏面側をエッチするためには、まず
Si、N4膜に対するドライエツチングを行ったウェー
ハ表面側にホトレジストを平坦に塗布する。これは、平
行平板形プラズマドライエツチング装置を使用する場合
には、ウェーハを表面側と裏面側を逆にしてサセプタ上
に載置してウェーハの裏面側をエッチするとき、ウェー
ハ表面側を傷つけないためであり、また円筒形プラズマ
ドライエツチング装置を使用する場合には、ウェーハの
裏面側エッチのとき、ウェーハ表面側もエッチされてし
まうためである。次に他のドライエツチング装置(通常
第5図と同一の構成でも別の装置を用いる。)で、第5
図の場合と同様にしてサセプタ(下部電極)上にウェー
ハの裏面側を表にして載置し、ウェーハ裏面側の5iz
N4膜のエツチングを行い、この後このウェーハをドラ
イエツチング装置の反応容器から取り出してウェーハ表
面側の前記塗布レジストを除去する。次につ工−ハ表面
側に対し、前述したSi、N、膜をマスクとして用いた
選択酸化を行い、素子分離領域にチャンネルストツバ用
のフィールドイオン打ち込みによる拡散層と厚い酸化膜
の形成を行う。以下通常の処理工程に従い、たとえばM
OSデバイスを形成する。
以上から判るように従来のドライエツチング装置では、
ウェーへの表面側エッチのとき同時に裏面側をエッチす
ることができない。そこで、ウェーハの裏面側のSi3
N4膜エッチのため、ウェーハ表面側にホトレジストを
塗布する工程と、ウェーハ裏面側のSi、N4のドライ
エツチング工程とが必要となる。従って、これらの工程
骨だけ工程数が増加し、生産性が悪(なると共に、通常
他のドライエツチング装置を必要としており生産コスト
が高くなるという問題点がある。
なお、ドライエツチング技術については、株式会社プレ
スジャーナル社発行r Sem1cnductor W
orldJ 1982年6月号P87〜92にプラズマ
を利用したエツチング技術が開示されている。
〔発明の目的〕
本発明の目的は、1回のドライエツチング処理工程で被
処理部材(ウェーハ等)の両面をエッチすることができ
るようにし、処理工程数の短縮を図り、かつ従来の如き
被処理部材の裏面エッチ用に他のドライエツチング装置
を不要とし、もって生産性の向上と生産コストの低減を
図るようにしたドライエツチング装置を提供することに
ある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、ドライエツチング装置は容器内に、第1の高
周波電源に接続された第1の電極(平板状の上部電極)
と、第2の高周波電源に接続された第2の電極(平板状
の下部電極)と、前記第1の電極と前記第2の電極との
間に配置される被処理部材(たとえば表面側はレジスト
パターンに合わせてSt、N4膜のエッチを、裏面側は
Si。
N4膜の前面エッチを夫々行なわなければならないとい
ったように、両面にエッチすべき部材が形成されている
ウェーハなど)を保持するための、かつ接地電源に接続
された保持部材と、この保持部材に保持される前記被処
理部材の位置と、前記第2の電極との間に配置されたメ
ツシュ状電極とを備え、前記保持部材に保持された前記
被処理部材の表面側(たとえば第1の電極側にする。)
を平行平板形反応性プラズマエツチング(異方性)法を
用いて、また前記被処理部材る裏面側(第2の電極側)
を前記メツシュ状電極の配設による平行平板形反応性プ
ラズマエツチング(異方性の緩和)法を用いて、夫々エ
ッチすることができ、1回の処理工程で前記被処理部材
の両面のエッチすべき部材をエッチすることができ、従
って処理工程数の短縮を図り、かつ前記被処理部材の裏
面エッチ用の他のドライエツチング装置を不要とし、も
って生産性の向上と生産コストの低減を実現せんとする
ものである。
〔実施例〕
第1図は本発明によるドライエツチング装置の一実施例
を示すものである。ここでは、シリコンウェーへの表面
全体(表裏とも)に形成した酸化膜(SiO□膜)の全
面にて更に形成したSi。
N4膜に対し、ウェーハの表面側は選択酸化のためのレ
ジストパターンに合わせてSi、N4膜をエッチし、か
つウェーハの裏面側はSt、IN、膜を全面エッチする
場合のウェーハを被処理部材として用い、以下本発明を
第1図を用いて説明する。
第1図において、11は反応容器としてのエツチングチ
ャンバであって、このエツチングチャンバ11内には対
向して平板状の上部電極12(第1の電極)と平板状の
下部電極13(第2の電極)とが配設され、更に上部電
極12と下部電極13との略中間位置に配置される被処
理部材であるウェーハ14を保持するための保持部材と
してのつ工−ハホルダ15が配設されている。このウェ
ーハホルダ15は2個の断面コ字状の導電性部材15a
、15bからなり、これらの導電性部材L5a、15b
はエツチングチャンバ11に取り付けられた、しかも一
端が接地された導電性支持部材16に取り付けられてい
る。導電性部材15aの導電性支持部材16への取り付
けについては図示省略されているが、適宜な方法が考え
られる。
たとえば、導電性支持部材16のウェーハホルダ15へ
の取り付は側を第2図に示すようにコ字状にして、この
コ字状部16aの両端部16b。
16Cに夫々°ウェーハホルダ15を構成する導電性部
材15a、15bを溶着などにより取り付は固定すれば
よい。
またウェーハホルダ15の導電性部材15a。
15bの溝15c、15dに挿入され保持されるウェー
ハ14の位置と下部電極13との間にメソシュ状電極1
7がフローティング電極として配設されている。このメ
ツシュ状電極は適宜の手段でエツチングチャンバ11に
取り付は固定されている。また上部電極12は導電性の
電極支持棒18およびリード線19を介して一端が接地
された第1の高周波電源20 (第1の電源)の他端に
接続されている。また下部電極13は導電性の電極支持
棒21およびリード線22を介して一端が接地された第
2の高周波電源23 (第2の電源)の他端に接続され
ている。なお、25,26.27は夫々絶縁シール部材
である。またエツチングチャンバ11内にウェーハ14
を入れたり、エツチングチャンバ11内からウェーハ1
4を取り出したリするための開閉扉や反応ガスの導入孔
、排気孔などは図示省略されている。
このように構成されたドライエツチング装置において、
所定の圧力になるまで排気した後、エツチングチャンバ
11内に反応ガスとしてCF4ガス等を導入し、第1お
よび第2の高周波電源20および23により高周波電界
を上部電極12、下部電極13に印加して0.1〜数T
orrの圧力下でウェーハホルダ15に保持されたウェ
ーハ14の両面エツチング(平行平板形反応性プラズマ
エツチング)を行う。すなわちウェーハ14の表面側(
上部電極12側)に対してはSi3N4膜のレジストパ
ターンに合わせたエツチングを、ウェーハ14の裏面側
(下部電極13側)に対してはSi、N、膜の全面エツ
チングを行う。この場合、ウェーハ14を支持している
ウェーハホルダ15を接地電位としているが、ウェーハ
14は、その全表面に形成されている絶縁膜(ここでは
5i02膜やS i z N4膜)のため接地電位とな
らない。
しかし、被エツチング基板であるウェーハ14はプラズ
マ中に置かれており、このときのエツチングは化学反応
による平行平板形プラズマエツチングであるので、エツ
チングの均一性は担保される。
なお、ウェーハ14の側面の絶縁膜を少なくとも一部除
去し、これにより得られるシリコン基板とウェーハホル
ダ15とを電気的に接続されるようにすれば、ウェーハ
14の基板全体が接地電位となり、より一層エツチング
の均一性は確保される。
更に、ウェーハ14の表面側(上部電極12側)の平行
平板形反応性プラズマエツチングは異方性エツチングで
あり、このときウェーハ14の裏面がわでは同じく平行
平板型反応性プラズマエツチングのりめ異方性を示すが
、ここではメツシュ状電極17を配設したことによりそ
の異方性はやや緩和され等方性に近付くことになる。こ
れは、メツシュ状電極17によりライフタイムの短い電
荷(加速性の弱い電荷)がトラップされるためである。
このようにウェーハ14の裏面側ではエツチングの異方
性が緩和されることからして、表面側よりも同じガス雰
囲気(CF4)に対してエツチングにおける反応性が大
きくなる。従って、Si3N4膜の対S i Oz膜エ
ツチング選択比が大きくなることによってウェーハ14
の裏面側でSi3N4膜をエッチしたいのに更にSiO
□膜までエッチしてしまうような不具合が防止される。
以上のようにして、1回のドライエツチング工程で被処
理部材としてのウェーハ14の両面のエッチすべき部材
ここではたとえば5ilN4膜をエッチすることができ
、従来のようなウェーハの裏面エッチのための工程、即
ちウェーハの表面側のホトレジスト塗布工程とウェーハ
裏面のドライエツチング工程とを夫々省略できる。従っ
て従来に比して処理工程数の短縮を図ることができ、生
産性の向上を図ることができる。さらにウェーハの裏面
側を表面側と同時にエツチングすることができるため、
従来の如き他のドライエツチング装置が不要となり生産
コストの低減を図ることができるとけもにウェーハの両
面で素子構成する場合に有効である。
〔効果〕
(1)1回のドライエツチング工程で被処理部材の両面
のエッチすべき部材をエッチすることができ、従来の如
き被処理部材の裏面エッチのための別工程を省略できる
。従って、従来に比して処理工程数の短縮を図ることが
でき、生産性の向上を図ることができる。
(2)被処理部材の裏面側を表面側と同時にエツチング
することができるため、従来の如き他のドライエツチン
グ装置が不要となり生産コストの低減を図ることができ
る。
(3)被処理部材がウェーハの場合、両面で素子構成す
る際にもきわめて有効である。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえばメツシュ状電極17をフローティング電極とし
て用いているが、メツシュ状電極17はプラズマ中に配
置されるためこのメツシュ状電極17に第4の電源とし
ての可変可能な制御電源(直流電源)を接続してメツシ
ュ状電極17の電位を調整することにより、更にはメツ
シュ状電極17の配置位置を調整できる構成とし必要に
応じてメツシュ状電極17の配置位置を調整することに
より、ラジカル反応による反応性プラズマエツチングの
量を制御することができるようにしてもよい、またメツ
シュ状電極17を省略して第3図に示す如く構成しても
よい。この場合にはウェーハ14の両面とも平行平板形
反応性プラズマエツチング(異方性)が行われるが、前
述した第1実施例と同様のことがいえる。なお第1図、
第3図においては、ウェーハホルダ15を接地している
が、ウェーハホルダ15の支持部材16と接地間に高周
波電源を介挿してもよい。
また第1図では上部電極12側、下部電極13側に夫々
高周波電源20.23を接続し、かつウェーハホルダ1
5を接地しているが、第4図又は第5図に示すように構
成しても良い。即ち第4図または第5図では夫々第1図
における高周波電源23又は20を省略すると共にウェ
ーハホルダ15を接地せず、図示の如く第3の電源とし
ての第3の高周波電源27をコンデンサ28と共に介挿
し結合容量による自己バイアスをかけ、しかも高周波電
源27によって印加される高周波電力を高周波電源20
又は23によって印加される高周波電力よりも大となし
、数mTorrの圧力下で反応ガスとしてCF、ガスを
用いてウェーハ14上のSi3N4膜を、反応性スパッ
タエツチング(反応性イオンエツチング)法によりエッ
チすることができる。この場合、第4図ではウェーハ1
4の表面側(上部電極12側)を、第5図ではウェーハ
14の裏面側(下部電極13側)をエッチするとき、新
しく付着されるデポジション量よりもエッチ量の方が大
きいので全体としては本来のエッチすべき部材(ここで
は5t3N、膜)に対してはデポジションの量だけエッ
チ量が少なくなる。
このためたとえばMOSデバイスの多結晶シリコンゲー
トを断面形状として台形状にすることができ、眉間絶縁
膜のステップカバレッジが良好となり、この眉間絶縁膜
上に形成される配線の段差部での断線防止を図ることが
できる。また第4図ではウェーハ14の裏面側(下部電
極13側)、第5図ではウェーハ14の表面側(上部電
極12側)に対しては通常の反応性スパッタエツチング
が行われる。なお、第4図では下部電極13側に、第5
図では上部電極12側に夫々高周波電源を介挿してもよ
い0以上説明した第4図、第5図の場合は、第1図の平
行平板形反応性プラズマエツチングに対して反応性スパ
ッタエツチングが行われるが、第1図実施例で説明した
と同様のことがいえる。
〔利用分野〕 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるウェーハ上にSin
、膜とSi3N4膜とを順次形成した場合のSt、N4
膜のドライエツチングに適用した場合について説明した
が、それに限定されるものではなく、たとえばウェーハ
の両面に素子構成する場合にシリコン基板上に形成した
Si0g膜やSi、N、膜に対する、拡散層形成前工程
におけるイオン打ち込み領域形成のためのドライエツチ
ングに対しても適用できる。本発明は両面にドライエツ
チングすべき部材を有する被処理部材全般に適用できる
【図面の簡単な説明】
第1図は本発明によるドライエツチング装置の一実施例
を示す簡略断面図、 第2図は第1図のウェーハホルダの支持方法の一例を示
す要部平面図、 第3図〜第5図は夫々本発明の他の実施例を示す簡略断
面図、 第6図は従来のドライエツチング装置の一例を示す簡略
断面図である。 11・・・反応容器、12・・・上部電極、13・・・
下部ti、14・・・ウェーハ、15・・・ウェーハホ
ルダ、16・・・支持部材、17・・・メツシュ状電極
、20゜23.27・・・高周波電源、28・・・コン
デンサ。 代理人 弁理士   小川 勝男 第  1  図 第  2  図 第  3  図 第  4  図

Claims (1)

  1. 【特許請求の範囲】 1、容器内に、第1の電源に接続された第1の電極と、
    第2の電源に接続された第2の電極と、前記第1の電極
    と第2の電極との間に配置される被処理部材を保持する
    ためのかつ第3の電源に接続された保持部材とを少なく
    とも備え、前記被処理部材の両面エッチングを可能とし
    たことを特徴とするドライエッチング装置。 2、前記第1の電源として第1の高周波電源あるいは接
    地電源を用い、前記第2の電源として第2の高周波電源
    あるいは接地電源を用い、前記第3の電源として接地電
    源あるいは第3の高周波電源を用いてなる特許請求の範
    囲第1項記載のドライエッチング装置。 3、前記第1の電源および前記第2の電源としてそれぞ
    れ第1の高周波電源および第2の高周波電源を用い、か
    つ前記第3の電源として接地電源あるいは第3の高周波
    電源を用い、更に前記保持部材に保持される前記被処理
    部材の位置と前記第2の電極との間にメッシュ状の電極
    を配置してなる特許請求の範囲第1項記載のドライエッ
    チング装置。 4、前記メッシュ状電極をフローティング電極とするか
    、あるいは前記メッシュ状電極を第4の電源に接続して
    なる特許請求の範囲第3項記載のドライエッチング装置
    。 5、前記第3の電源として第3の高周波電源を用い、か
    つこの第3の高周波電源にコンデンサを接続してなる特
    許請求の範囲第2項記載のドライエッチング装置。 6、前記被処理部材として半導体ウェーハを用いてなる
    特許請求の範囲第1項ないし第5項のいずれか記載のド
    ライエッチング装置。
JP3038285A 1985-02-20 1985-02-20 ドライエツチング装置 Pending JPS61190944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3038285A JPS61190944A (ja) 1985-02-20 1985-02-20 ドライエツチング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3038285A JPS61190944A (ja) 1985-02-20 1985-02-20 ドライエツチング装置

Publications (1)

Publication Number Publication Date
JPS61190944A true JPS61190944A (ja) 1986-08-25

Family

ID=12302334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3038285A Pending JPS61190944A (ja) 1985-02-20 1985-02-20 ドライエツチング装置

Country Status (1)

Country Link
JP (1) JPS61190944A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01239917A (ja) * 1988-03-22 1989-09-25 Semiconductor Energy Lab Co Ltd プラズマ処理方法
JPH01243429A (ja) * 1988-03-24 1989-09-28 Semiconductor Energy Lab Co Ltd プラズマ処理方法
US5160398A (en) * 1989-11-17 1992-11-03 Sony Corporation Etching method and apparatus
JPH0511040U (ja) * 1991-07-23 1993-02-12 株式会社資生堂 粉体を充填した収納容器内の圧力測定装置
JPH10324981A (ja) * 1997-05-23 1998-12-08 Samuko Internatl Kenkyusho:Kk プラズマドライクリーナー
WO2015060069A1 (ja) * 2013-10-22 2015-04-30 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、及び基板処理装置並びに記録媒体

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01239917A (ja) * 1988-03-22 1989-09-25 Semiconductor Energy Lab Co Ltd プラズマ処理方法
JPH01243429A (ja) * 1988-03-24 1989-09-28 Semiconductor Energy Lab Co Ltd プラズマ処理方法
US5160398A (en) * 1989-11-17 1992-11-03 Sony Corporation Etching method and apparatus
US5314575A (en) * 1989-11-17 1994-05-24 Sony Corporation Etching method and apparatus
JPH0511040U (ja) * 1991-07-23 1993-02-12 株式会社資生堂 粉体を充填した収納容器内の圧力測定装置
JPH10324981A (ja) * 1997-05-23 1998-12-08 Samuko Internatl Kenkyusho:Kk プラズマドライクリーナー
WO2015060069A1 (ja) * 2013-10-22 2015-04-30 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、及び基板処理装置並びに記録媒体
JPWO2015060069A1 (ja) * 2013-10-22 2017-03-09 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、及び基板処理装置並びに記録媒体

Similar Documents

Publication Publication Date Title
JPH09283459A (ja) 基板処理方法および基板処理装置
JP3121524B2 (ja) エッチング装置
KR100702723B1 (ko) 드라이 에칭 방법
CN100362632C (zh) 干蚀刻方法
WO2013073193A1 (ja) 半導体装置の製造方法
JPS61190944A (ja) ドライエツチング装置
JPH04132220A (ja) プラズマテーパエッチング方法
JPH10135419A (ja) 白金薄膜の形成方法
US5310621A (en) Semiconductor photolithography with superficial plasma etch
JP3362093B2 (ja) エッチングダメージの除去方法
JPH0624186B2 (ja) ドライエツチング装置
KR20010023762A (ko) 에칭 균일성 향상 장치 및 방법
JPS6286716A (ja) 金属と半導体の間にオ−ム型接続を形成するための方法及びその装置
US20070077772A1 (en) Apparatus and method for manufacturing semiconductor device using plasma
JPH0457091B2 (ja)
KR100234542B1 (ko) 반도체장치의 제조방법
JPH0758083A (ja) 半導体製造装置
JP3357737B2 (ja) 放電プラズマ処理装置
US11404282B2 (en) Method of etching film and plasma processing apparatus
JP3208931B2 (ja) プラズマ処理装置とこれを用いたプラズマ処理方法
JPH10229118A (ja) 半導体装置の製造装置
US6020274A (en) Method and system for using N2 plasma treatment to eliminate the outgassing defects at the interface of a stop layer and an oxide layer
JP6328703B2 (ja) 半導体装置の製造方法
JPH10209126A (ja) プラズマエッチング装置
JP2548164B2 (ja) ドライエッチング方法