KR20010023762A - 에칭 균일성 향상 장치 및 방법 - Google Patents

에칭 균일성 향상 장치 및 방법 Download PDF

Info

Publication number
KR20010023762A
KR20010023762A KR1020007002418A KR20007002418A KR20010023762A KR 20010023762 A KR20010023762 A KR 20010023762A KR 1020007002418 A KR1020007002418 A KR 1020007002418A KR 20007002418 A KR20007002418 A KR 20007002418A KR 20010023762 A KR20010023762 A KR 20010023762A
Authority
KR
South Korea
Prior art keywords
sacrificial
plasma
semiconductor substrate
substrate
etching
Prior art date
Application number
KR1020007002418A
Other languages
English (en)
Inventor
로저 패트릭
필립엘. 존스
Original Assignee
로브그렌 리차드 에이치.
램 리서치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로브그렌 리차드 에이치., 램 리서치 코포레이션 filed Critical 로브그렌 리차드 에이치.
Publication of KR20010023762A publication Critical patent/KR20010023762A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • H01J2237/3343Problems associated with etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 기판을 에칭할 때 에칭 균일성을 향상시키기 위한 플라즈마 공정 챔버 내의 방법이 공개된다. 이 방법은 반도체 기판을 희생 기판 홀더에 위치시키는 단계를 포함한다. 플라즈마 공정 챔버 내의 플라즈마로 반도체 기판을 둘러싸는 희생 에칭부를 제시하도록 희생 기판 홀더가 배치되어, 희생 에칭부의 제 1 표면과 반도체 기판의 제 1 표면을 플라즈마가 동시에 에칭시킨다. 희생 에칭부의 제 1 표면은 플라즈마에 의해 에칭되는 물질로 형성된다. 이 방법은 반도체 기판과 희생 기판 홀더를 플라즈마 공정 챔버에 위치시키는 단계를 추가로 포함한다. 플라즈마 공정 챔버로 분사되는 에칭 소스 기체로부터 플라즈마를 충돌시키는 단계가 또한 포함된다. 부가적으로, 플라즈마를 사용하여 희생 에칭부의 제 1 표면과 반도체 기판의 제 1 표면을 동시에 에칭하는 단계가 또한 포함된다.

Description

에칭 균일성 향상 장치 및 방법{APPARATUS FOR IMPROVING ETCH UNIFORMITY AND METHODS THEREFOR}
반도체 집적 회로(IC)나 평면판 표시 장치를 제작할 때, 기판 표면에 원하는 패턴을 형성하기 위해 기판은 여러번 마스킹되고 에칭된다. 다른 에칭 기술도 존재하지만, 적절한 플라즈마 공정 챔버에서의 플라즈마 증가 에칭이 에칭 프로파일, 에칭 균일성, 에칭 선택성, 시간당 기판 생산량, 등의 개선에 적합한 것으로 판명되었다.
플라즈마 증가 에칭에서, 한 개 이상의 층을 가지는 기판은 적절한 포토레지스트 기술을 이용하여 먼저 마스킹된다. 예를 들어, 한 개의 이러한 포토레지스트 기술은 에칭될 층 위에 포토레지스트 층을 증착하는 단계와, 접촉 또는 계단 리소그래피 시스템으로 포토레지스트 물질을 노출시킴으로서 포토레지스트 층을 패터닝하는 단계로 구성된다. 그 후, 포토레지스트 물질은 마스크 형성을 위해 디벨로핑되어, 이어지는 에칭을 촉진시킨다. 기판은 플라즈마 공정 챔버로 이때 삽입되고, 여기서 플라즈마는 적절한 에칭 소스 기체와 충돌한다. 마스크에 의해 보호되지 않는 기판의 플라즈마 공격 영역에서 반응성 에칭 종은 원하는 패턴을 남긴다.
논의를 쉽게 하기 위해, 도 1은 플라즈마 공정 챔버(104) 내 배치되는 기판(102)을 포함하는 간단한 플라즈마 공정 시스템을 도시한다. 기판(102)은 척(10) 위에 배치되고, 이 척은 정전 척일 수도 있고, 에칭 동안에 기판(102)을 제자리에 보지하기 위한 기계적 클램프 척일 수도 있다.
샤워헤드(108)를 통해, 적절한 에칭 소스 기체가 플라즈마 공정 챔버의 플라즈마 영역(110)으로 분사된다. 에칭 소스 기체는 챔버 벽 내의 포트를 통해 또는 챔버 내부에 배치도는 기체 링을 통해 분사될 수도 있다. 한 개 이상의 RF 전력 공급원을 이용함으로서, 플라즈마 공정 챔버의 전극(예를 들어 샤워헤드(108)나 척(106))에 RF 전력을 가하는 것은 에칭 소스 기체를 점화시켜서, 기판(102) 위에 플라즈마 구름(112)을 형성한다. 앞서 언급한 바와 같이, 이때 기판(102)의 노출 영역은 플라즈마 구름(112)의 반응성 종에 의해 에칭된다. 에칭 부산물은 배출구(126)를 통해 배출된다.
후기 에칭 기판을 검사함에 있어서, 선호적인 변부 효과가 있음은 이미 발견된 바 있다. 이는 기판 표면 사이에서 에칭 속도를 불균일하게 한다. 선호적인 변부 효과는 중앙 영역과 같은 기판의 다른 영역에 대해 기판 변부의 에칭 속도의 상당한 증가를 보여준다. 도 1을 참고할 때, 예를 들어, 선호적인 변부 효과는 기판 변부(120)의 에칭 속도를 기판의 다른 영역의 에칭 속도보다 높게 한다. 선호적인 변부 효과는 기판(102)의 중심 위에 국부화된 반응성 고갈 영역의 존재로 인해 유발될 수 있다. 또한 반응성 종이 기판 표면부와 반응함에 따라, 반응성 종의 밀도는 국부화된 반응성 고갈 영역에서 감소한다. 반응할 변부에는 기판 표면이 거의 존재하지 않기 때문에 반응성 고갈은 기판 변부에서 무시할 수 있다. 따라서, 반응성 종의 밀도는 기판 변부에서 더 높게 나타난다(예를 들어 도 1의 기판 변부(120)). 국부화된 반응성 고갈 영역(기판 중심부 근처에 존재하는 경향이 있음)의 반응제 밀도보다 기판 변부에서의 반응제 밀도가 상대적으로 높기 때문에, 높은 에칭 속도가 기판 변부에 나타난다. 기판 변부(120)에는 반응성 종의 역확산이 존재한다. 보 1에서 화살표(130)로 표시되는 역확산은 기판 변부에 추가적인 반응성 종을 삽입시켜서 기판 변부에서의 에칭 속도를 증가시킨다.
도 2는 8-인치 웨이퍼에서의 에칭 속도를 단순하게 처리한 그래프로서, 기판 변부(202, 204)에서의 선호적인 에칭 효과를 도시한다. 기판 중심 부근에 국부화된 반응성 고갈 영역이 존재함으로 인해, 점(206)에서의 에칭 속도는 기판 변부(202, 204)에서의 에칭 속도보다 작게 나타난다.
기판 전체에서 에칭 균일성을 향상시키기 위하여, 상기 언급된 선호적인 에칭 효과를 보상하기 위해 많은 노력이 있었다. 한 경우에, 반응성 소스 기체가 기판의 중신 영역으로 흘러들어가는 것이 선호된다. 예를 들어, 다수의 주사 포트가 기판 변부 영역에 대해 기판(102)의 중심 영역 위에 위치하도록, 샤워헤드(108)의 주사 포트가 배치될 수 있다. 따라서, 상당한 양의 반응성 기체가 기판(102)의 중심 영역을 향해 보내진다. 이 방식으로, 선호적인 주사법이 국부화 반응성 고갈에 의한 문제를 가지는 영역의 반응성 종 밀도를 증가시킨다.
기판(102) 중심 영역 위의 반응성 종 밀도 증가는 이 영역에서 에칭 속도를 증가시키는 경향이 있다. 샤워헤드 주사 포트 패턴의 설계 방식에 따라, 선호적인 에칭 속도는 중심 영역의 에칭 속도를 증가시킬 수 있고, 심지어는 기판 변부에서의 에칭 속도 이상일 수도 있다. 예를 들어, 도 3은 기판에서 에칭 속도의 단순화된 그래프이고, 여기서 선호적인 주사가 사용되어, 기판(102) 중심 영역에서 반응성 종의 밀도를 증가시키고 이에 의해 에칭 속도를 증가시킨다. 도 3에 도시되는 바와 같이, 기판 중심 영역의 증가된 반응성 종 밀도로 인해 점(302) 근처에서 에칭 속도가 증가한다. 먼저 언급한 선호적인 변부 효과로 인해 점(304, 306)에서 에칭 속도가 다시 상승한다.
그러나 도 3에 도시되는 바와 같이, 점(308, 310) 근처와 같이 낮은 에칭 속도를 가지는 국부화된 영역이 여전히 존재한다. 선호적인 주사가 에칭 균일성에 일부 개선점을 제공할 수는 있지만, 기판 전체에서의 에칭 속도의 차가 상당히 커서, 불만족스런 에칭 처리를 얻을 수 있다.
앞서의 관점에서, 플라즈마 공정 챔버에서 반도체 기판을 에칭하면서 에칭 균일성을 향상하기 위한 바람직하고 개선된 기술이 제공된다.
본 발명은 반도체 기판 공정에 관한 것이다. 특히, 본 발명은 플라즈마 공정 챔버에서 반도체 기판을 에칭할 때 에칭 균일성을 향상시키기 위한 장치 및 방법에 관한 것이다.
본 발명은 한정용이 아니라 예시용으로 아래의 도면을 들어 설명된다.
도 1은 단순화된 플라즈마 공정 시스템.
도 2는 기판 변부의 선호적인 에칭 효과를 도시하는, 웨이퍼에서의 에칭속도 단순화된 그래프.
도 3은 선호적인 변부 효과를 완화시키고자 선호적인 주사법이 사용되는 도 2의 웨이퍼에 대한 에칭 속도의 단순화된 그래프.
도 4는 본 발명의 실시예에 따라 희생 에칭부를 포함하는, 희생 기판 홀더의 평면도.
도 5는 에칭용 플라즈마 공정 챔버에서 희생 에칭부와 기판의 조합이 배치되는 도면.
도 6은 공개된 희생 기판 홀더를 이용하여 에칭 균일성을 향상시키는 단계들의 순서도.
본 발명은 한 실시예에서, 반도체 기판을 에칭하면서 에칭 균일성을 개선하기 위한 플라즈마 공정 챔버에서의 방법에 관한 것이다. 이 방법은 반도체 기판을 희생 기판 홀더에 위치하는 과정을 포함한다. 플라즈마 공정 챔버 내의 플라즈마로 반도체 기판을 둘러싸는 희생 에칭부를 제시하도록 희생 기판 홀더가 배치되어, 희생 에칭부의 제 1 표면과 반도체 기판의 제 1 표면을 플라즈마가 동시에 에칭하게 한다. 희생 에칭부의 제 1 표면은 플라즈마에 의해 에칭될 수 있는 물질로 형성된다.
이 방법은 플라즈마 공정 챔버로 반도체 기판과 희생 기판 홀더를 위치시키는 단계를 또한 포함한다. 분사 에칭 소스 기체로부터 플라즈마 공정 챔버로 플라즈마를 충돌시키는 단계가 또한 포함된다. 추가적으로, 플라즈마를 이용하여 희생 에칭부의 제 1 표면과 반도체 기판을 동시에 에칭하는 단계가 또한 포함된다.
또다른 실시예에서, 본 발명은, 플라즈마 공정 챔버에서 반도체 기판을 에칭할 때, 에칭 균일성을 향상시키기 위한 희생 기판 홀더에 관한 것이다. 희생 기판 홀더는 반도체 기판을 둘러싸도록 배치되는 희생 에칭부를 포함한다. 반도체 기판과 희생 기판 홀더가 플라즈마 공정 챔버 내의 척에 배치될 때, 반도체 기판을 에칭하도록 배치되는 플라즈마에 의해 에칭될 수 있는 물질로 구성되는 제 1 표면을 희생 에칭부는 포함한다. 플라즈마 공정 챔버 내의 척에 반도체 기판과 희생 기판 홀더가 배치될 때, 희생 에칭부의 제 1 표면은 반도체 기판의 제 1 표면에 평행하고, 그래서, 희생 에칭부의 제 1 표면과 반도체 기판의 제 1 표면을 도시에 플라즈마가 에칭시킨다.
본 발명의 앞서의 장점과 다른 장점은 다음의 실시에와 여러 도면들을 참고할 때 명백해질 것이다.
본 발명은 첨부된 도면에 도시되는 바와 같이 몇몇 선호되는 실시예를 참조하여 상세히 지금부터 기술될 것이다. 다음의 내용에서, 본 발명의 이해를 돕기 위해 수많은 내용이 상세하게 설명될 것이다. 그러나, 모든 이러한 특정 세부사항까지 알 필요없이 본 발명이 실행될 수 있음을 당 분야의 통상의 지식을 가진 자는 알 수 있을 것이다. 다른 예에서, 본 발명의 본질을 흐리는 것을 방지하기 위해, 공지된 단계들은 상세히 기술되지 않을 것이다.
본 발명의 한 태양에 따라, 선호적인 변부 효과로 인한 에칭 속도 불균일성은 반도체 기판 에칭시 희생 기판 홀더를 사용함으로서 경감된다. 희생 기판 홀더는 반도체 기판을 둘러싸는 희생 에칭부를 포함하고, 희생 에칭부의 표면은 에칭될 기판 표면에 평행하다. 희생 에칭부의 표면이 에칭 부산물이 휘발성인 물질로 형성되는 것이 선호된다. 즉, 부산물은 많은 족적을 남기지 않으면서 플라즈마 공정 챔버로부터 쉽게 진공화될 수 있어야 한다.
에칭시, 선호적인 에칭 효과가 주로 희생 에칭부에서 에칭 속도를 증가시키도록 플라즈마가 희생 에칭부로 확장될 수 있다. 그러므로 기판(그리고 희생 에칭부의 내부)에서, 에칭 속도는 보다 양호한 균일성을 나타낸다.
여기서 공개된 발명이 어떤 플라즈마 공정 시스템에서도 사용될 수 있다는 것이 예상된다. 예를 들어, 건식 에칭, 반응성 이온 에칭(RIE), 자화 증가 반응성 이온 에칭(MERIE), 전자 사이클로트론 공명(ECR), 등에 이용되는 플라즈마 공정 챔버에서도 발명은 실행될 수 있다. 플라즈마가 고밀도 플라즈마(밀도가 1013/cm3 이상)인 지, 플라즈마에 전해지는 에너지가 충전적으로 결합된 평행 전극판을 통해, ECR 마이크로웨이브 플라즈마 소스를 통해, 또는 유도적으로 결합된 RF 소스(예를 들어 헬리콘, 헬리컬 레조네이터, 변압기 결합 플라즈마)를 통해 운반되는 지에 관계 없이 상기 내용은 사실이다. 그 중에도, ECR 및 TCP 공정 시스템이 상업적으로 가장 유용하다. TCP 시스템은 캘리포니아, 프레몬트 소재의 람 리서치 코러페이션의 제품을 이용할 수 있다. 선호되는 실시예에서, 발명은 람 리서치 코퍼레이션으로부터 9600 플라즈마 에칭 패밀리(예를 들어 9600, 9600 SE, 또는 9600 PTX)로 구현될 수 있다.
본 발명의 특징 및 장점은 아래의 내용과 도면을 참조하여 좀 더 풍부하게 연관될 것이다. 도 4는 내부 원주(404)와 외부 원주(406)를 가지는 희생 에칭부(402)를 포함하는 희생 기판 홀더의 평면도이다. 희생 에칭부(402)는 반도체 기판을 에칭하기 위해 사용되는 동일 플라즈마에 의해 에칭될 수 있는 물질로 형성되는 표면을 가진다. 내부 원주(404) 안에는, 기판 지탱부(408)가 존재하고, 이는 희생 기판 홀더를 따라 고갈되거나 공동인 부분을 나타낸다. 에칭 시에, 기판은 기판 지탱부(408) 내에 배치되고, 희생 기판 홀더는 에칭을 위한 플라즈마 공정 챔버의 워크 피스 홀더나 척의 상부에 위치한다.
도 5는 에칭시에 척(106)의 상부에 배치되는 희생 에칭부(402)와 기판(102)을 도시한다. 샤워헤드(502)는, 필요할 경우 선호되는 주사형 샤워헤드일 수 있음에 불구하고, 균일한 주사 포트 패턴을 가지는 샤워헤드를 나타낸다. 에칭 시에, 플라즈마 구름(504)은 기판(102)을 덮도록 나타나고, 희생 에칭부(402)의 변부 너머로 연장된다. 기판과 희생 에칭부(402)의 조합 표면 영역은 더 큰 기판으로 플라즈마 구름을 나타낸다. 그러므로, 조합된 구조의 변부가 좀더 선호적으로 에칭되지만, 이는 기판의 에칭 균일성에 미미한 효과를 보인다. 도 5를 참조하여, 희생 기판부(402)의 사용은 점선(510, 512) 사이의 에칭 속도를 보다 균일하게 한다.
또한, 반응성 종의 역확산이 기판(102)에서의 에칭 속도에 영향을 미친다. 이는 역확산이 희생 에칭부에서의 에칭 속도에 주로 영향을 미치고 기판(102)의 변부의 에칭 속도에는 거의 영향을 미치지 않기 때문이다. 언급한 바와 같이, 표면이나 전체 희생 에칭부(402)는 휘발성 부산물을 가지는 물질로 형성된다. 따라서, 희생 에칭부의 에칭은 플라즈마 공정 챔버(520)에 오명이나 족적을 거의 남기지 않는다.
예를 들어, 순수한 알미늄으로 형성되는 희생 에칭부는 금속화 에칭(예를 들어, Cl2/BCl3와 같은 염소계 에칭제를 이용하여 기판(102)의 상부의 알미늄 합금 에칭)에 대해 잘 작동하는 경향이 있다. 에칭되는 기판 층과 동일한 물질로 희생 에칭부(402)가 만들어지는 것이 가능하다. 그러나, 이러한 것이 반드시 필요한 것은 아니며, 상대적으로 적은 족적을 남기거나 상대적으로 작은 오염을 유발할 때 플라즈마 구름에 의해 에칭되어 사라지는 물질이라면 어느 것이라도 사용될 수 있다.
한 실시예에서, 기판(102)의 상부 표면이 희생 에칭부(402)의 상부 표면으로 채워지도록 희생 기판 홀더가 배치된다. 하지만 이것이 절대적으로 필요한 것은 아니다. 희생 기판 폴더는 기판(102)과 동일한 두께를 가질 수 있고, 기판 지탱부는 희생 기판부를 통해 빈 공동이어서, 에칭시에 기판 후면을 워크 피스 홀더나 척과 직접 접촉하도록 하게 할 수 있다. 대안으로, 희생 기판 홀더는 더 두꺼운 슬랩 물질로 형성되어, 그 내부가 기판(102)에 수용되도록 만들어지고, 이 경우 에칭 시에 희생 기판 홀더 내에 기판이 위치하게 된다.
기판(102)의 크기에 따라, 희생 에칭부(402)는 충분히 커서 기판의 에칭을 원하는 균일성 수준을 가지도록 균일하게 할 수 있어야 한다. 그러나, 부적절하게 넓은 희생 에칭부(402)는 플라즈마 공정 챔버 내로 목표 에칭 물질을 너무 많이 삽입하여, 반응성 종의 농도를 부적절하게 낮추고, 그래서 전체 에칭 속도를 저하시키고 시간당 처리량을 감소시킨다. 역으로, 부적절하게 좁은 희생 에칭부는 기판에서 에칭 균일성을 향상시키기 위한 선호적인 변부 효과를 보상할 만큼 충분하지 않다.
일반적으로, 기판(102)은 크기가 자유롭고 형태는 원형(예를 들자면 웨이퍼)이며, 다른 어떤 기학적 형태도 가정할 수 있다(글래스 패널의 경우와 같이 정사각형이나 직사각형). 기판의 특정 형태에 관계없이 희생 에칭부 내부에 기판이 편안하게 거주하도록, 희생 에칭부가 적절한 형태를 가질 수 있다.
앞서 언급한 바와 같이, 플라즈마 공정 챔버 내의 샤워헤드는 에칭 균일성 최적화에 적절한 패턴으로 배열되는 주사 포트를 가진다. 도 5의 예에서, 샤워헤드(502)는 샤워헤드의 하부 표면을 따라 균일한 패턴으로 배열되는 주사 포트를 가지고, 또한 다른 패턴도 사용될 수 있다. 예를 들어, 주사 포트는 필요할 경우 샤워헤드의 중심 주위(1인치 내 등)로 모여질 수 있다. 샤워헤드 주사 포트 패턴/희생 에칭부 배치의 특정 조합은 특정 플라즈마 공정 챔버의 특정 에칭을 위해 경험적으로 결정될 수 있다.
도 6은 본 발명의 한 측면에 따라, 희생 기판 폴더를 이용하여 에칭 균일성을 향상시키는 단계를 도시한다. 단계 602에서, 희생 기판 홀더가 제공된다. 단계 604에서, 기판은 기판 홀더 내에 위치하여, 플라즈마가 기판 표면과 희생 기판 홀더의 희생 에칭부를 동시에 에칭하게 한다. 단계 606에서, 희생 기판 홀더와 기판은 플라즈마 공정 챔버 내의 워크 피스 홀더(예를 들어 척)에 위치한다. 단계 608에서, 플라즈마는 분사된 에칭 소스 기체로부터 플라즈마 공정 챔버내에서 충돌하여, 희생 에칭부의 표면과 반도체 기판의 표면을 동시에 에칭하고(단계 610), 그래서 기판 표면에서 에칭 균일성을 향상시킨다.
한 예에서, 알미늄과 약 1% 실리콘으로 구성되는 금속화 층을 가지는 8-인치 웨이퍼가 9600SE 플라즈마 공정 챔버에서 에칭된다. 이 에칭을 위해 사용되는 샤워헤드는 중심 주사형 샤워헤드이고, 헤드의 1인치 원 내에 모이는 주사 포트를 가진다. 희생 에칭부는 약 0.56 인치 폭이고, 99.999% 순도의 알미늄으로 형성된다. 표 1의 에칭 방법을 이용하여, 희생 기판 홀더 없이 실행되는 에칭에서 개선된 에칭 속도 균일성을 관측할 수 있다.
챔버압(mTorr) 12
상부 출력(W) 350
하부 출력(W) 132
BCl3의 유동속도(sccm) 75
Cl2의 유동속도(sccm) 75
헬륨 냉각압(Torr) 8
내구성(초) 50
표 1
앞서로부터 알 수 있는 바와 같이, 발명은 시간 및 비용 소요가 큰 에칭 과정이나 에칭 장비를 사용하지 않으면서 기판 전체의 에칭 균일성을 이롭게 개선시킨다. 에칭 균일성 문제를 처리하기 위해 희생 기판 홀더를 사용하는 것은 간단하고 저렴한 방식으로 기존 플라즈마 공정 챔버를 갱신할 수 있어서, 본 발명의 이점을 제공하고 기존 반도체 제작 장비에의 투자를 연속성있게 할 수 있다. 불명확한 방식으로, 발명은 선호적인 변부 효과를 해결하기 위해 챔버 내로 부가적인 구조를 삽입할 수 있다. 부가적 구조의 이러한 의도적 삽입은 에칭시 공격받는 구조의 수를 감소시킴으로서 챔버 오염과 반응제 사용을 최소화시키는 현 경향에 반대하는 효과가 있다.
일부 경우에, 샤워헤드(502)의 폴리머 증착량을 감소시키는 데 본 발명이 유용하다는 것이 발견되었다. 포토레지스트 마스크가 부분적으로 부식되고 플라즈마 공정 챔버(520) 내에 폴리머를 형성함에 따라 폴리머 증착이 에칭시에 발생한다. 샤워헤드(502)에서, 폴리머는 주사 포트(402)없는 영역에 선호적으로 증착된다. 에칭 속도 균일성이 희생 에칭부(402)의 사용을 통해 개선됨에 따라, 주사포트를 비균일 패턴으로 배치할 필요성이 감소한다. 따라서, 주사 포트는 샤워 헤드(502)의 하부 표면 전체에서 균일하게 배치될 것이고, 그래서 폴리머의 선호적 증착을 위한 영역을 감소시킬 것이다. 그 결과는 클리너 샤워헤드이고, 이는 클리닝 사이의 구간을 증가시킨다.
본 발명이 몇몇 선호되는 실시예를 통해 설명되었지만, 본 발명의 범위 내에서 여러 변경 및 수정이 가능할 것이다. 본 발명의 장치 및 방법을 구현하는 데 있어 여러 가지 방법이 가능하다는 것을 주목해야 한다. 그러므로, 본 발명의 진정한 정신과 범위 내에서 모든 수정과 변경을 포함하여, 다음의 첨부된 청구 범위가 해석되어야 할 것이다.

Claims (24)

  1. 플라즈마 공정 챔버에서, 반도체 기판을 에칭할 때 에칭 균일성을 개선시키는 방법으로서, 상기 방법은:
    희생 기판 홀더 내로 반도체 기판을 위치시키고; 이때, 상기 플라즈마 공정 챔버 내의 플라즈마로 상기 반도체 기판을 둘러싸는 희생 에칭부를 제공하도록 상기 반도체 기판 홀더가 배열되어, 상기 플라즈마가 상기 희생 에칭부의 제 1 표면과 상기 반도체 기판의 제 1 표면을 동시에 에칭하며, 상기 희생 에칭부의 상기 제 1 표면은 상기 플라즈마에 의해 에칭될 수 있는 물질로 형성되며,
    상기 플라즈마 공정 챔버 내로 상기 희생 기판 홀더와 상기 반도체 기판을 위치시키며;
    상기 플라즈마 공정 챔버 내로 분사되는 에칭 소스 기체로부터 상기 플라즈마를 충돌시키고; 그리고
    상기 플라즈마를 이용하여 상기 반도체 기판의 제 1 표면과 상기 희생 에칭부의 상기 제 1 표면을 동시에 에칭하는; 이상의 단계로 구성되는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 반도체 기판은 웨이퍼를 나타내고, 상기 희생 에칭부는 상기 웨이퍼를 둘러싸는 링을 나타내는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 희생 기판 홀더는 상기 기판을 둘러싸는 동심 링이며, 반도체 기판의 제 2 표면은 상기 플라즈마 공정 챔버의 척과 직접 접촉하는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 에칭은 금속화 에칭이고, 상기 물질은 알미늄인 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서, 상기 에칭 소스 기체는 염소를 포함하는 것을 특징으로 하는 방법.
  6. 제 5 항에 있어서, 상기 플라즈마 공정 챔버는 유도적으로 결합되는 플라즈마 공정 챔버인 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 상기 반도체 기판은 집적 회로(IC) 제작용 기판을 나타내는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 상기 플라즈마 공정 챔버는 유도적으로 결합된 플라즈마 공정 챔버인 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서, 상기 플라즈마 공정 챔버는 변압기 결합 플라즈마 공정 챔버를 나타내는 것을 특징으로 하는 방법.
  10. 제 1 항에 있어서, 상기 플라즈마 공정챔버 내에서 상기 플라즈마에 에칭될 때 휘발성 부산물을 형성하도록 상기 물질이 형성되는 것을 특징으로 하는 방법.
  11. 플라즈마 공정 챔버에 반도체 기판을 에칭할 때, 에칭 균일성을 개선하기 위한 희생 기판 홀더로서, 상기 희생 기판 홀더는:
    상기 반도체 기판을 둘러싸도록 배치되는 희생 에칭부로 구성되고, 상기 플라즈마 공정 챔버 내의 척에 상기 희생 기판 홀더와 상기 반도체 기판이 배치될 때 상기 반도체 기판을 에칭하도록 배치되는 플라즈마에 의해 에칭될 수 있는 물질로 구성되는 제 1 표면을 상기 희생 에칭부가 포함하고,
    상기 반도체 기판과 상기 희생 기판 홀더가 상기 플라즈마 공정 챔버 내의 상기 척에 배치도리 때 상기 희생 에칭부의 상기 제 1 표면은 상기 반도체 기판의 제 1 표면과 평행하여, 상기 플라즈마가 상기 반도체 기판의 상기 제 1 표면과 상기 희생 에칭부의 상기 제 1 표면을 동시에 에칭하는 것을 특징으로 하는 희생 기판 홀더.
  12. 제 11 항에 있어서, 상기 반도체 기판은 웨이퍼를 나타내고, 상기 희생 기판부는 상기 웨이퍼를 둘러싸는 링을 나타내는 것을 특징으로 하는 희생 기판 홀더.
  13. 제 11 항에 있어서, 상기 희생 기판 홀더는 상기 기판을 둘러싸는 링이고, 반도체 기판의 제 2 표면은 플라즈마 공정 챔버의 상기 척과 직접 접촉하는 것을 특징으로 하는 희생 기판 홀더.
  14. 제 11 항에 있어서, 상기 플라즈마는 상기 반도체 기판의 금속화 층을 에칭하도록 배치되고, 상기 물질은 알미늄인 것을 특징으로 하는 희생 기판 홀더.
  15. 제 11 항에 있어서, 상기 플라즈마 공정 챔버는 유도적으로 결합되는 플라즈마 공정 챔버인 것을 특징으로 하는 희생 기판 홀더.
  16. 제 11 항에 있어서, 상기 반도체 기판은 집적 회로(IC) 제작용 기판을 나타내는 것을 특징으로 하는 희생 기판 홀더.
  17. 제 11 항에 있어서, 상기 플라즈마 공정 챔버는 유도적으로 결합되는 플라즈마 공정 챔버를 나타내는 것을 특징으로 하는 희생 기판 홀더.
  18. 제 11 항에 있어서, 상기 플라즈마 공정 챔버는 고밀도 플라즈마 공정 챔버인 것을 특징으로 하는 희생 기판 홀더.
  19. 제 11 항에 있어서, 상기 플라즈마 공정 챔버 내의 상기 플라즈마에 의해 에칭될 때, 휘발성 부산물을 형성하도록 상기 물질이 선택되는 것을 특징으로 하는 희생 기판 홀더.
  20. 플라즈마 공정 챔버에서, 반도체 기판을 에칭할 때 에칭 균일성을 향상시키기 위한 장치로서, 상기 장치는 상기 반도체 기판을 둘러싸는 희생 수단으로 구성되고, 상기 희생 수단은 상기 플라즈마 공정 챔버 내의 플라즈마에 상기 희생 수단의 표면 수단을 제시하여, 상기 반도체 기판과 상기 희생 수단이 플라즈마 공정 챔버 내의 척에 배치될 때 상기 플라즈마가 상기 반도체 기판의 제 1 표면과 상기 표면 수단을 동시에 에칭시키며, 상기 표면 수단은 상기 플라즈마에 의해 에칭될 수 있는 물질로 구성되고,
    상기 플라즈마 공정 챔버 내의 상기 척위에 상기 반도체 기판과 상기 희생 수단이 배치될 때, 표면 수단은 상기 반도체 기판의 제 1 표면에 평행한 것을 특징으로 하는 장치.
  21. 제 20 항에 있어서, 상기 플라즈마는 상기 반도체 기판의 금속화 층을 에칭하도록 배치되고, 상기 물질은 알미늄인 것을 특징으로 하는 장치.
  22. 제 21 항에 있어서, 상기 물질은 순수한 알미늄인 것을 특징으로 하는 장치.
  23. 제 20 항에 있어서, 상기 플라즈마 공정 챔버는 유도적으로 결합되는 플라즈마 공정 챔버를 나타내는 것을 특징으로 하는 장치.
  24. 제 20 항에 있어서, 상기 플라즈마 공정 챔버 내에서 상기 플라즈마에 의해 에칭될 때 휘발성 부산물을 형성하도록 상기 물질이 선택되는 것을 특징으로 하는 장치.
KR1020007002418A 1997-09-09 1998-09-01 에칭 균일성 향상 장치 및 방법 KR20010023762A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/925,985 1997-09-09
US08/925,985 US20010049196A1 (en) 1997-09-09 1997-09-09 Apparatus for improving etch uniformity and methods therefor
PCT/US1998/018264 WO1999013489A2 (en) 1997-09-09 1998-09-01 Apparatus for improving etch uniformity and methods therefor

Publications (1)

Publication Number Publication Date
KR20010023762A true KR20010023762A (ko) 2001-03-26

Family

ID=25452541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007002418A KR20010023762A (ko) 1997-09-09 1998-09-01 에칭 균일성 향상 장치 및 방법

Country Status (6)

Country Link
US (1) US20010049196A1 (ko)
EP (1) EP1016116A2 (ko)
JP (1) JP2002511642A (ko)
KR (1) KR20010023762A (ko)
TW (1) TW396451B (ko)
WO (1) WO1999013489A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075771B2 (en) * 2003-05-21 2006-07-11 Tokyo Electron Limited Apparatus and methods for compensating plasma sheath non-uniformities at the substrate in a plasma processing system
US20080296261A1 (en) * 2007-06-01 2008-12-04 Nordson Corporation Apparatus and methods for improving treatment uniformity in a plasma process
KR102421082B1 (ko) * 2018-04-04 2022-07-14 어플라이드 머티어리얼스, 인코포레이티드 바이어스 동작에 대한 rf 맞춤조정된 전압
CN111180370A (zh) * 2020-02-21 2020-05-19 北京北方华创微电子装备有限公司 晶圆承载托盘及半导体加工设备
US20230411164A1 (en) * 2022-06-15 2023-12-21 Nanya Technology Corporation Method of plasma etching

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920003789B1 (ko) * 1988-02-08 1992-05-14 니뽄 덴신 덴와 가부시끼가이샤 플라즈마 스퍼터링을 이용한 박막 형성 장치 및 이온원
US4911814A (en) * 1988-02-08 1990-03-27 Nippon Telegraph And Telephone Corporation Thin film forming apparatus and ion source utilizing sputtering with microwave plasma
DE3936016A1 (de) * 1989-10-28 1991-05-02 Philips Patentverwaltung Verfahren zur herstellung optischer schichten auf planaren substraten
US5292400A (en) * 1992-03-23 1994-03-08 Hughes Aircraft Company Method and apparatus for producing variable spatial frequency control in plasma assisted chemical etching
JP3227522B2 (ja) * 1992-10-20 2001-11-12 株式会社日立製作所 マイクロ波プラズマ処理方法及び装置
US5993594A (en) * 1996-09-30 1999-11-30 Lam Research Corporation Particle controlling method and apparatus for a plasma processing chamber

Also Published As

Publication number Publication date
TW396451B (en) 2000-07-01
EP1016116A2 (en) 2000-07-05
JP2002511642A (ja) 2002-04-16
US20010049196A1 (en) 2001-12-06
WO1999013489A2 (en) 1999-03-18
WO1999013489A3 (en) 1999-05-06

Similar Documents

Publication Publication Date Title
KR101164829B1 (ko) 일 세트의 플라즈마 처리 단계를 튜닝하는 방법 및 장치
KR100530246B1 (ko) 자체 세정가능한 에칭 공정
KR100274306B1 (ko) 에칭방법
JP3647530B2 (ja) 平行電極エッチングの操作のための上段電極
US6514378B1 (en) Method for improving uniformity and reducing etch rate variation of etching polysilicon
US20100108262A1 (en) Apparatus for in-situ substrate processing
KR102099408B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR20020070255A (ko) 플라즈마 에칭 챔버에 대한 다단계 세정
KR100733992B1 (ko) 바이폴라 esc 시스템의 동적 플라즈마 처리를 위한 방법및 장치
KR20030031190A (ko) 실리콘 에칭 및 챔버의 세정 프로세스의 통합
KR20190008227A (ko) 에칭 방법
US5983829A (en) Microwave plasma etching apparatus
US7578945B2 (en) Method and apparatus for tuning a set of plasma processing steps
JP3520577B2 (ja) プラズマ処理装置
KR20010023762A (ko) 에칭 균일성 향상 장치 및 방법
TWI759348B (zh) 被處理體之處理方法
US7189653B2 (en) Etching method and etching apparatus
JP3172340B2 (ja) プラズマ処理装置
JP4865951B2 (ja) プラズマエッチング方法
JPS61190944A (ja) ドライエツチング装置
JP2002009048A (ja) プラズマ処理装置のフォーカスリング
JP3220528B2 (ja) 真空処理装置
JP2885150B2 (ja) ドライエッチング装置のドライクリーニング方法
KR20200108787A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JPH06120140A (ja) 半導体製造方法および装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid