KR101164829B1 - 일 세트의 플라즈마 처리 단계를 튜닝하는 방법 및 장치 - Google Patents

일 세트의 플라즈마 처리 단계를 튜닝하는 방법 및 장치 Download PDF

Info

Publication number
KR101164829B1
KR101164829B1 KR1020077006729A KR20077006729A KR101164829B1 KR 101164829 B1 KR101164829 B1 KR 101164829B1 KR 1020077006729 A KR1020077006729 A KR 1020077006729A KR 20077006729 A KR20077006729 A KR 20077006729A KR 101164829 B1 KR101164829 B1 KR 101164829B1
Authority
KR
South Korea
Prior art keywords
plasma
material comprises
etching
substrate
uniform ring
Prior art date
Application number
KR1020077006729A
Other languages
English (en)
Other versions
KR20070060093A (ko
Inventor
바히드 바헤디
존 이 도거티
하미트 싱
안토니 천
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20070060093A publication Critical patent/KR20070060093A/ko
Application granted granted Critical
Publication of KR101164829B1 publication Critical patent/KR101164829B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C1/00—Processes, not specifically provided for elsewhere, for producing decorative surface effects
    • B44C1/22—Removing surface-material, e.g. by engraving, by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
    • C03C23/006—Other surface treatment of glass not in the form of fibres or filaments by irradiation by plasma or corona discharge
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

플라즈마 처리 시스템에 있어서, 일 세트의 플라즈마 처리 단계를 튜닝하는 방법이 개시된다. 이 방법은 플라즈마 처리 시스템의 플라즈마 리액터 내에 중성체 및 이온을 포함하는 제 1 플라즈마를 가격하는 단계를 포함한다. 이 방법은 또한 기판상의 일세트의 층들을 제 1 에칭 단계에서 에칭하는 단계, 가동성 균일 링을 기판 주위에 위치선정하는 단계로서, 균일 링의 저부 표면이 기판의 최상부 표면과 대략 동일한 높이인, 상기 위치선정하는 단계, 및 상기 플라즈마 처리 시스템의 상기 플라즈마 리액터 내에 본질적으로 중성체로 구성된 제 2 플라즈마를 가격하는 단계를 포함한다. 이 방법은 기판상의 상기 세트의 층들을 제 2 에칭 단계에서 에칭하는 단계를 더욱 포함하고, 제 1 단계에서의 에칭 및 제 2 단계에서의 에칭은 실질적으로 균일하다.
플라즈마 처리 시스템, 플라즈마 리액터, 가동성 균일 링, 플라즈마 처리 챔버, 중성체 밀도.

Description

일 세트의 플라즈마 처리 단계를 튜닝하는 방법 및 장치{METHODS AND APPARATUS FOR TUNING A SET OF PLASMA PROCESSING STEPS}
본 발명의 배경
본 발명은 일반적으로 기판 제조 기술에 관한 것이며, 특히 일 세트의 플라즈마 처리 단계를 튜닝하는 방법 및 장치에 관한 것이다.
기판, 예를 들어 평면 패널 디스플레이 제조에서 사용되는 것 등의 유리 패널 또는 반도체 기판의 처리에 있어서, 플라즈마가 종종 채용된다. 예를 들어 기판 처리의 일부로서, 기판은 각각이 집적회로가 될 복수의 다이, 또는 직사각형 영역으로 분할된다. 그 후, 기판은 그 위에 전기 부품을 형성하기 위하여 재료가 선택적으로 제거 (에칭) 되고 증착 (디포지션) 되는 일련의 단계에서 처리된다.
예시적인 플라즈마 처리에 있어서, 기판은 에칭 전에 (포토레지스트 마스크 등의) 경화된 에멀젼 박막으로 코팅된다. 그 후, 경화된 에멀젼 영역은 선택적으로 제거되어 하층의 부품이 노출되도록 한다. 그 후, 기판은 척 또는 피데스탈이라고 불리는, 단극 또는 양극 전극을 포함하는 기판 지지 구조상의 플라즈마 처리 챔버 내에 위치된다. 그 후, 적절한 플라즈마가 순차적으로 가해져 기판상의 여러 노출 층을 에칭한다.
플라즈마는 일반적으로 부분적으로 이온화된 가스로 구성된다. 플라즈마 방전은 RF 구동이고 약하게 이온화되기 때문에, 플라즈마 내의 전자는 이온과 열적 평형에 있지 않다. 즉, 더 무거운 이온은 배경 가스 (예를 들어, 아르곤 등) 와의 충돌에 의해 에너지를 효율적으로 교환하는 반면, 전자는 열 에너지를 흡수한다. 전자는 이온의 질량보다 실질적으로 더 작은 질량을 갖기 때문에 전자 열 속도는 이온 열 속도 보다 훨씬 크다. 이것은 더 빠르게 이동하는 전자를 플라즈마 처리 시스템 내의 표면으로 잃어버리게 하여, 후속하여 플라즈마와 표면 사이에 양으로 하전된 이온 쉬스 (sheath) 를 생성하는 경향이 있다. 그 후, 쉬스로 들어가는 이온은 표면으로 가속된다.
낮은 RF 주파수는 플라즈마 이온이 일 RF 사이클이 되지 않아서 쉬스를 가로지르도록 하여, 이온 에너지에 있어서의 큰 변화를 발생시키는 경향이 있다. 마찬가지로, 높은 RF 주파수는 플라즈마 이온이 쉬스를 가로지르는데 수 RF 사이클이 걸리도록 하여, 보다 더 일관성 있는 세트의 이온 에너지를 발생시키는 경향이 있다. 높은 주파수는 유사한 전력 레벨에서 낮은 주파수 신호에 의해 여기되는 때보다 더 낮은 쉬스 전압을 초래하는 경향이 있다.
이제 도 1을 참조하면, 플라즈마 처리 시스템 부품의 단순화된 다이어그램이 도시되어 있다. 일반적으로, 적절한 세트의 가스가 가스 분배 시스템 (122) 으로부터 입구 (108) 를 통하여 챔버 (102) 내로 흘러든다. 이들 플라즈마 처리 가스는 후속하여 정전 척 (116) 상의 에지 링 (115) 으로 위치선정된, 유리 판 또는 반도체 기판 등의 기판의 노출 영역을 처리 (예를 들어, 에칭 또는 증착) 하기 위하여, 플라즈마를 형성하도록 이온화될 수 있다. 게다가, 라이너 (117) 는 기판 (114) 상에 플라즈마를 최적화하는 것을 도울 뿐아니라 플라즈마와 플라즈마 처리 챔버 사이에 장벽을 제공한다.
가스 분배 시스템 (122) 는 통상 플라즈마 처리 가스 (예를 들어, C4F8, C4F6, CHF3, CH2F3, CF4, HBr, CH3F, C2F4, N2, O2, Ar, Xe, He, H2, NH3, SF6, BCl3, Cl2, WF6 등) 를 포함하는 압축 가스 실린더 (124a-f) 로 구성되어 있다. 가스 실린더 (124a-f) 는 국부 배출 환기장치를 제공하는 엔클로저 (128) 에 의해 더욱 보호될 수 있다. 질량 유동 제어기 (126a-f) 는 통상 플라즈마 처리 시스템으로의 가스의 질량 유동을 측정 및 조정하기 위하여 반도체 산업에서 통상적으로 사용되는 (트랜스듀서, 제어 밸브 및 제어 및 신호처리 일렉트로닉스로 구성되는) 자장 디바이스 (self-contained devices) 이다. 인젝터 (109) 는 플라즈마 처리 가스 (124) 를 챔버 (102) 내로 도입한다.
유도 코일 (131) 은 유전체 윈도우 (104) 에 의해 플라즈마로부터 분리되고, 일반적으로 플라즈마 (110) 를 생성하기 위하여 플라즈마 처리 가스 내에 시변 전류를 유도한다. 이 윈도우는 플라즈마 (110) 로부터 유도 코일을 보호하고, 발생된 RF 장이 플라즈마 처리 챔버 내로 투과하도록 한다. 유도 코일 (131) 의 리드 (130a-b) 에는 RF 발생기 (138) 에 결합될 수 있는 매칭 네트워크 (132) 가 결합된다. 매칭 네트워크 (132) 는 통상적으로 13.56 MHz 및 50 옴에서 동작하는 RF 발생기 (138) 의 임피던스를 플라즈마 (110) 의 임피던스에 매칭을 시도한다.
일반적으로, 일단 플라즈마가 점화되면 몇몇 타입의 냉각 시스템이 열적 평 형을 이루기 위하여 척에 결합된다. 냉각 시스템 자체는 보통 척 내에 캐비티를 통하여 냉매를 펌핑하는 냉각기와, 척과 기판 사이에 펌핑되는 헬륨 가스로 구성된다. 발생된 열을 제거할 뿐아니라, 헬륨은 또한 냉각 시스템이 열 소실을 신속하게 제어할 수 있게 한다. 즉, 헬륨 압력을 증가시키는 것은 후속적으로 또한 열 전달율을 증가시킨다. 또한, 대부분의 플라즈마 처리 시스템은 오퍼레이팅 소프트웨어 프로그램을 포함하는 정교한 컴퓨터에 의해 제어된다. 통상적인 오퍼레이팅 환경에 있어서, 제조 공정 파라미터 (예를 들어, 전압, 가스 유동 혼합비, 가스 유동률, 압력 등) 는 일반적으로 특별한 플라즈마 처리 시스템 및 특정의 비법에 대하여 구성된다.
일반적으로, 기판상의 여러 층을 에칭하는 데 사용되는 3가지 타입의 에칭 공정, 즉 순수 화학적 에칭, 순수 물리적 에칭 및 리액티브 이온 에칭이 있다.
순수 화학적 에칭은 일반적으로 어떤 물리적 충격도 포함하지 않고, 오히려 기판상의 물질 (예를 들어, Al 등) 과 중성 분자 (중성체) 의 화학적 상호작용을 포함한다. 후속적으로, 화학 반응률은 공정에 따라 매우 높거나 매우 낮을 수 있다. 예를 들어, 플루오르-기반 분자는 기판상의 유전 물질과 화학적으로 상호작용하는 경향이 있고, 산소-기반 분자는 포토레지스트 등의, 기판상의 유기 물질과 화학적으로 상호작용하는 경향이 있다.
종종 스퍼터링이라고 불리는 순수 이온 에칭은 기판으로부터 물질 (예를 들어, 산화물 등) 을 제거하는 데 사용된다. 통상적으로 아르곤 등의 불활성 가스는 플라즈마에서 이온화되고, 후속하여 음으로 대전된 기판을 향하여 가속된다. 순수 이온 에칭은 이방성 (즉, 주로 일 방향성) 이고 비선택적이다. 즉, 대부분의 물질의 스퍼터링율이 비슷하기 때문에 특정의 물질에 대한 선택성은 매우 빈약한 경향이 있다. 게다가, 순수 이온 에칭의 에칭률은 통상적으로 낮고, 이온 충격의 플럭스 및 에너지에 따라 다르다.
또한 이온 강화 에칭으로 불리는 리액티브 이온 에칭 (RIE) 은 기판으로부터 물질 (예를 들어, 포토레지스트, BARC, TiN, 산화물 등) 을 제거하기 위하여 화학 및 이온 공정의 양자를 결합한다. 일반적으로, 플라즈마 내의 이온은 기판의 표면을 가격하고, 후속하여 기판상의 원자들의 화학 결합을 끊어 그것들이 화학 공정의 분자들과의 반응에 더 수용가능하게 함으로써 화학 공정을 강화한다. 화학 에칭은 수직이며 연직인 반면, 이온 에칭은 주로 수직이기 때문에, 수직의 에칭률은 수평 방향에서 보다 더욱 빠른 경향이 있다. 게다가, RIE 는 이방성 프로파일을 가지는 경향이 있다.
그러나, 순수 화학 에칭 및 RIE 에칭의 양자가 부딪히는 한가지 문제는 불균일 에칭률이었다. 에칭률은 일반적으로 에칭 공정에서 얼마나 빨리 물질이 제거되는가에 대한 측정이다. 그것은 일반적으로 에칭 공정 전후의 두께를 측정하여 두께 차이를 에칭 시간으로 나눔으로써 계산된다.
Figure 112007023197104-pct00001
일반적으로, 에칭 공정 전후의 소정 지점에서의 두께를 측정하고, 이들 지점에서의 에칭률을 계산함으로써 기판 두께 맵핑과 함께 균일성이 측정된다. 측 정의 평균값은,
Figure 112007023197104-pct00002
여기서 x 는 기판상의 특정 지점에서의 에칭률이고, N 은 지점들의 총수이다.
최대-마이너스-최소 불균일성 (max-minus-min nonuniformity) 은 다음과 같이 정의된다.
Figure 112007023197104-pct00003
예를 들어, 기판의 한 영역은 다른 영역보다 더 빠른 속도로 에칭될 수 있다. 일반적으로, 불균일 에칭은 트렌치의 측벽에 언더커팅 (undercutting) 을 발생시킬 수 있다. 통상적으로 언더커팅은 도전 라인의 두께를 감소키거나, 몇몇의 경우에 디바이스 불량을 초래할 수 있는 라인 파손을 초래한다. 또한, 불균일 에칭은 일반적으로 에칭 공정에 시간을 부가시키고, 이것은 처리 쓰루풋을 감소시킨다.
이러한 문제는 상이한 타입의 순차 에칭 공정 화학작용으로 더욱 악화된다. 예를 들어, 화학 또는 RIE 에칭 공정에서 종종, 에칭률은 국부 에칭률이 표면에서의 화학 반응이나 기판 표면으로의 제한된 에칭액 운송 중 어느 하나에 의해 지배받을 수 있는 기판의 가장자리에서 통상적으로 더 높다.
이제 도 2A 내지 도 2C를 참조하면, 일 세트의 단순화된 도면이 기판 위의 이온과 중성체를 포함하는 플라즈마를 도시하고 있다. 기판의 처리에 있어서 단일 처리 세션 동안에 (즉, 본래의 장소에서 (in-situ)) 가능한 한 많은 기판층을 에칭하는 것이 종종 이롭다. 예를 들어, 인-시추 (in-situ) 처리는 각각의 기판의 핸들링을 최소화하는 경향이 있고, 이리하여 양품률을 개선하고, 전체 생산 쓰루풋을 개선하고, 필요한 플라즈마 처리 챔버의 양을 최소화하는 것을 돕는 경향이 있다. 따라서, 실질적으로 균일한 플라즈마 밀도는 일반적으로 실질적으로 균일한 에칭을 산출하기 때문에, 여러 타입의 플라즈마 화학작용 중에서 중성체의 밀도와 이온의 밀도가 실질적으로 균일하도록 플라즈마 처리 챔버를 구성하는 것이 유익할 것이다. 도 2A는 중성체 밀도 (110a) 및 이온 밀도 (110b) 가 기판 (114) 의 표면에 걸쳐 실질적으로 균일한 플라즈마 처리 챔버의 단순화된 다이어그램을 나타낸다.
또한, 기판의 가장자리를 넘어 연장되는 플라즈마의 부분은 중앙과는 대조적으로 기판의 가장자리를 에칭하는데 이용가능한 큰 볼륨의 중성체를 생성할 수 있다. 도 2B는 중성체 밀도 (110a) 가 실질적으로 균일하지 않아서, 후속적으로 기판 (114) 의 표면에 걸쳐 불균일한 에칭 프로파일을 생성하는 플라즈마 처리 챔버의 단순화된 다이어그램을 나타낸다.
또 따른 해결책은 기판 위에 중성체의 양을 실질적으로 동일화하기 위하여 플라즈마 챔버의 직경을 좁히는 것일 수 있다. 그러나, 실질적으로 이온을 사용하는 공정에 대하여, 챔버를 좁히는 것은 또한 더욱 많은 이온이 챔버 벽과의 충돌에 의해 소비되게 할 것이다. 이것은 이온 농도를 감소시키는 경향이 있고, 이리하여 기판의 가장자리에서의 에칭률을 감소시키는 경향이 있다. 도 2C는 이온 밀도 (110b) 가 실질적으로 균일하지 않아서, 후속적으로 기판 (114) 의 표면 에 걸쳐 불균일한 에칭 프로파일을 생성하는 플라즈마 처리 챔버의 단순화된 다이어그램을 나타낸다.
상술한 것에 비추어 볼 때, 일 세트의 플라즈마 처리 단계를 튜닝하는 바람직한 방법 및 장치가 존재한다.
본 발명의 개요
본 발명은, 일 실시형태에 있어서, 플라즈마 처리 시스템에 있어서, 일 세트의 플라즈마 처리 단계를 튜닝하는 방법에 관한 것이다. 상기 방법은 플라즈마 처리 시스템의 플라즈마 리액터 내에 중성체 및 이온을 포함하는 제 1 플라즈마를 가격하는 단계를 포함한다. 상기 방법은 또한 기판상의 일 세트의 층들을 제 1 에칭 단계에서 에칭하는 단계, 그것의 저부 표면이 기판의 상부 표면과 대략 동일한 높이인 가동성 균일 링을 기판의 주위에 위치선정하는 단계, 및 플라즈마 처리 시스템의 플라즈마 리액터 내에 본질적으로 중성체로 구성된 제 2 플라즈마를 가격하는 단계를 포함한다. 상기 방법은 기판상의 상기 세트의 층들을 제 2 에칭 단계에서 에칭하는 단계를 더욱 포함하고, 여기서 제 1 단계에서의 에칭과 제 2 단계에서의 에칭은 실질적으로 균일하다.
본 발명은, 또 다른 실시형태에 있어서, 플라즈마 리액터를 포함하는 플라즈마 처리 시스템에 있어서, 일 세트의 플라즈마 처리 단계를 튜닝하는 방법에 관한 것이다. 상기 방법은 기판 주위에 가동성 균일 링을 위치선정하는 단계를 포함하고, 여기서 상기 균일 링의 상부 표면은 플라즈마 리액터의 저부 표면 위의 제 1 높이에 있다. 상기 방법은 또한 플라즈마 리액터 내에 중성체 및 이온을 포함 하는 제 1 플라즈마를 가격하는 단계, 기판상의 제 1 에칭 균일성 양이 달성되는, 기판상의 일 세트의 층들을 제 1 에칭 단계에서 에칭하는 단계, 및 그것의 상부 표면이 플라즈마 리액터의 저부 표면 위의 제 2 높이에 있는 가동성 균일 링을 기판 주위에 재위치선정하는 단계를 포함한다. 상기 방법은 본질적으로 중성체로 구성되는 제 2 플라즈마를 가격하는 단계 및 기판상의 제 2 에칭 균일성 양이 달성되는, 기판상의 상기 세트의 층들을 제 2 에칭 단계에서 에칭하는 단계를 더욱 포함한다. 여기서 제 1 에칭 균일성 양 및 제 2 에칭 균일성 양은 실질적으로 균일하다.
본 발명은, 또 다른 실시형태에 있어서, 플라즈마 처리에 있어서, 일 세트의 플라즈마 처리 단계를 튜닝하는 장치에 관한 것이다. 상기 장치는 플라즈마 처리 시스템의 플라즈마 리액터 내에 중성체 및 이온을 포함하는 제 1 플라즈마를 가격하는 수단을 포함한다. 상기 장치는 또한 기판상의 일 세트의 층들을 제 1 에칭 단계에서 에칭하는 수단, 그것의 저부 표면이 기판의 상부 표면과 대략 동일한 높이인 가동성 균일 링을 기판 주위에 위치선정하는 수단, 및 플라즈마 리액터 내에 본질적으로 중성체로 구성되는 제 2 플라즈마를 가격하는 수단을 포함한다. 상기 장치는 기판상의 상기 세트의 층들을 제 2 에칭 단계에서 에칭하는 수단을 더욱 포함한다. 여기서 제 1 단계에서의 에칭 및 제 2 단계에서의 에칭은 실질적으로 균일하다.
본 발명은, 또 다른 실시형태에 있어서, 플라즈마 리액터를 포함하는 플라즈마 처리 시스템에 있어서, 일 세트의 플라즈마 처리 단계를 튜닝하는 장치에 관한 것이다. 상기 장치는 가동성 균일 링을 기판 주위에 위치선정하는 수단을 포함하고, 여기서 상기 균일 링의 상부 표면은 플라즈마 리액터의 저부 표면 위의 제 1 높이에 있다. 상기 장치는 또한 플라즈마 리액터 내에 중성체 및 이온을 포함하는 제 1 플라즈마를 가격하는 수단, 기판상의 제 1 에칭 균일성 양이 달성되는, 기판상의 일 세트의 층들을 제 1 에칭 단계에서 에칭하는 수단, 및 그것의 상부 표면이 플라즈마 리액터의 저부 표면 위의 제 2 높이에 있는 가동성 균일 링을 기판 주위에 재위치선정하는 수단을 포함한다. 상기 장치는 본질적으로 중성체로 구성되는 제 2 플라즈마를 가격하는 수단 및 기판상의 제 2 에칭 균일성 양이 달성되는, 기판상의 상기 세트의 층들을 제 2 에칭 단계에서 에칭하는 수단을 더욱 포함한다. 여기서 제 1 에칭 균일성 양 및 제 2 에칭 균일성 양은 실질적으로 균일하다.
본 발명의 이들 및 다른 특징이 다음의 도면과 관련하여 본 발명의 상세한 설명에서 이하에 더욱 상세히 설명될 것이다.
도면의 간단한 설명
본 발명은 동일한 참조부호가 동일 구성요소를 가리키는, 첨부하는 도면에 있어서, 제한으로가 아니고 예시로서 도시된다.
도 1은 플라즈마 처리 시스템 부품의 단순화된 다이어그램을 나타낸다.
도 2A-C는 기판 위의 이온 및 중성체를 포함하는 플라즈마를 도시한 일 세트의 단순화된 도면을 나타낸다.
도 3A-B는 본 발명의 일 실시형태에 따른 가동성 균일 링의 단순화된 다이어 그램 세트를 나타낸다.
도 4는 본 발명의 일 실시형태에 따른 TCP 2300 플라즈마 리액터 내의 본래의 장소에서 에칭되고 있는 예시적인 기판의 층 스택의 단순화된 세트를 나타낸다.
바람직한 실시형태 의 상세한 설명
본 발명은 이제 첨부된 도면에 도시된 바와 같은 수개의 바람직한 실시형태를 참고하여 상세히 설명될 것이다. 이하의 설명에서 본 발명의 철저한 이해를 제공하기 위하여 다수의 특정한 상세 사항이 언급된다. 그러나, 본 기술 분야에 통상의 지식을 가진자에게는 본 발명이 이들 특정한 상세 사항의 몇몇 또는 모두가 없이도 실시될 수 있다는 것이 명백할 것이다. 다른 예들에 있어서, 본 발명을 불필요하게 모호하게 하지 않도록 공지된 공정 단계 및/또는 구조는 상세히 설명되지 않았다.
이론에 매이는 것을 바라지 않고, 본 발명자는 가동성 균일 링이 기판 에칭 균일성을 최적화하기 위하여 플라즈마 처리 애플리케이션에서 사용될 수 있다고 생각한다.
비자명한 방식으로, 가동성 균일 링은 기판의 가장자리 및 기판을 넘어 연장되는 플라즈마 챔버의 일부 사이의 실질적인 물리적 경계를 생성하여, 기판의 가장자리 위의 플라즈마의 후방 확산 (back diffusion) 을 최소화한다. 즉, 가동성 균일 링은 기판 내로 확산하는 것으로부터, 특히 고 밀도 중성 반응물질 영역에 위치되어 있는 중성체 (화학적) 반응물질의 일부를 차단하는 벽과 함께 기판을 둘러싸도록 위치선정될 수 있다.
게다가, 균일 링이 본래의 장소에서 조정되도록 함으로써, 각 공정 단계의 균일성은 먼저 기판을 제거하고 균일 링을 조정하는 것 없이 최적화될 수 있다. 즉, 만일 완전한 에칭 애플리케이션이 균일 링이 필요한 (즉, 에칭률이 표면에서의 화학반응률에 의해 제한된다) 공정 단계의 세트와 균일 링이 필요하지 않은 공정 단계의 세트 양자를 포함한다면, 고정 균일 링의 사용 또는 어떤 균일 링도 사용하지 않는 것은 차선의 전체 균일성을 초래할 것이다.
일반적으로, 가동성 균일 링은 처리시 이동 구조체를 기판 위에 위치시킴으로서 잠재적인 오염 원인이라는 이유로 플라즈마 처리에서 사용되지 않았다. 즉, 이러한 구조체는 에칭 부산물 (예를 들어, 폴리머) 을 증착시키는 표면을 제공한다. 균일 링이 이동되면 증착이 기판상으로 벗겨져 떨어져 입자 오염을 일으킬 수 있다. 그러나, 비 자명한 방식으로, 본 발명은 플라즈마 어택에 내성을 갖는 물질을 사용하여 오염을 줄이도록 고안된다. 이러한 물질은 산화 이트륨 (Y2O3), 산화 지르코늄 (ZrO2), 탄화 실리콘 (SiC), 산화 알루미늄 (Al2O3), 산화 세륨 (CeO2) 및 수정을 포함할 수 있다.
테프론 (Teflon), 베스펠 (Vespel) 및 다른 순수 플라스틱 등의 플라즈마 화학작용에 노출되면 단지 휘발성 에칭 생성물만을 발생시키는 대안적인 물질이 또한 가동성 균일 링을 제조하는데 사용될 수 있다. 게다가, 웨이퍼리스 자동 클린 공정을 사용하여 각각의 웨이퍼가 처리된 후에 챔버를 클리닝하기 때문에, 벗어져 떨어질 수 있는 증착의 조성이 최소화된다.
용어 "에칭된 특징"은 여기서 트렌치, 접점, 바이어스 등의 특징을 포함한다. 에칭은 기판이 플라즈마 처리 챔버 내의 척상에 배치되는 동안 발생한다.
일 실시형태에 있어서, 균일 링은 (균일 링의 저부가 대략 기판과 동일한 높이가 되도록) 기판에 실질적으로 동일하게 또는 (균일 링의 최상부가 기판의 최상부와 동일 또는 아래에 있도록) 기판의 아래에서 본래의 장소에서 이동될 수 있다.
또 다른 실시형태에 있어서, 균일 링은 기판에 동일한 위치에서부터 기판의 아래의 위치까지의 영역으로 본래의 장소에서 이동될 수 있다.
또 다른 실시형태에 있어서, 균일 링은 (균일 링의 저부와 기판의 최상부 사이에 갭이 있도록) 기판 위의 위치로부터 기판의 저부의 영역으로 본래의 장소에서 이동될 수 있다.
또 다른 실시형태에 있어서, 가동성 균일 링은 바람직하게는 챔버 내에 존재하는 플라즈마에 의한 에칭에 실질적으로 저항하는 (예를 들어, 반응 종 (reactive species) 에 비활성인) 물질로부터 형성된다. 가동성 균일 링은 기판을 부적절하게 오염시키지 않고 플라즈마 환경을 견딜 수 있는 물질로 형성되어야 한다.
또 다른 실시형태에 있어서, 세라믹 물질이 채용된다. 또 다른 실시형태에 있어서, 산화 이트륨 (Y2O3), 산화 지르코늄 (ZrO2), 탄화 실리콘 (SiC), 산화 알루미늄 (Al2O3), 산화 세륨 (CeO2) 및 수정 등의 물질이 사용될 수 있다. 또 다른 실시형태에 있어서, 이트륨, 지르코늄, 알루미늄 또는 세륨을 포함하는 물질이 사용될 수 있다. 더욱이, 균일 링은 상술된 물질의 코팅을 갖는 대안적인 물질로 형성될 수 있다.
또 다른 실시형태에 있어서, 가동성 균일 링은 테프론, 베스펠 등의 휘발성 에칭 생성물을 갖는 물질로부터 형성될 수 있다.
또 다른 실시형태에 있어서, 가동성 균일 링은 에칭 공정에 걸쳐 균일한 온도를 제공하고 균일 링의 표면상에 조성되는 폴리머의 양을 감소시키기 위하여 가열된다. 일반적으로, 플라즈마 공정 증착은 표면 온도에 관련된다. 즉, 온도가 더 차가우면 차가울수록 클리닝되어야 하는 증착은 더 커진다. 따라서, 가동성 균일 링은 바람직하게는 균일 링의 측벽상의 폴리머 증착을 방지하기에 충분히 뜨겁도록 구성된다.
예를 들어, 가동성 균일 링은 전도 또는 복사에 의해 가열될 수 있다. 이것은 균일 링의 내부 또는 외부에서 가열 코일 (예를 들어, 전기적으로), 가열 램프, 유체 통과 등에 의해 구현될 수 있다. 또 다른 실시형태에 있어서, 가동성 균일 링의 온도는 자동적으로 제어될 수 있다. 예를 들어, 플라즈마가 대전되면, 챔버 내부의 열은 일반적으로 상승하고, 따라서 제어기는 적당한 온도를 유지하기 위하여 히터 전력을 감소시키도록 설계된다. 유사하게, 플라즈마가 없을 때는 히터에 의해 열이 발생된다.
도 3A 및 도 3B는 본 발명의 일 실시형태에 따른 가동성 균일 링의 다이어그램의 단순화된 세트를 나타낸다. 도 3A를 참조하면, 가동성 균일 링 (302) 은 기판 (303) 아래에 위치선정된다. 즉, 가동성 균일 링 (302) 은 정전 척 (314) 로부터 상승되지 않았다. 균일 링은 또한 수종의 플라즈마를 척 (314) 로 향하게 하도록 구성되는 개구부 (308) 를 포함한다. 더욱이, 균일 링은 처리시 기판에 분포되는 수종의 어마운트 (amount) 를 제어하는 것을 돕는 실질적인 벽 두께 및/또는 테이퍼를 갖도록 구성될 수 있다.
상술된 바와 같이, 플라즈마 (310a) 내의 이온 밀도 (320b) 및 중성체 밀도 (320a) 는 기판의 표면상에 증착된 물질에 대한 에칭 균일성을 결정한다. 일반적으로, 중성 반응물질의 밀도가 기판의 가장자리에서 높으면 기판의 중앙과 가장자리 사이에 불균일 에칭이 생성된다.
도 3B를 참조하면, 가동성 균일 링 (302) 은 기판 (303) 과 실질적으로 같게 위치선정된다. 즉, 가동성 균일 링 (302) 은 어마운트 (318) 만큼 척 (314) 으로부터 상승되었다(304). 도 3A에 도시된 바와는 달리, 척 위로 균일 링을 도입하여 기판의 외주부를 둘러싸는 것에 의해, 기판의 가장자리 주변의 중성 반응물질은 기판의 가장자리와 반응하는 것으로부터 실질적으로 차단된다. 기판의 가장자리 주위의 중성 반응물질 플럭스의 감소는 보다 균일한 전체 중성체 밀도 (320a) 를 더 많이 생성하고, 이리하여 더 많은 에칭률을 생성하는 경향이 있다.
본래의 장소에서 가동성 균일 링의 높이를 선택적으로 조정함으로써, 중성체의 밀도 및 이온의 밀도는 단일 처리 세션 중에 사용될 수 있는 여러가지 타입의 플라즈마 화학작용 중에서 실질적으로 최적화될 수 있다. 이러한 조정은 수율 및 전체 생산 쓰루풋을 향상시키는 것을 도울 수 있다.
기판 균일성에 대한 향상은 실질적일 수 있다. 예를 들어, 도 4를 참조하면, 예시적인 기판의 층 스택의 단순화된 세트가, 본 발명의 일 실시형태에 따라, 캘리포니아주 프레몬트의 램 리써치사로부터 입수가능한 TCP 2300 플라즈마 리액터 내의 본래의 장소에서 에칭되고 있다.
층 스택의 저부에 산화 실리콘 (414) 이 도시되어 있다. 층 (414) 위에는 TiN 을 포함하는 층 (412) 이 배치된다. 층 (412) 위에는 알루미늄을 포함하는 층 (410) 이 배치된다. 층 (410) 위에는 다시 TiN 을 포함하는 층 (408) 이 배치된다. 층 (408) 위에는 BARC 가 배치된다. 그리고 마지막으로 층 (406) 위에는 포토레지스트가 배치된다.
일반적으로, 각각의 공정 단계는 에칭되고 있는 물질의 세트에 대해 최적화된 플라즈마 레시피 및 일 세트의 플라즈마 공정 조건을 포함한다. 단계 1 에서, 포토레지스트 (404) 및 BARC (406) 는 플루오르 기반 에칭 공정과 함께 RIE 를 사용하여 에칭된다(예를 들어, 섭씨 40도의 기판 온도에서, 10 mT 압력, 1000 와트 유도 전력, 200 와트 바이어스 전력, 100 sccms 의 CF4 유량). 이온은 일반적으로 화학 공정을 돕고 있기 때문에 가동성 균일 링은 기판과 실질적으로 동일하게 위치선정될 필요가 있다.
단계 2 에서, TiN (408) 은 RIE 를 사용하는 염소 기반 에칭 공정을 사용하여 에칭된다(예를 들어, 섭씨 40도의 기판 온도에서, 10 mT 압력, 1000 와트 유도 전력, 200 와트 바이어스 전력, 100 SCCMs Cl2, 100 SCCMs BCl3, 30 SCCMs 이하의 유동률의 부가제 CH4, N2 및/또는 CHF3). 단계 1 에서 처럼, 이온은 일반적으로 화학 공정을 돕기 때문에, 가동성 균일 링은 기판과 실질적으로 동일하게 위치선정될 필요가 있다.
단계 3에서, Al (410) 은 화학 공정을 사용하는 염소 기판 에칭 공정을 사용하여 에칭된다(예를 들어, 섭씨 40도의 기판 온도에서, 10 mT 압력, 600 W 유도 전력, 200 W 바이어스 전력, 100 SCCMs Cl2, 100 SCCMs BCl3, 30 SCCMs 이하의 유동률의 부가제 N2, CH4 및/또는 CHF3). 그러나, 이전의 단계들과는 달리, 가동성 균일 링은 균일 링의 저부가 기판과 대략 동일한 높이가 되도록 위치선정되었었다. 상술된 바와 같이, 가동성 균일 링은 중성체가 기판의 가장자리와 반응하는 것을 실질적으로 차단하여 더욱 균일한 에칭을 생성한다. 가동성 균일 링이 제 위치에 있으면, 약 8% 내지 약 15% 의 최대-마이너스-최소 불균일성이 달성될 수 있다. 반면에, 가동성 균일 링이 없으면, 최대-마이너스-최소 불균일성은 약 2% 내지 약 5% 이다.
단계 2 처럼 단계 4 에서는 TiN (408) 은 RIE 를 사용하는 염소 기반 에칭액을 사용하여 에칭된다.
마지막으로 단계 5 에서, 산화 실리콘 (414) 은 가동성 균일 링의 필요 없이, RIE 또는 화학 공정을 사용하여 에칭된다(예를 들어, 섭씨 40도의 기판 온도에서, 10 mT 압력, 800 W 유도 전력, 200 W 바이어스 전력, 100 SCCMs Cl2, 100 SCCMs BCl3).
본 발명이 수개의 바람직한 실시형태에 의해 설명되었지만, 본 발명의 범위 내에 있는 대안예, 변경예 및 등가예가 존재한다. 예를 들어, 비록 본 발명은 램 리써치사의 플라즈마 처리 시스템 (예를 들어, ExelanTM, ExelanTM HP, ExelanTM HPT, 2300TM, VersysTM Star 등) 과 관련하여 설명되었지만, 다른 플라즈마 처리 시스템이 사용될 수 있다. 본 발명은 여러 직경 (예를 들어, 200 mm, 300 mm, 액정 디스플레이 등) 의 기판과 함께 사용될 수도 있다. 또한, 본 발명의 방법을 구현하는 많은 대안적인 방법이 있다.
플라즈마 처리 시스템에 있어서의 튜닝성을 최적화하는 방법 및 장치는 이점을 포함한다. 플라즈마 챔버 내의 일 세트의 에칭 공정에 걸쳐 에칭 균일성을 실질적으로 향상시키는 것, 제조 수율 문제를 최소화하는 것, 및 플라즈마 처리 쓰루풋을 최적화하는 것은 부가적인 이점을 포함한다.
예시적인 실시형태 및 최상의 모드를 개시했지만, 다음의 청구범위에 의해 정의된 본 발명의 주제 및 사상 내에서 개시된 실시형태에 대한 수정 및 변경이 행해질 수도 있다.

Claims (76)

  1. 플라즈마 처리 시스템에서 플라즈마 처리 단계의 세트를 튜닝하는 방법으로서,
    상기 플라즈마 처리 시스템의 플라즈마 리액터 내에 중성체 및 이온을 포함하는 제 1 플라즈마를 가격하는 단계,
    기판상의 층들의 세트를 제 1 에칭 단계에서 에칭하는 단계,
    가동성 균일 링을 상기 기판 주위에 위치선정하는 단계로서, 상기 가동성 균일 링의 저부 표면이 상기 기판의 최상부 표면과 동일한 높이인, 상기 위치선정하는 단계,
    상기 플라즈마 처리 시스템의 상기 플라즈마 리액터 내에 중성체로 구성된 제 2 플라즈마를 가격하는 단계, 및
    상기 기판상의 상기 층들의 세트를 제 2 에칭 단계에서 에칭하는 단계를 포함하고,
    상기 제 1 에칭 단계에서의 상기 에칭 및 상기 제 2 에칭 단계에서의 상기 에칭은 균일하고,
    상기 가동성 균일 링은 가열되는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  2. 제 1항에 있어서,
    상기 플라즈마 리액터를 클리닝하는 단계가 상기 제 1 플라즈마를 가격하는 단계 이전에 행해지는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  3. 제 2항에 있어서,
    상기 플라즈마 리액터를 클리닝하는 단계는 웨이퍼리스 자동 클린 공정을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  4. 제 1항에 있어서,
    상기 가동성 균일 링은 플라즈마 어택(attack)에 내성이 있는 물질을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  5. 제 4항에 있어서,
    상기 물질은 수정을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  6. 제 4항에 있어서,
    상기 물질은 Y2O3 를 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  7. 제 4항에 있어서,
    상기 물질은 이트륨을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  8. 제 4항에 있어서,
    상기 물질은 CeO2 를 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  9. 제 4항에 있어서,
    상기 물질은 세륨을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  10. 제 4항에 있어서,
    상기 물질은 AlO3 을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  11. 제 4항에 있어서,
    상기 물질은 알루미늄을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  12. 제 4항에 있어서,
    상기 물질은 ZrO2 을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  13. 제 4항에 있어서,
    상기 물질은 지르코늄을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  14. 제 1항에 있어서,
    상기 가동성 균일 링은 상기 제 1 플라즈마 및 상기 제 2 플라즈마에 노출될 때 휘발성 에칭 생성물의 세트를 생성시키는 물질을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  15. 제 14항에 있어서,
    상기 물질은 테프론을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  16. 제 14항에 있어서,
    상기 물질은 베스펠을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  17. 제 14항에 있어서,
    상기 물질은 실질적 순수 플라스틱을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  18. 제 4항에 있어서,
    상기 물질은 세라믹을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  19. 삭제
  20. 플라즈마 리액터를 포함하는 플라즈마 처리 시스템에서, 플라즈마 처리 단계의 세트를 튜닝하는 방법으로서,
    가동성 균일 링을 기판 주위에 위치선정하는 단계로서, 상기 가동성 균일 링의 최상부 표면이 상기 플라즈마 리액터의 저부 표면 위의 제 1 높이에 있는, 상기 위치선정하는 단계,
    상기 플라즈마 리액터 내에 중성체 및 이온을 포함하는 제 1 플라즈마를 가격하는 단계,
    기판상의 층들의 세트를 제 1 에칭 단계에서 에칭하는 단계로서, 상기 기판상의 제 1 에칭 균일성 양이 달성되는, 상기 제 1 에칭 단계에서 에칭하는 단계,
    상기 가동성 균일 링을 상기 기판 주위에 재위치선정하는 단계로서, 상기 가동성 균일 링의 상기 최상부 표면이 상기 플라즈마 리액터의 상기 저부 표면 위의 제 2 높이에 있는, 상기 재위치선정하는 단계,
    중성체로 구성되는 제 2 플라즈마를 가격하는 단계, 및
    상기 기판상의 상기 층들의 세트를 제 2 에칭 단계에서 에칭하는 단계로서, 상기 기판상의 제 2 에칭 균일성 양이 달성되는, 상기 제 2 에칭 단계에서 에칭하는 단계를 포함하고,
    상기 제 1 에칭 균일성 양 및 상기 제 2 에칭 균일성 양은 균일하고,
    상기 가동성 균일 링은 가열되는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  21. 제 20항에 있어서,
    상기 플라즈마 리액터를 클리닝하는 단계가 상기 제 1 플라즈마를 가격하는 단계 이전에 행해지는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  22. 제 21항에 있어서,
    상기 플라즈마 리액터를 클리닝하는 단계는 웨이퍼리스 자동 클린 공정을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  23. 제 20항에 있어서,
    상기 가동성 균일 링은 플라즈마 어택(attack)에 내성이 있는 물질을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  24. 제 23항에 있어서,
    상기 물질은 수정을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  25. 제 23항에 있어서,
    상기 물질은 Y2O3 를 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  26. 제 23항에 있어서,
    상기 물질은 이트륨을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  27. 제 23항에 있어서,
    상기 물질은 CeO2 를 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  28. 제 23항에 있어서,
    상기 물질은 세륨을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  29. 제 23항에 있어서,
    상기 물질은 AlO3 을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  30. 제 23항에 있어서,
    상기 물질은 알루미늄을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  31. 제 23항에 있어서,
    상기 물질은 ZrO2 을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  32. 제 23항에 있어서,
    상기 물질은 지르코늄을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  33. 제 20항에 있어서,
    상기 가동성 균일 링은 상기 제 1 플라즈마 및 상기 제 2 플라즈마에 노출될 때 휘발성 에칭 생성물의 세트를 생성시키는 물질을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  34. 제 33항에 있어서,
    상기 물질은 테프론을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  35. 제 33항에 있어서,
    상기 물질은 베스펠을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  36. 제 33항에 있어서,
    상기 물질은 실질적 순수 플라스틱을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  37. 제 23항에 있어서,
    상기 물질은 세라믹을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 방법.
  38. 삭제
  39. 플라즈마 처리 시스템에서 플라즈마 처리 단계의 세트를 튜닝하는 장치로서,
    상기 플라즈마 처리 시스템의 플라즈마 리액터 내에 중성체 및 이온을 포함하는 제 1 플라즈마를 가격하는 수단,
    기판상의 층들의 세트를 제 1 에칭 단계에서 에칭하는 수단,
    가동성 균일 링을 상기 기판 주위에 위치선정하는 수단으로서, 상기 가동성 균일 링의 저부 표면이 상기 기판의 최상부 표면과 동일한 높이인, 상기 위치선정하는 수단,
    상기 플라즈마 리액터 내에 중성체로 구성된 제 2 플라즈마를 가격하는 수단, 및
    상기 기판상의 상기 층들의 세트를 제 2 에칭 단계에서 에칭하는 수단을 포함하고,
    상기 제 1 에칭 단계에서의 상기 에칭 및 상기 제 2 에칭 단계에서의 상기 에칭은 균일하고,
    상기 가동성 균일 링은 가열되는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  40. 제 39항에 있어서,
    상기 플라즈마 리액터를 클리닝하는 단계가 상기 제 1 플라즈마를 가격하는 단계 이전에 행해지는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  41. 제 40항에 있어서,
    상기 플라즈마 리액터를 클리닝하는 단계는 웨이퍼리스 자동 클린 공정을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  42. 제 39항에 있어서,
    상기 가동성 균일 링은 플라즈마 어택(attack)에 내성이 있는 물질을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  43. 제 42항에 있어서,
    상기 물질은 수정을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  44. 제 42항에 있어서,
    상기 물질은 Y2O3 를 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  45. 제 42항에 있어서,
    상기 물질은 이트륨을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  46. 제 42항에 있어서,
    상기 물질은 CeO2 를 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  47. 제 42항에 있어서,
    상기 물질은 세륨을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  48. 제 42항에 있어서,
    상기 물질은 AlO3 을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  49. 제 42항에 있어서,
    상기 물질은 알루미늄을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  50. 제 42항에 있어서,
    상기 물질은 ZrO2 을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  51. 제 42항에 있어서,
    상기 물질은 지르코늄을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  52. 제 39항에 있어서,
    상기 가동성 균일 링은 상기 제 1 플라즈마 및 상기 제 2 플라즈마에 노출될 때 휘발성 에칭 생성물의 세트를 생성시키는 물질을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  53. 제 52항에 있어서,
    상기 물질은 테프론을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  54. 제 52항에 있어서,
    상기 물질은 베스펠을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  55. 제 52항에 있어서,
    상기 물질은 실질적 순수 플라스틱을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  56. 제 42항에 있어서,
    상기 물질은 세라믹을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  57. 삭제
  58. 플라즈마 리액터를 포함하는 플라즈마 처리 시스템에서, 플라즈마 처리 단계의 세트를 튜닝하는 장치로서,
    가동성 균일 링을 기판 주위에 위치선정하는 수단으로서, 상기 가동성 균일 링의 최상부 표면이 상기 플라즈마 리액터의 저부 표면 위의 제 1 높이에 있는, 상기 위치선정하는 수단,
    상기 플라즈마 리액터 내에 중성체 및 이온을 포함하는 제 1 플라즈마를 가격하는 수단,
    기판상의 층들의 세트를 제 1 에칭 단계에서 에칭하는 수단으로서, 상기 기판상의 제 1 에칭 균일성 양이 달성되는, 상기 제 1 에칭 단계에서 에칭하는 수단,
    상기 가동성 균일 링을 상기 기판 주위에 재위치선정하는 수단으로서, 상기 가동성 균일 링의 상기 최상부 표면이 상기 플라즈마 리액터의 상기 저부 표면 위의 제 2 높이에 있는, 상기 재위치선정하는 수단,
    중성체로 구성되는 제 2 플라즈마를 가격하는 수단, 및
    상기 기판상의 상기 층들의 세트를 제 2 에칭 단계에서 에칭하는 수단으로서, 상기 기판상의 제 2 에칭 균일성 양이 달성되는, 상기 제 2 에칭 단계에서 에칭하는 수단을 포함하고,
    상기 제 1 에칭 균일성 양 및 상기 제 2 에칭 균일성 양은 균일하고,
    상기 가동성 균일 링은 가열되는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  59. 제 58항에 있어서,
    상기 플라즈마 리액터를 클리닝하는 단계가 상기 제 1 플라즈마를 가격하는 단계 이전에 행해지는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  60. 제 59항에 있어서,
    상기 플라즈마 리액터를 클리닝하는 단계는 웨이퍼리스 자동 클린 공정을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  61. 제 58항에 있어서,
    상기 가동성 균일 링은 플라즈마 어택(attack)에 내성이 있는 물질을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  62. 제 61항에 있어서,
    상기 물질은 수정을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  63. 제 61항에 있어서,
    상기 물질은 Y2O3 를 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  64. 제 61항에 있어서,
    상기 물질은 이트륨을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  65. 제 61항에 있어서,
    상기 물질은 CeO2 를 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  66. 제 61항에 있어서,
    상기 물질은 세륨을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  67. 제 61항에 있어서,
    상기 물질은 AlO3 을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  68. 제 61항에 있어서,
    상기 물질은 알루미늄을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  69. 제 61항에 있어서,
    상기 물질은 ZrO2 을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  70. 제 61항에 있어서,
    상기 물질은 지르코늄을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  71. 제 58항에 있어서,
    상기 가동성 균일 링은 상기 제 1 플라즈마 및 상기 제 2 플라즈마에 노출될 때 휘발성 에칭 생성물의 세트를 생성시키는 물질을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  72. 제 71항에 있어서,
    상기 물질은 테프론을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  73. 제 71항에 있어서,
    상기 물질은 베스펠을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  74. 제 71항에 있어서,
    상기 물질은 실질적 순수 플라스틱을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  75. 제 65항에 있어서,
    상기 물질은 세라믹을 포함하는, 플라즈마 처리 단계의 세트를 튜닝하는 장치.
  76. 삭제
KR1020077006729A 2004-09-27 2005-09-21 일 세트의 플라즈마 처리 단계를 튜닝하는 방법 및 장치 KR101164829B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/951,552 US7138067B2 (en) 2004-09-27 2004-09-27 Methods and apparatus for tuning a set of plasma processing steps
US10/951,552 2004-09-27
PCT/US2005/034034 WO2006036753A2 (en) 2004-09-27 2005-09-21 Methods and apparatus for tuning a set of plasma processing steps

Publications (2)

Publication Number Publication Date
KR20070060093A KR20070060093A (ko) 2007-06-12
KR101164829B1 true KR101164829B1 (ko) 2012-07-11

Family

ID=36097834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077006729A KR101164829B1 (ko) 2004-09-27 2005-09-21 일 세트의 플라즈마 처리 단계를 튜닝하는 방법 및 장치

Country Status (7)

Country Link
US (1) US7138067B2 (ko)
JP (2) JP5296380B2 (ko)
KR (1) KR101164829B1 (ko)
CN (1) CN101076456B (ko)
SG (1) SG155982A1 (ko)
TW (1) TWI375735B (ko)
WO (1) WO2006036753A2 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7578945B2 (en) * 2004-09-27 2009-08-25 Lam Research Corporation Method and apparatus for tuning a set of plasma processing steps
US8157951B2 (en) 2005-10-11 2012-04-17 Applied Materials, Inc. Capacitively coupled plasma reactor having very agile wafer temperature control
US8092638B2 (en) 2005-10-11 2012-01-10 Applied Materials Inc. Capacitively coupled plasma reactor having a cooled/heated wafer support with uniform temperature distribution
US8034180B2 (en) 2005-10-11 2011-10-11 Applied Materials, Inc. Method of cooling a wafer support at a uniform temperature in a capacitively coupled plasma reactor
US7988872B2 (en) 2005-10-11 2011-08-02 Applied Materials, Inc. Method of operating a capacitively coupled plasma reactor with dual temperature control loops
US8221580B2 (en) 2005-10-20 2012-07-17 Applied Materials, Inc. Plasma reactor with wafer backside thermal loop, two-phase internal pedestal thermal loop and a control processor governing both loops
US7871933B2 (en) * 2005-12-01 2011-01-18 International Business Machines Corporation Combined stepper and deposition tool
US8635971B2 (en) * 2006-03-31 2014-01-28 Lam Research Corporation Tunable uniformity in a plasma processing system
US8715455B2 (en) * 2007-02-06 2014-05-06 Tokyo Electron Limited Multi-zone gas distribution system for a treatment system
KR101490439B1 (ko) 2007-11-14 2015-02-12 주성엔지니어링(주) 기판처리장치 및 기판처리방법
JP2011522381A (ja) * 2008-05-30 2011-07-28 コロラド ステート ユニバーシティ リサーチ ファンデーション プラズマに基づく化学源装置およびその使用方法
JP2011521735A (ja) * 2008-05-30 2011-07-28 コロラド ステート ユニバーシティ リサーチ ファンデーション プラズマを発生させるためのシステム、方法、および装置
US8994270B2 (en) 2008-05-30 2015-03-31 Colorado State University Research Foundation System and methods for plasma application
US8222822B2 (en) * 2009-10-27 2012-07-17 Tyco Healthcare Group Lp Inductively-coupled plasma device
CA2794895A1 (en) 2010-03-31 2011-10-06 Colorado State University Research Foundation Liquid-gas interface plasma device
JP5553460B2 (ja) 2010-03-31 2014-07-16 コロラド ステート ユニバーシティー リサーチ ファウンデーション 液体−気体界面プラズマデバイス
US9039911B2 (en) * 2012-08-27 2015-05-26 Lam Research Corporation Plasma-enhanced etching in an augmented plasma processing system
US9532826B2 (en) 2013-03-06 2017-01-03 Covidien Lp System and method for sinus surgery
US9555145B2 (en) 2013-03-13 2017-01-31 Covidien Lp System and method for biofilm remediation
US9245761B2 (en) 2013-04-05 2016-01-26 Lam Research Corporation Internal plasma grid for semiconductor fabrication
WO2015099892A1 (en) * 2013-12-23 2015-07-02 Applied Materials, Inc. Extreme edge and skew control in icp plasma reactor
US10658222B2 (en) * 2015-01-16 2020-05-19 Lam Research Corporation Moveable edge coupling ring for edge process control during semiconductor wafer processing
CN116110846A (zh) 2016-01-26 2023-05-12 应用材料公司 晶片边缘环升降解决方案
KR102689380B1 (ko) 2016-01-26 2024-07-26 어플라이드 머티어리얼스, 인코포레이티드 웨이퍼 에지 링 리프팅 솔루션
US9947517B1 (en) 2016-12-16 2018-04-17 Applied Materials, Inc. Adjustable extended electrode for edge uniformity control
US10553404B2 (en) 2017-02-01 2020-02-04 Applied Materials, Inc. Adjustable extended electrode for edge uniformity control
US11075105B2 (en) 2017-09-21 2021-07-27 Applied Materials, Inc. In-situ apparatus for semiconductor process module
JP6966286B2 (ja) * 2017-10-11 2021-11-10 東京エレクトロン株式会社 プラズマ処理装置、フォーカスリングの昇降制御方法およびフォーカスリングの昇降制御プログラム
US11043400B2 (en) 2017-12-21 2021-06-22 Applied Materials, Inc. Movable and removable process kit
US10600623B2 (en) 2018-05-28 2020-03-24 Applied Materials, Inc. Process kit with adjustable tuning ring for edge uniformity control
US11935773B2 (en) 2018-06-14 2024-03-19 Applied Materials, Inc. Calibration jig and calibration method
US11289310B2 (en) 2018-11-21 2022-03-29 Applied Materials, Inc. Circuits for edge ring control in shaped DC pulsed plasma process device
WO2020214327A1 (en) 2019-04-19 2020-10-22 Applied Materials, Inc. Ring removal from processing chamber
US12009236B2 (en) 2019-04-22 2024-06-11 Applied Materials, Inc. Sensors and system for in-situ edge ring erosion monitor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02211626A (ja) * 1989-02-13 1990-08-22 Hitachi Ltd プラズマクリーニング方法
JP2638443B2 (ja) * 1993-08-31 1997-08-06 日本電気株式会社 ドライエッチング方法およびドライエッチング装置
US5993594A (en) * 1996-09-30 1999-11-30 Lam Research Corporation Particle controlling method and apparatus for a plasma processing chamber
US5740009A (en) * 1996-11-29 1998-04-14 Applied Materials, Inc. Apparatus for improving wafer and chuck edge protection
DE69620273T2 (de) * 1996-12-20 2002-07-18 Alcatel, Paris Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte
JP3247079B2 (ja) * 1997-02-06 2002-01-15 松下電器産業株式会社 エッチング方法及びエッチング装置
US5998932A (en) * 1998-06-26 1999-12-07 Lam Research Corporation Focus ring arrangement for substantially eliminating unconfined plasma in a plasma processing chamber
US6257168B1 (en) * 1999-06-30 2001-07-10 Lam Research Corporation Elevated stationary uniformity ring design
US6344105B1 (en) * 1999-06-30 2002-02-05 Lam Research Corporation Techniques for improving etch rate uniformity
JP3810248B2 (ja) * 2000-03-27 2006-08-16 信越化学工業株式会社 プラズマ処理装置用シリコンリング
JP2002261084A (ja) * 2001-03-05 2002-09-13 Matsushita Electric Ind Co Ltd ドライエッチング方法及び装置
TW567554B (en) * 2001-08-08 2003-12-21 Lam Res Corp All dual damascene oxide etch process steps in one confined plasma chamber

Also Published As

Publication number Publication date
US7138067B2 (en) 2006-11-21
TW200624601A (en) 2006-07-16
JP2013058766A (ja) 2013-03-28
US20060065628A1 (en) 2006-03-30
JP2008515193A (ja) 2008-05-08
JP5296380B2 (ja) 2013-09-25
TWI375735B (en) 2012-11-01
CN101076456B (zh) 2010-06-16
KR20070060093A (ko) 2007-06-12
WO2006036753A3 (en) 2007-01-25
CN101076456A (zh) 2007-11-21
WO2006036753A2 (en) 2006-04-06
SG155982A1 (en) 2009-10-29

Similar Documents

Publication Publication Date Title
KR101164829B1 (ko) 일 세트의 플라즈마 처리 단계를 튜닝하는 방법 및 장치
US9972503B2 (en) Etching method
JP2918892B2 (ja) プラズマエッチング処理方法
US7459100B2 (en) Methods and apparatus for sequentially alternating among plasma processes in order to optimize a substrate
KR102402866B1 (ko) 고 종횡비의 구조체들의 콘택 세정
US7416677B2 (en) Exhaust assembly for plasma processing system and method
EP1108263B1 (en) Elevated stationary uniformity ring
EP2911187A1 (en) Etching method
KR20210042939A (ko) 전자빔 매개 플라즈마 에칭 및 증착 공정을 위한 장치 및 공정
US20150235861A1 (en) Plasma etching method and plasma etching apparatus
KR20090026314A (ko) 기판 프로세싱을 위한 장치 및 방법
KR20160041764A (ko) 피처리체를 처리하는 방법
JP2015162544A (ja) プラズマ処理装置のクリーニング方法
KR20060135839A (ko) 최소의 스캘로핑을 갖는 기판을 프로세싱하는 방법
US7578945B2 (en) Method and apparatus for tuning a set of plasma processing steps
US10991594B2 (en) Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces
JPS6136589B2 (ko)
KR20150124392A (ko) 드라이 클리닝 방법 및 플라즈마 처리 장치
CN111146081B (zh) 被处理体的处理方法和等离子体处理装置
JP2000332000A (ja) プラズマ処理装置及びプラズマ処理装置の制御方法
Pu Plasma Etch Equipment
JP2002252213A (ja) プラズマエッチング方法
CN114093740A (zh) 基板处理方法以及基板处理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170628

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190626

Year of fee payment: 8