JPH04132220A - プラズマテーパエッチング方法 - Google Patents

プラズマテーパエッチング方法

Info

Publication number
JPH04132220A
JPH04132220A JP2253631A JP25363190A JPH04132220A JP H04132220 A JPH04132220 A JP H04132220A JP 2253631 A JP2253631 A JP 2253631A JP 25363190 A JP25363190 A JP 25363190A JP H04132220 A JPH04132220 A JP H04132220A
Authority
JP
Japan
Prior art keywords
plasma
oxide layer
etched
protruding
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2253631A
Other languages
English (en)
Inventor
Isamu Hijikata
土方　勇
Kazutoshi Fujisawa
藤澤　一俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd filed Critical Tokyo Ohka Kogyo Co Ltd
Priority to JP2253631A priority Critical patent/JPH04132220A/ja
Priority to KR1019910016577A priority patent/KR100193757B1/ko
Priority to US07/764,428 priority patent/US5254214A/en
Publication of JPH04132220A publication Critical patent/JPH04132220A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体デイバイス製造プロセスにおいて、ウェ
ハ表面に形成した酸化膜等の凸部のエツジ部をテーパ状
にエツチングする方法に関する。
（従来の技術） ＬＳＩチップ等の半導体デイバイスを製造するには、第
３図に一例を示すように、基板１００上に導体部１０１
をフォトリソグラフィー及びドライエツチング技術等を
利用して形成し、更にｃｖＤ装置を用いてＳｉＯ！等の
酸化膜１０２を形成する。次いで酸化膜１０２表面にＣ
ＶＤ等によって絶縁膜や金属膜等の薄膜１０３を形成す
るようにしている。
（発明が解決しようとする課題） 上述したように半導体デイバイスは金属膜や酸化膜等を
積層したり剥離して製作されるが、下層の膜に上層の膜
を積層する際に下層に凹凸部がある場合、具体的には第
３図の酸化膜１０２のように凸部１０２ａと凹部１０２
ｂがあり、導体部１０１のエツジ部が切り立っている場
合には、酸化膜１０２が丸みをもち、更にこの酸化膜１
０２の上に形成される薄膜１０３の厚みが不均一（エツ
ジ部の部分において膨らみをもって厚くなる）になり、
また更に薄膜１０３の上に別の層を形成するような場合
には膜厚の不均一さが助長される。
（課題を解決するための手段） 上記課題を解決すべく本発明は、表面に凹凸部を形成し
た被処理物をプラズマ発生領域から離れた箇所を処理領
域としたプラズマ処理装置内にセツトし、この−プラズ
マ処理装置内にＡｒを主体とする処理ガスを導入し、前
記被処理物表面をエツチングするようにした。
（作用） プラズマ発生領域から離れた処理領域に被処理物をセッ
トし、Ａｒを主体とする処理ガスを導入し、高周波を印
加するとプラズマが生成され活性化したＡｒイオンが被
処理物の表面に衝突する。
そして、凸部のエツジ部が最もエッチレートが高いため
、被処理物表面の凸部のエツジ部がテーパ状にエツチン
グされる。
（実施例） 以下に本発明の実施例を添付図面に基づいて説明する。
第１図は本発明方法の実施に用いるプラズマ処理装置の
全体図、第２図（Ａ）乃至（Ｃ）は本発明方法の一例の
工程図である。
先ず本発明方法の一例を第２図に基づいて説明すると、
第２図（Ａ）に示すように半導体基板１の表面にフォト
リソグラフィー及びドライエツチング技術等を利用して
導体部２を形成し、更にＣＶＤ装置を用いてＳ　ｉ　Ｏ
！等の酸化層３を積層すると、第２図（Ａ）に示すよう
に凸部３ａと凹部３ｂを形成する。
次いで、上記の半導体基板１を第１図に示すプラズマ処
理装置１ｏにセットして再びエツチング処理を行なう。
ここで、プラズマ処理装置１ｏは合成石英等からなるペ
ルジャー型の処理チャンバ１１の中央に上方に伸びる筒
部１２を形成し、この筒部１２の外周に高周波発振器１
３に接続される電極１４に囲まれた領域をプラズマ発生
領域とし、このプラズマ発生領域の下方をプラズマ処理
領域とし、このプラズマ処理領域に前記凸部３ａと凹部
３ｂを有する酸化層３を形成した半導体基板１をセット
するようにしている。
この後、以下の条件にて酸化層３をエツチングする。
処理ガス；Ａｒ若しくはＡ　ｒ＋　Ｏｘ処理圧　；０．
　　Ｉ　　Ｔｏｒｒ 処理温度；５０℃ 処理電力；５００Ｗ 処理時間；２分 以上の条件で酸化層３を処理すると、プラズマが生成さ
れ活性化したＡｒイオンが酸化層３の表面に衝突する。
そして、凸部のエツジ部が最もエッチレートが高いため
、被処理物表面の凸部のエツジ部以外の部分もエツチン
グされるが、エツジ部におけるエツチング量が他の部分
よりも多いため、第２図（Ｂ）に示すようにエツジ部が
テーパ状にエツチングされる。
この後第２図（Ｃ）に示すように酸化層３の表面にＣＶ
Ｄ等によって絶縁膜や金属膜５を形成する。
尚、図示例にあってはプラズマ発生領域と処理領域とが
異なるプラズマ処理装置を用いてエツチングを行なう例
を示したが、平行平板型のようにプラズマ発生領域と処
理領域とが同一の処理装置を用いてエツチング処理して
もよい。
（効果） 以上に説明したように本発明によれば、プラズマ処理装
置を用いて表面に凹凸部を形成した被処理物の表面をエ
ツチングするにあたり、処理ガスとしてＡｒを主体とし
たものを選定したので、被処理物表面の凸部のエツジ部
がテーパ状にエツチングされる。したがって、被処理物
の表面にＣｖＤ等によって更に薄膜を形成する場合に、
当該薄膜の厚みの均一性を高めることができる。
また、プラズマ処理装置のプラズマ発生領域から離れた
処理領域に被処理物をセットしてエツチングを行なうよ
うにしたので、ダメージを少なくすることができる。
【図面の簡単な説明】
第１図は本発明方法の実施に用いるプラズマ処理装置の
全体図、第２図（Ａ）乃至（Ｃ）は本発明方法の一例の
工程図、第３図は従来方法によって製造した半導体デイ
バイスの断面図である。 尚、図面中１は半導体基板、２は導体部、３は酸化層、
５は絶縁膜や金属膜等の薄膜、１０はプラズマ処理装置
である。 第１ 図 第３図

Claims (1)

    【特許請求の範囲】
  1. 　表面に凹凸部を形成した被処理物を、プラズマ発生領
    域から離れた部分を処理領域としたプラズマ処理装置内
    にセットし、次いでＡｒを主体とする処理ガスによって
    前記凹凸部のエッジ部をテーパ状にエッチングするよう
    にしたことを特徴とするプラズマテーパエッチング方法
    。
JP2253631A 1990-09-21 1990-09-21 プラズマテーパエッチング方法 Pending JPH04132220A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2253631A JPH04132220A (ja) 1990-09-21 1990-09-21 プラズマテーパエッチング方法
KR1019910016577A KR100193757B1 (ko) 1990-09-21 1991-09-20 플라스마 테이퍼 에칭 방법
US07/764,428 US5254214A (en) 1990-09-21 1991-09-23 Plasma taper etching for semiconductor device fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2253631A JPH04132220A (ja) 1990-09-21 1990-09-21 プラズマテーパエッチング方法

Publications (1)

Publication Number Publication Date
JPH04132220A true JPH04132220A (ja) 1992-05-06

Family

ID=17254031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2253631A Pending JPH04132220A (ja) 1990-09-21 1990-09-21 プラズマテーパエッチング方法

Country Status (3)

Country Link
US (1) US5254214A (ja)
JP (1) JPH04132220A (ja)
KR (1) KR100193757B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004011817A1 (ja) 2002-07-29 2004-02-05 Nsk Ltd. 転がり軸受、グリース補給装置、主軸装置、グリース補給方法及びグリース補給プログラム
KR100440264B1 (ko) * 1997-12-30 2004-09-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100547242B1 (ko) * 1999-12-22 2006-02-01 주식회사 하이닉스반도체 보이드를 방지한 반도체 소자의 금속층간절연막 형성방법
US9206848B2 (en) 2011-07-13 2015-12-08 Ntn Corporation Rolling bearing unit

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3266163B2 (ja) * 1992-10-14 2002-03-18 東京応化工業株式会社 プラズマ処理装置
US6565721B1 (en) * 1996-04-04 2003-05-20 Micron Technology, Inc. Use of heavy halogens for enhanced facet etching
US5880005A (en) * 1997-10-23 1999-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a tapered profile insulator shape
KR20010063770A (ko) * 1999-12-24 2001-07-09 황 철 주 플라즈마를 이용하는 반도체소자 제조장치 및 이 장치를이용한 박막형성방법
JP5486383B2 (ja) * 2010-04-13 2014-05-07 富士フイルム株式会社 ドライエッチング方法及び装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028246A (ja) * 1983-07-26 1985-02-13 Oki Electric Ind Co Ltd 半導体多層配線の製造方法
JPS6430228A (en) * 1987-07-27 1989-02-01 Nippon Telegraph & Telephone Manufacture of semiconductor device
JPH02205030A (ja) * 1989-02-02 1990-08-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952274A (en) * 1988-05-27 1990-08-28 Northern Telecom Limited Method for planarizing an insulating layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028246A (ja) * 1983-07-26 1985-02-13 Oki Electric Ind Co Ltd 半導体多層配線の製造方法
JPS6430228A (en) * 1987-07-27 1989-02-01 Nippon Telegraph & Telephone Manufacture of semiconductor device
JPH02205030A (ja) * 1989-02-02 1990-08-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440264B1 (ko) * 1997-12-30 2004-09-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100547242B1 (ko) * 1999-12-22 2006-02-01 주식회사 하이닉스반도체 보이드를 방지한 반도체 소자의 금속층간절연막 형성방법
WO2004011817A1 (ja) 2002-07-29 2004-02-05 Nsk Ltd. 転がり軸受、グリース補給装置、主軸装置、グリース補給方法及びグリース補給プログラム
US8753016B2 (en) 2002-07-29 2014-06-17 Nsk Ltd. Rolling bearing, grease supply system, spindle unit, grease supply method, and grease supply program
US9206848B2 (en) 2011-07-13 2015-12-08 Ntn Corporation Rolling bearing unit

Also Published As

Publication number Publication date
US5254214A (en) 1993-10-19
KR920007103A (ko) 1992-04-28
KR100193757B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
JPH04132220A (ja) プラズマテーパエッチング方法
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
JPH07335570A (ja) プラズマ処理における基板温度制御方法
JP3362093B2 (ja) エッチングダメージの除去方法
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
JPH02271620A (ja) 半導体装置の製造方法
JP3357737B2 (ja) 放電プラズマ処理装置
KR100234542B1 (ko) 반도체장치의 제조방법
JPS63131519A (ja) ドライエツチング装置
WO2016150287A1 (zh) 用于制造半导体器件的方法及设备
JPH09172081A (ja) 半導体装置の製造方法
US6183819B1 (en) Method for processing a poly defect
JPH0226025A (ja) コンタクトホールの形成方法
JPH05217965A (ja) 半導体装置の製造方法
KR0168208B1 (ko) 다중합체 제거방법
JPH0621016A (ja) 半導体装置の製造方法
US9070634B1 (en) Semiconductor device comprising a surface portion implanted with nitrogen and fluorine
KR20030002822A (ko) 반도체소자의 제조방법
JPH03129821A (ja) 半導体装置の製造方法
JPH06244142A (ja) ウェハのエッチング方法
JPS61214430A (ja) 半導体装置の製法
JPH0582486A (ja) 層間絶縁膜の形成方法
JPH04150023A (ja) 半導体装置の製造方法
JPH08274097A (ja) 半導体装置及び製造方法