CN118039440A - 具有平坦顶部轮廓的间隔物图案化工艺 - Google Patents

具有平坦顶部轮廓的间隔物图案化工艺 Download PDF

Info

Publication number
CN118039440A
CN118039440A CN202311504658.1A CN202311504658A CN118039440A CN 118039440 A CN118039440 A CN 118039440A CN 202311504658 A CN202311504658 A CN 202311504658A CN 118039440 A CN118039440 A CN 118039440A
Authority
CN
China
Prior art keywords
layer
etching process
etching
patterned mandrel
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311504658.1A
Other languages
English (en)
Inventor
李超
李吉恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN118039440A publication Critical patent/CN118039440A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种用于间隔物图案化的方法包括：执行沉积工艺，所述沉积工艺包括在刚沉积在图案化芯轴层的顶表面和所述图案化芯轴层的侧壁上的间隔物层之上共形地沉积上覆层；以及使用含氟蚀刻气体执行蚀刻工艺。所述蚀刻工艺包括：沉积后穿透工艺，所述沉积后穿透工艺去除所述图案化芯轴层的所述顶表面上的所述上覆层的部分；以及主蚀刻工艺，所述主蚀刻工艺去除所述上覆层的肩部部分和所述间隔物层的肩部部分。

Description

具有平坦顶部轮廓的间隔物图案化工艺
相关申请的交叉引用
本申请要求于2022年11月14日提交的美国临时申请序列号63/425041的优先权，该申请全文以引用方式并入本文。
技术领域
本公开内容的示例总体涉及用于形成半导体结构的方法。特别地，本公开内容的实施方式提供了用于图案化要在自对准多图案化(SAMP)工艺中使用的间隔物层的方法。
背景技术
自对准光刻工艺技术在先进技术节点中发挥重要作用。对于5nm节点及以下的致密金属层，已经使用自诸如自对准双图案化、自对准四图案化和自对准光刻-蚀刻-光刻-蚀刻(SALELE)工艺这样的对准多图案化(SAMP)工艺。
一般来讲，在此类SAMP工艺中，在预定特征(通常称为芯轴)之上沉积间隔物层并随后回蚀刻，使得芯轴的侧壁上的间隔物层部分保留。然后，可蚀刻掉芯轴，从而对于芯轴的每个边缘，留下两个间隔物。然而，该常规间隔物图案化工艺经常导致图案化间隔物中的不对称轮廓。例如，图案化间隔物可在顶部具有圆形肩部部分。图案化间隔物中的不一致性和不对称性可能影响图案转移，这可能导致在下游工艺处的不均匀性和间距行走(即，间距变化)。另外，现有间隔物图案化工艺可能包括用不同蚀刻剂的多个蚀刻工艺，从而导致较差的生产量和工艺可重复性。
因此，需要一种用于图案化具有诸如平坦顶部轮廓这样的期望顶部轮廓的间隔物的简化方法。
发明内容
本公开内容的实施方式提供了一种用于间隔物图案化的方法。所述方法包括：执行沉积工艺，所述沉积工艺包括在刚沉积在图案化心轴层的顶表面和所述图案化芯轴层的侧壁上的间隔物层之上共形地沉积上覆层；以及使用含氟蚀刻气体执行蚀刻工艺。所述蚀刻工艺包括：沉积后穿透工艺，所述沉积后穿透工艺去除所述图案化芯轴层的所述顶表面上的所述上覆层的部分；以及主蚀刻工艺，所述主蚀刻工艺去除所述上覆层的肩部部分和所述间隔物层的肩部部分。
本公开内容的实施方式还提供了一种用于间隔物图案化的方法。所述方法包括：执行沉积工艺，所述沉积工艺包括在刚沉积在图案化芯轴层的顶表面和所述图案化芯轴层的侧壁上的间隔物层之上共形地沉积上覆层；使用含氟蚀刻气体执行第一蚀刻工艺，所述第一蚀刻工艺包括：沉积后穿透工艺，所述沉积后穿透工艺从所述图案化芯轴层的所述顶表面去除所述上覆层；以及主蚀刻工艺，所述主蚀刻工艺去除所述上覆层的肩部部分和所述间隔物层的肩部部分；以及执行第二蚀刻工艺，所述第二蚀刻工序包括去除所述图案化芯轴层。
本公开内容的实施方式进一步提供了一种处理系统。所述处理系统包括：处理腔室；以及系统控制器，所述系统控制器被配置为致使所述处理系统：执行沉积工艺，所述沉积工艺包括在刚沉积在图案化芯轴层的顶表面和所述图案化芯轴层的侧壁上的间隔物层之上共形地沉积上覆层；使用含氟蚀刻气体执行第一蚀刻工艺，所述第一蚀刻工艺包括：沉积后穿透工艺，所述沉积后穿透工艺从所述图案化芯轴层的所述顶表面去除所述上覆层；以及主蚀刻工艺，所述主蚀刻工艺去除所述上覆层的肩部部分和所述间隔物层的肩部部分；以及执行第二蚀刻工艺，所述第二蚀刻工序包括去除所述图案化芯轴层。
附图说明
为了可详细地理解本公开内容的实施方式的上文陈述的特征，可参考实施方式来得到上文简要地概述的本公开内容的更特别的描述，附图中例示了其中一些实施方式。然而，需注意，附图仅例示了本公开内容的典型实施方式，并且因此，不应当被视为对本公开内容的范围的限制，因为本公开内容可承认其他等效实施方式。
图1描绘了根据一个实施方式的可用于执行图案化工艺的电感耦合等离子体(ICP)蚀刻腔室。
图2示出了根据一个实施方式的间隔物图案化的方法的流程图。
图3A、图3B、图3C、图3D和图3E是根据一个实施方案的纳米结构的一部分的剖视图。
为了便于理解，已经尽可能使用相同附图标记标示各图共有的相同要素。设想的是，在一个实施方式中公开的要素可有益地用于其他实施方式，而无需具体陈述。
具体实施方式
本文所述的实施方式提供了用于形成半导体结构的方法。更具体地，本公开内容的实施方式提供了用于图案化具有诸如平坦顶部轮廓这样的期望顶部轮廓的间隔物层的方法。此类图案化间隔物层提供了降低的不一致性和不对称性，并且因此，当图案化间隔物层用作硬掩模以将图案转移到下面的有源层时，在制造的结构中提高了间距的均匀性。本文提供的方法包括在设置在图案化芯轴层的顶表面和侧壁上的间隔物层上沉积上覆层，并且随后，从图案化芯轴层的顶表面和间隔物层的肩部部分选择性地去除上覆层。该工艺允许蚀刻间隔物层的肩部部分以将间隔物层的顶部轮廓修改为例如平坦顶部轮廓。根据实施方式的方法需要使用含氟蚀刻气体的单一蚀刻工艺，以去除图案化芯轴层的顶表面上的上覆层和间隔物层的肩部部分，并且由此，提供改善的工艺可重复性。
图1是适用于执行蚀刻工艺的电感耦合等离子体(ICP)蚀刻腔室100的一个示例的剖视图。可适于本文公开的方法的合适的ICP蚀刻腔室包括电感耦合等离子体反应离子蚀刻(ICP-RIE)腔室，例如可从加利福尼亚州圣克拉拉市应用材料公司(Applied Materials,Inc.of Santa Clara,California)购得的SYM3TM蚀刻腔室。虽然ICP蚀刻腔室100被示出包括能实现优越蚀刻性能的多个特征，但是设想的是，其他ICP蚀刻腔室可适于从本文公开的发明特征受益。
ICP蚀刻腔室100包括腔室主体102和盖104，主体102和盖104围住内部容积106。腔室主体102通常由铝、不锈钢或其他合适材料制成。腔室主体102一般包括侧壁108和底部110。基板支撑基座进出口(未示出)一般限定在侧壁108中，并且选择性地被狭缝阀密封，以便促成基板W进出ICP蚀刻腔室100。排放端口112限定在腔室主体102中，并且将内部容积106耦接到真空泵系统114。真空泵系统114一般包括用于抽空和调节ICP蚀刻腔室100的内部容积106的压力的一个或多个泵以及节流阀。
盖104密封地支撑在腔室主体102的侧壁108上。盖104可打开以允许进入ICP蚀刻腔室100的内部容积106。盖104包括窗口116，所述窗口促成光学工艺监测。在一个实施方案中，窗口116由石英或对安装在ICP蚀刻腔室100外的光学监测系统118所利用的信号可透射的其他合适材料构成。
光学监测系统118被定位成通过窗口116查看腔室主体102的内部容积106和/或定位在基板支撑基座组件120上的基板W中的至少一个。在一个实施方式中，光学监测系统118耦接到盖104并且促成集成沉积工艺，所述集成沉积工艺使用光学度量提供实现工艺调整以补偿进入基板图案特征不一致性(诸如厚度等等)的信息并按需要来提供工艺状态监测(诸如等离子体监测、温度监测等等)。一种可适于从本公开内容受益的光学监测系统是可从加利福尼亚州圣克拉拉市应用材料公司(Applied Materials,Inc.,of Santa Clara,California)购得的全光谱式干涉测量度量模块。
气体面板122耦接到ICP蚀刻腔室100，以便将工艺和/或清洁气体提供到内部容积106。在图1所绘的示例中，入口端口124、126提供在盖104中，以便允许气体从气体面板122输送到ICP蚀刻腔室100的内部容积106。在一个实施方案中，气体面板122适于通过入口端口124、126提供氟化工艺气体并将氟化工艺气体提供到ICP蚀刻腔室100的内部容积106中。
喷头组件128耦接到盖104的内表面130。喷头组件128包括多个孔隙，所述孔隙允许气体在将在ICP蚀刻腔室100中处理的基板W的表面上以预定分布从入口端口124、126流过喷头组件128进入到ICP蚀刻腔室100的内部容积106中。
远程等离子体源132可视情况来耦接到气体面板122，以便促成在进入内部容积106以供处理前，将来自远程等离子的气体混合物离解。RF功率源134通过匹配网络136来耦接到喷头组件128。RF功率源134通常能够在从约50kHz至约200MHz的范围内的可调谐的频率下产生多达约3000W。
喷头组件128另外包括光学度量信号可透射的区域。光学可透射区域或者说是通道138适于允许光学监测系统118查看内部容积106和/或定位在基板支撑基座组件120上的基板W。通道138可为形成或设置在喷头组件128中的材料、孔隙或多个孔隙，所述材料、孔隙或多个孔隙为对由光学监测系统118生成并反射回所述光学监测系统的能量的波长基本可透射的。
在一个实施方案中，喷头组件128被配置有允许单独控制流入ICP蚀刻腔室100的内部容积106的气体的多个区。在图1所示的示例中，喷头组件128具有通过单独入口端口124、126分别地耦接到气体面板122的外区140和内区142。
基板支撑基座组件120设置在ICP蚀刻腔室100的内部容积106中，位于气体分布(喷头)组件128下方。基板支撑基座组件120在处理过程中保持基板W。基板支撑基座组件120一般包括穿过基板支撑基座组件120而设置的多个升降杆(未示出)，多个升降杆配置成将基板W从基板支撑基座组件120升降并且利用机器人(未示出)以常规的方式促成基板W的交换。内衬144可紧密地包围基板支撑基座组件120的周边。
在一个实施方案中，基板支撑基座组件120包括安装板146、底座148和静电吸盘150。安装板146耦接到腔室主体102的底部110并包括用于将诸如流体、电线和传感器线等的布线设施输送到底座148和静电吸盘150的通道。静电吸盘150包括用于将基板W保持在喷头组件128下方的至少一个夹紧电极152。静电吸盘150由吸紧功率源154驱动来形成将基板W保持到吸盘表面的静电力，如常规已知的那样。替代地，基板W可通过夹紧、真空或重力保持到基板支撑基座组件120。
底座148或静电吸盘150中的至少一个可包括至少一个任选的嵌入式加热器156、至少一个任选的嵌入式隔离器158和多个导管160、162，以便控制基板支撑基座组件120的温度分布。导管160、162流体地耦接到使温度调节流体循环穿过导管160、162的流体源164。加热器156是由功率源166调节。导管160、162和加热器156用于控制底座148温度，由此加热和/或冷却静电吸盘150，并且最终控制设置在其上的基板W的温度分布。静电吸盘150和底座148的温度可使用多个温度传感器168、170来监测。静电吸盘150可进一步具有诸如凹槽的多个气体通道(未示出)，多个气体通道形成在静电吸盘150的基板支撑基座支撑表面中，并且流体地耦接到诸如氦气(He)这样的传热(例如，背侧)气体源。在操作中，背侧气体在受控压力下提供到气体通道中，以便增强静电吸盘150与基板W之间的传热。
在一个实施方案中，基板支撑基座组件120被配置为阴极，并且包括耦接到多个RF偏置功率源172、174的电极152。RF功率偏置源172、174耦接在基板支撑基座组件120中设置的电极152与诸如腔室主体102的喷头组件128或顶盖(盖104))之间的另一电极。RF偏置功率激发并维持从设置在腔室主体102的处理区域中的气体形成的等离子体放电。
在图1所描绘的示例中，两个RF偏置功率源172、174通过匹配电路176耦接到设置在基板支撑基座组件120中的电极152。由RF偏置功率源172、174所生成的信号通过单次馈电经由匹配电路176来输送到基板支撑基座组件120，以将ICP蚀刻腔室100中提供的气体混合物离子化，由此提供执行沉积或其他等离子体增强工艺必需的离子能量。RF偏置功率源172、174一般能够产生具有从约50kHz至约200MHz的频率的RF信号以及在约0瓦特与约5000瓦特之间的功率。另外偏置功率源178可耦接到电极152，以便控制等离子体的特性。
在一个操作模式中，基板W设置在等离子体ICP蚀刻腔室100中的基板支撑基座组件120上。工艺气体和/或气体混合物通过喷头组件128从气体面板122引入腔室主体102中。真空泵系统114维持腔室主体102内的压力，同时将沉积副产物去除。
控制器180耦接到ICP蚀刻腔室100以控制ICP蚀刻腔室的操作。控制器180包括中央处理单元(CPU)182、存储器184和用于控制工艺序列并调节来自气体面板122的气流的支持电路186。CPU 182可以是可用于工业环境中的任何形式的通用计算机处理器。软件例程可存储在诸如随机存取存储器、只读存储器、软盘、或硬盘驱动器，或者其他形式的数字存储装置这样的存储器184中。支持电路256常规地耦接到CPU 182并可包括高速缓存、时钟电路、输入/输出系统、功率源等。在控制器180与ICP蚀刻腔室100的各种部件之间的双向通信是通过许多信号线缆处理。
图2是根据一个实施方案的用于间隔物图案化以形成纳米结构300的方法200的流程图。图3A、图3B、图3C、图3D和图3E是对应于方法200的各个阶段的纳米结构300的一部分的剖视图。方法200可用于在诸如接触电介质层、栅极电极层、栅极电介质层、STI绝缘层、金属间层(IML)或任何合适的层这样的材料层中形成特征。
如图3A所示，纳米结构300包括基板302、设置在基板302上的界面层304、设置在界面层304上的图案化芯轴层306、以及设置在图案化芯轴层306的顶表面310和侧壁312以及图案化芯轴层306内的开口316的底表面314上的间隔物层308。
基板302可包括诸如晶体硅(例如，Si<100>或Si<111>)、氧化硅、应变硅、硅锗、掺杂或未掺杂多晶硅、掺杂或无掺杂硅晶片和图案化或非图案化晶片、绝缘体上硅(SOI)、碳掺杂硅氧化物、氮化硅、掺杂硅、锗、砷化镓、玻璃或蓝宝石的材料。基板302可具有诸如200mm、300mm、450mm这样的各种尺寸或其他直径的晶片，以及矩形或正方形面板。
界面层304可由氧化硅(SiO2)、原硅酸四乙酯(TEOS)、氮氧化硅(SiON)、硼化硅(SiBx)、碳氮化硅(SiCN)、碳化硼(BC)、非晶碳、氮化硼(BN)、氮化硼碳(BCN)、碳掺杂氧化物、多孔二氧化硅、氮化硅，氟硅酸盐(SiOF)玻璃、有机硅酸盐玻璃(SiOCH)、其他合适的氧化物材料、其他合适的碳化物材料、其他适合的碳氧化物材料或其他合适的氮氧化物材料。
芯轴层306可由诸如非晶碳、旋涂碳(SoC)这样的含碳材料，或其他合适的含碳材料形成，并且通过使用任何合适的光刻和蚀刻工艺用开口316图案化。在一些实施方式中，图案化芯轴层306具有约20nm和约50nm、例如约35nm的线临界尺寸(CD)。在一个特定示例中，芯轴层306由位于加利福尼亚州圣克拉拉市应用材料公司生产的Saphira形成TM先进图案化膜(APF)碳硬掩模形成。
间隔物层308可由诸如氮化硅(Si3N4)这样的含硅介电材料形成。在一些其他实施方式中，间隔物层308可由诸如硼掺杂硅材料、磷掺杂硅或其他合适的III族、IV族或V族掺杂硅物质这样的掺杂含硅材料形成。在一些实施方式中，间隔物层308具有在约6nm与约20nm之间的厚度。间隔物层308可使用诸如原子层沉积(ALD)、化学气相沉积(CVD)、旋涂、物理汽相沉积(PVD)之类的任何合适的沉积工艺共形地沉积。当沉积时，间隔物层308在图案化芯轴层306的顶表面310和侧壁312和图案化芯棒层306内的开口316的底表面314上具有在约6nm和约20nm之间的厚度。
方法200从框210开始，其中执行沉积工艺以在沉积在图案化芯轴层306的顶表面310和侧壁312和图案化芯轴层306内的开口316的底表面314上间隔物层308之上共形地沉积上覆层318，如图3B所示。上覆层318可由可在框220中的蚀刻工艺中在间隔物层308之上选择性蚀刻的材料形成，所述材料诸如氧化硅(SiO2)、正硅酸四乙酯(TEOS)、氮氧化硅(SiON)、硼化硅(SiBx)、碳氮化硅(SiCN)、碳化硼(BC)、非晶碳、氮化硼(BN)、氮化硼，多孔二氧化硅、氮化硅(SiN)、碳氮氧化物、聚合物、磷硅酸盐玻璃、氟硅酸盐(SiOF)玻璃、有机硅酸盐玻璃(SiOCH)、其他合适的氧化物材料、其他合适的碳化物材料、其他适合的碳氧化物材料或其他合适的氮氧化物材料。在一些实施方式中，上覆层318具有在约1nm与约3nm之间的厚度。可使用诸如原子层沉积(ALD)、化学气相沉积(CVD)、旋涂、物理气相沉积之类任何适当的沉积工艺形成上覆层318。框210中的沉积工艺可在ICP蚀刻腔室(诸如ICP蚀刻腔室100)中执行。
在框220中，执行第一蚀刻工艺以去除在图案化芯轴层306的顶表面310上的上覆层318的部分，并且随后，去除上覆层318的肩部部分318S和间隔物层308的肩部部分308S，如图3C和图3D所示。第一蚀刻工艺包括：沉积后穿透工艺，用于去除在图案化芯轴层306的顶表面310上的上覆层318的部分，如图3C所示；以及主蚀刻工艺，用于去除上覆层318的肩部部分318S和间隔物层308的肩部部分308S，如图3D所示。
框220中的第一蚀刻工艺是通过在诸如ICP蚀刻腔室100这样的ICP蚀刻腔室中向芯轴层306供应选择性地去除上覆层318和间隔物层308的含氟蚀刻气体来执行。上覆层318和间隔物层308的肩部部分308S受由含氟蚀刻气体产生的等离子体流出物320轰击并且被导引朝向图案化芯轴层306的顶表面310。由于等离子体流出物320的方向性，间隔物层308的侧壁上的上覆层318的部分保持未蚀刻。由于含氟蚀刻气体的蚀刻选择性，芯轴层306以比图案化芯轴层306的侧壁上的上覆层318和间隔物层308更慢的蚀刻速率蚀刻。在一些实施方式中，在沉积后穿透工艺之后，由于主要通过离子轰击进行蚀刻，上覆层318和间隔物层308在肩部部分318S和肩部部分308S中呈现锥形或圆形轮廓。在主蚀刻工艺中进一步蚀刻上覆层318的肩部部分318S和间隔物层308的肩部部分308S，使得间隔物层308具有平坦顶部轮廓。在框220中的主蚀刻工艺之后，间隔物层308的顶部轮廓可通过调整供应给诸如ICP蚀刻腔室100的远程等离子体源132这样的远程等离子体源的RF功率源134和RF偏置功率来修改。
在框220中的第一蚀刻工艺中，将含氧气体和惰性气体与含氟蚀刻气体同时地供应。含氟蚀刻气体的合适的示例包括氟甲烷(CH3F)。含氧气体的合适的示例包括O2、NO2、N2O、O3、SO2、COS、CO和CO2。惰性气体的合适的示例包括氦气(He)、氮气(N2)、氩气(Ar)和氢气(H2)。
在框230中，通过在诸如ICP蚀刻腔室100这样的ICP蚀刻腔室中的干法等离子体蚀刻工艺，执行第二蚀刻工艺以去除芯轴层306，如图3E所示。也可在第二蚀刻工艺期间去除间隔物层308的侧壁上的剩余上覆层318。在一些实施方式中，在去除芯轴层306之后，通过另一个蚀刻步骤(例如，在没有真空破坏的情况下在ICP蚀刻腔室中的另一个干法蚀刻步骤，或者湿法蚀刻)去除间隔物层308的侧壁上的剩余上覆层318，这取决于上覆层318和芯轴层306的蚀刻性质。
框230中的干法等离子体蚀刻工艺是通过在处理腔室中同时地供应含氧气体和诸如氩气(Ar)、氮气(N2)、氦气(He)这样的惰性气体或氢气(H2)执行的。含氧气体的合适的示例包括O2、NO2、N2O、O3、SO2、COS、CO和CO2。在框230中的第二蚀刻工艺之后，将间隔物层308图案化为具有诸如平坦顶部轮廓这样的期望顶部轮廓。
在一些实施方式中，框210中的沉积工艺、框220中的第一蚀刻工艺(沉积后穿透工艺和主蚀刻工艺)和框230中的第二蚀刻工艺在与在没有真空破坏的情况下的序列相同的ICP蚀刻腔室中执行。
在本文所述的实施方式中，描述了用于图案化具有诸如平坦顶部轮廓这样的期望顶部轮廓的间隔物层的方法。该方法包括设置在图案化芯轴层的顶表面和侧壁上的间隔物层上沉积的上覆层，并且随后，从图案化芯轴层的顶表面和间隔物层的肩部部分选择性地去除上覆层。该工艺允许蚀刻间隔物层的肩部部分以修改间隔物层的顶部轮廓。具有平坦顶部轮廓的图案化间隔物层提供了降低的不一致性和不对称性，并且因此，当图案化间隔物层用作硬掩模以将图案转移到下面的有源层时，在制造的结构中提高了间距的均匀性。另外，根据实施方式的方法需要使用含氟蚀刻气体的单一蚀刻工艺，以去除图案化芯轴层的顶表面上的上覆层和间隔物层的肩部部分，并且由此，蚀刻工艺简化并易于调节。添加以高蚀刻速率定向穿透在芯轴顶部上方的上覆层的沉积后穿透步骤提供改善的工艺可重复性。在没有穿透步骤的情况下，需要使用对上覆层材料有选择性的间隔物蚀刻工艺来穿透上覆层，这由于低蚀刻速率和上覆层厚度/蚀刻特性变化而导致可重复性问题。
虽然前述内容针对的是本公开内容的实施方式，但是在不脱离本公开内容的基本范围的情况下，可设想本公开内容的其他和进一步实施方式，并且该范围由所附权利要求书确定。

Claims (20)

1.一种用于间隔物图案化的方法，所述方法包括：
执行沉积工艺，所述沉积工艺包括在刚沉积在图案化芯轴层的顶表面和所述图案化芯轴层的侧壁上的间隔物层之上共形地沉积上覆层；以及
使用含氟蚀刻气体执行蚀刻工艺，所述蚀刻工艺包括：
沉积后穿透工艺，所述沉积后穿透工艺去除所述图案化芯轴层的所述顶表面上的所述上覆层的部分；以及
主蚀刻工艺，所述主蚀刻工艺去除所述上覆层的肩部部分和所述间隔物层的肩部部分。
2.如权利要求1所述的方法，其中在没有真空破坏的情况下在电感耦合等离子体(ICP)蚀刻腔室中执行所述沉积工艺和所述蚀刻工艺。
3.如权利要求1所述的方法，其中所述间隔物层包括氮化硅。
4.如权利要求1所述的方法，其中所述图案化芯轴层包含含碳材料。
5.如权利要求1所述的方法，其中所述上覆层包含氧化硅。
6.如权利要求1所述的方法，其中所述含氟蚀刻气体包括氟甲烷(CH3F)。
7.一种用于间隔物图案化的方法，所述方法包括：
执行沉积工艺，所述沉积工艺包括在刚沉积在图案化芯轴层的顶表面和所述图案化芯轴层的侧壁上的间隔物层上方共形地沉积上覆层；
使用含氟蚀刻气体执行第一蚀刻工艺，所述第一蚀刻工艺包括：
沉积后穿透工艺，所述沉积后穿透工艺从所述图案化芯轴层的所述顶表面去除所述上覆层；以及
主蚀刻工艺，所述主蚀刻工艺去除所述上覆层的肩部部分和所述间隔物层的肩部部分；以及
执行第二蚀刻工艺，所述第二蚀刻工序包括去除所述图案化芯轴层。
8.如权利要求7所述的方法，其中在没有真空破坏的情况下在电感耦合等离子体(ICP)蚀刻腔室中执行所述沉积工艺、所述第一蚀刻工艺和所述第二蚀刻工艺。
9.如权利要求7所述的方法，其中所述间隔物层包括氮化硅。
10.如权利要求7所述的方法，其中所述图案化芯轴层包含含碳材料。
11.如权利要求7所述的方法，其中所述上覆层包含氧化硅。
12.如权利要求7所述的方法，其中所述含氟蚀刻气体包括氟甲烷(CH3F)。
13.如权利要求7所述的方法，其中所述第二蚀刻工艺包括干法等离子体蚀刻工艺。
14.一种处理系统，包括：
处理腔室；以及
系统控制器，所述系统控制器被配置为致使所述处理系统：
执行沉积工艺，所述沉积工艺包括在刚沉积在图案化芯轴层的顶表面和所述图案化芯轴层的侧壁上的间隔物层之上共形地沉积上覆层；
使用含氟蚀刻气体执行第一蚀刻工艺，所述第一蚀刻工艺包括：
沉积后穿透工艺，所述沉积后穿透工艺从所述图案化芯轴层的所述顶表面去除所述上覆层；以及
主蚀刻工艺，所述主蚀刻工艺去除所述上覆层的肩部部分和所述间隔物层的肩部部分；以及
执行第二蚀刻工艺，所述第二蚀刻工序包括去除所述图案化芯轴层。
15.如权利要求14所述的处理系统，其中
所述处理腔室是电感耦合等离子体(ICP)蚀刻腔室，并且
在没有真空破坏的情况下执行所述第一蚀刻工艺和所述第二蚀刻工艺。
16.如权利要求14所述的处理系统，其中所述间隔物层包括氮化硅。
17.如权利要求14所述的处理系统，其中所述图案化芯轴层包含含碳材料。
18.如权利要求14所述的处理系统，其中所述上覆层包括氧化硅。
19.如权利要求14所述的处理系统，其中所述含氟蚀刻气体包括氟甲烷(CH3F)。
20.如权利要求14所述的处理系统，其中所述第二蚀刻工艺包括干法等离子体蚀刻工艺。
CN202311504658.1A 2022-11-14 2023-11-13 具有平坦顶部轮廓的间隔物图案化工艺 Pending CN118039440A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263425041P 2022-11-14 2022-11-14
US63/425,041 2022-11-14

Publications (1)

Publication Number Publication Date
CN118039440A true CN118039440A (zh) 2024-05-14

Family

ID=91001123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311504658.1A Pending CN118039440A (zh) 2022-11-14 2023-11-13 具有平坦顶部轮廓的间隔物图案化工艺

Country Status (2)

Country Link
US (1) US20240162057A1 (zh)
CN (1) CN118039440A (zh)

Also Published As

Publication number Publication date
US20240162057A1 (en) 2024-05-16

Similar Documents

Publication Publication Date Title
US10319600B1 (en) Thermal silicon etch
US9269587B2 (en) Methods for etching materials using synchronized RF pulses
KR102283949B1 (ko) 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들
US9543163B2 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
KR20160111508A (ko) 듀얼 다마신 구조에서 유전체 배리어 층을 에칭하기 위한 방법들
US20150079799A1 (en) Method for stabilizing an interface post etch to minimize queue time issues before next processing step
US20150118832A1 (en) Methods for patterning a hardmask layer for an ion implantation process
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
US20220189771A1 (en) Underlayer film for semiconductor device formation
CN114885614B (zh) 用于蚀刻用于半导体应用的材料层的方法
US10818507B2 (en) Method of etching silicon nitride layers for the manufacture of microelectronic workpieces
JP6920309B2 (ja) エッチングハードウェアに対する水素プラズマベース洗浄処理
CN118039440A (zh) 具有平坦顶部轮廓的间隔物图案化工艺
US10872778B2 (en) Systems and methods utilizing solid-phase etchants
US20220359201A1 (en) Spacer patterning process with flat top profile
WO2020215183A1 (en) Methods for etching a material layer for semiconductor applications
US20240290623A1 (en) Processing methods to improve etched silicon-and-germanium-containing material surface roughness
US20240282585A1 (en) Treatments to improve etched silicon-and-germanium-containing material surface roughness

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication