JP2005243903A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005243903A
JP2005243903A JP2004051432A JP2004051432A JP2005243903A JP 2005243903 A JP2005243903 A JP 2005243903A JP 2004051432 A JP2004051432 A JP 2004051432A JP 2004051432 A JP2004051432 A JP 2004051432A JP 2005243903 A JP2005243903 A JP 2005243903A
Authority
JP
Japan
Prior art keywords
film
insulating film
heat treatment
porous
porous insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004051432A
Other languages
English (en)
Other versions
JP4194508B2 (ja
Inventor
Kaori Misawa
佳居 実沢
Tadashi Ohashi
直史 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004051432A priority Critical patent/JP4194508B2/ja
Priority to TW093138353A priority patent/TW200529392A/zh
Priority to US11/010,344 priority patent/US7064060B2/en
Publication of JP2005243903A publication Critical patent/JP2005243903A/ja
Application granted granted Critical
Publication of JP4194508B2 publication Critical patent/JP4194508B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 多孔質絶縁膜を用いて、電気的特性や信頼性に優れた半導体装置を製造する方法を提供する。
【解決手段】 半導体基板の上に形成した絶縁膜組成物に不活性ガス雰囲気下、３５０℃以下の温度で第１の加熱処理を行い非多孔質絶縁膜を形成する。次に、レジストパターンをマスクとしたドライエッチングにより非多孔質絶縁膜に溝を形成し、アッシングによりレジストパターンを除去した後、半導体基板の表面を洗浄する。その後、非多孔質絶縁膜に第２の加熱処理を行うことによって多孔質絶縁膜にする。第２の加熱処理は酸化性ガス雰囲気下で行うので、従来より低温で空孔形成材を除去して低誘電率の絶縁膜を形成することができる。
【選択図】 図７

Description

本発明は、半導体装置の製造方法に関し、特に、多孔質の低誘電率絶縁膜を用いた半導体装置の製造方法に関する。
近年、半導体デバイスの高速化は著しく、多層配線部における配線抵抗と配線間や配線層間の寄生容量に起因する信号伝搬速度の低下による伝送遅延が問題となってきている。このような問題は、半導体デバイスの高集積化に伴う配線幅および配線間隔の微細化につれて配線抵抗が上昇し且つ寄生容量が増大するので、益々顕著となる傾向にある。
従来より、このような配線抵抗および寄生容量の増大に基づく信号遅延を防止するために、アルミニウム配線に代わる銅配線の導入が行われるとともに、層間絶縁膜として低誘電率の絶縁膜（以下、Ｌｏｗ−ｋ膜という。）を用いることが試みられてきた。
Ｌｏｗ−ｋ膜を用いた銅配線の形成方法としては、ダマシン法によるものがある。これは、銅がアルミニウムに比較してエッチングレートの制御が困難であることに鑑み、銅をエッチングせずに配線を形成する技術として知られている。
ダマシン法は、具体的には、レジスト膜をマスクとしたＬｏｗ−ｋ膜のドライエッチングによって開口部を形成した後、レジスト膜をアッシングにより除去してから開口部に銅層を埋込むことによって銅配線層を形成する方法である。銅層の埋込みは、メッキ法により開口部を埋設するように銅膜を形成した後、開口部内にのみ銅膜を残すようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ，化学的機械研磨）法を用いて表面を平坦化することによって実現することができる。
一方、Ｌｏｗ−ｋ膜としては、例えば、ＳｉＯ２（酸化シリコン）膜中にメチル基を導入したＳｉＯＣ（酸炭化シリコン、Ｃａｒｂｏｎ Ｄｏｐｅｄ Ｓｉｌｉｃｏｎ Ｏｘｉｄｅ）膜やポリアリルエーテル誘導体膜などの有機絶縁膜が知られている。しかしながら、これらの膜の誘電率は２．６〜２．９程度であり、よりデザインルールの微細化が進んだ世代の半導体デバイスに向けて更なる誘電率の低下が求められていた。そこで、膜中に数Å〜数百Åの空孔を有する、いわゆるポーラスＬｏｗ−ｋ膜の使用が有望視されている（例えば、特許文献１および２参照。）。
従来、ポーラスＬｏｗ−ｋ膜の形成は、半導体基板上に空孔形成材（ポロジェン）を含むポリシロキサン樹脂組成物を塗布した後、このポリシロキサン樹脂組成物に加熱処理を施すことによって行われてきた。
加熱処理によって、ポリシロキサンの硬化反応が進行すると同時に空孔形成材の分解・気化が起こる。これにより、絶縁膜に多数の微細な空孔（ポア）が形成されることになる。ここで、ポリシロキサンの硬化反応が終了する前に空孔形成材の分解が活発になると、形成される空孔のサイズが小さくなるとともに、空孔形成率（ポロシティ）の低下が起こる。そこで、従来は、ポリシロキサンの硬化温度よりも高い温度で空孔形成材の分解が活発になるように設計しており、具体的には、空孔を形成するためにポリシロキサン樹脂組成物に４００℃以上の温度で加熱処理を行っていた。
特開２００２−５０６８７号公報 特開平１１−３１０４１１号公報
しかしながら、このような高温での加熱処理を原因として、銅配線の信頼性低下が起こるという問題があった。そこで、加熱処理温度の低温化を図ることが急務となっている。
また、ダマシン法におけるドライエッチング工程やアッシング工程において、ポーラスＬｏｗ−ｋ膜はプラズマによるチャージングダメージを受けやすい。さらに、洗浄工程において、ポーラスＬｏｗ−ｋ膜の中には洗浄液が染み込み易い。こうしたことによって、ポーラスＬｏｗ−ｋ膜の層間絶縁膜としての特性が低下し、半導体装置の電気的特性や信頼性が低下するという問題があった。
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、多孔質絶縁膜を用いて、電気的特性や信頼性に優れた半導体装置を製造する方法を提供することにある。
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
本発明の半導体装置の製造方法は、半導体基板の上方に、絶縁膜前駆体および空孔形成材を含む絶縁膜組成物を塗布する工程と、この絶縁膜組成物に対して不活性ガス雰囲気下、３５０℃以下の温度で第１の加熱処理を行い、絶縁膜前駆体を重合させて非多孔質絶縁膜を形成する工程と、この非多孔質絶縁膜の上にＣＭＰストッパ膜を形成する工程と、このＣＭＰストッパ膜の上にレジストパターンを形成する工程と、このレジストパターンをマスクとしてＣＭＰストッパ膜および非多孔質絶縁膜にドライエッチングを行い、非多孔質絶縁膜に溝を形成する工程と、レジストパターンをアッシングにより除去する工程と、アッシング後に半導体基板の表面を洗浄する工程と、洗浄後に非多孔質絶縁膜に対して酸化性ガス雰囲気下で第２の加熱処理を行い、非多孔質絶縁膜から空孔形成材を除去することによって多孔質絶縁膜を形成する工程と、ＣＭＰストッパ膜の上および溝の内面にバリアメタル膜を形成する工程と、溝を埋め込むようにしてバリアメタル膜の上に銅層を形成する工程と、銅層およびバリアメタル膜をＣＭＰ法により研磨して銅配線を形成する工程とを有することを特徴とするものである。
本発明において、第２の加熱処理の温度は、第１の加熱処理の温度と同じまたはこれより低い温度とすることができる。
本発明において、アッシングは水素を含む還元性雰囲気下で行うことが好ましい。
本発明において、多孔質絶縁膜は、ＭＳＱ膜、ＨＳＱ膜、有機無機ハイブリッド膜、ポリイミド誘導体膜、ポリアリルエーテル誘導体膜、ポリキノリン誘導体膜およびポリパラキシレン誘導体膜よりなる群から選ばれる１の膜が多孔質化された膜とすることができる。
この発明は以上説明したように、非多孔質の絶縁膜に対してドライエッチング工程、アッシング工程および洗浄工程を行うので、絶縁膜がプラズマによるチャージングダメージを受けるのを防ぐことができるとともに、洗浄液が絶縁膜に染み込むのを防ぐこともできる。また、酸化性ガス雰囲気下で加熱処理を行うので、従来より低温で空孔形成材を除去して多孔質の絶縁膜とすることができる。
本発明者は、鋭意研究した結果、ポリシロキサンを硬化させた段階で配線溝の形成を行い、その後、高温で加熱処理して空孔形成材を揮発除去させることによって、電気的特性や信頼性に優れた半導体装置を製造できることを見出した。この方法によれば、層間絶縁膜中に空孔が存在しない状態で配線溝の形成が行われることになる。したがって、ドライエッチングやアッシングの際に、層間絶縁膜がプラズマによるチャージングによってダメージを受けることはなく、また、層間絶縁膜に洗浄液が染み込むこともない。さらに、配線溝の形成工程を終えた後は空孔形成材を分解・気化させて空孔を形成するので、比誘電率の低い層間絶縁膜とすることができる。したがって、配線層間の寄生容量が小さく電気的特性に優れているとともに、信頼性にも優れた半導体装置を製造することが可能となる。
以下、本発明の実施の形態について、図面を用いてさらに詳細に説明する。尚、ＭＯＳトランジスタ、拡散層およびプラグ形成などの通常のＬＳＩ製造工程については便宜上割愛し、金属配線の形成工程について説明する。
図１〜図１０は、本実施の形態による半導体装置の製造方法を示す断面図である。尚、これらの図において、同じ符号を付した部分は同じものであることを示している。
まず、図１に示すように、半導体基板１の上に層間絶縁膜となる絶縁膜組成物２を塗布する。半導体基板１としては、例えばシリコン基板を用いることができる。また、絶縁膜組成物２の塗布は、回転塗布法などによって行うことができる。尚、半導体基板１の上にエッチングストッパ膜や拡散防止膜を形成した後で絶縁膜組成物２を塗布してもよい。
絶縁膜組成物２としては、例えば、空孔形成材を含むシリカ系樹脂組成物を用いることができる。具体的には、絶縁膜組成物２は、絶縁膜前駆体および空孔形成材を含むものとすることができる。また、絶縁膜組成物２は適当な溶媒を含んでいてもよい。
本実施の形態に適用可能な多孔質絶縁膜としては、例えば、メチルシルセスキオキサン（ＭＳＱ）および水素化シルセスキオキサン（ＨＳＱ）などのＳｉＯ２を主成分とする多孔質のポリシロキサン膜、多孔質の有機無機ハイブリッド膜、並びにポリイミド誘導体、ポリアリルエーテル誘導体、ポリキノリン誘導体およびポリパラキシレン誘導体などの芳香族化合物の重合体からなる多孔質膜などが挙げられる。したがって、これらの前駆体となるものであれば上記の絶縁膜前駆体として用いることができる。
次に、図２に示すように、絶縁膜組成物２に対して第１の加熱処理工程を行う。この工程の目的は、空孔形成材を気化させることなしに、絶縁膜組成物２中に含まれる絶縁膜前駆体を重合させて被膜を形成する点にある。ここで、第１の加熱処理工程は、不活性ガス雰囲気下において３５０℃以下の温度で行う。不活性ガスとしては、例えば、窒素（Ｎ２）、ヘリウム（Ｈｅ）またはアルゴン（Ａｒ）などを用いることができる。尚、図２では半導体基板１の上方から加熱される様子を示しているが、本実施の形態はこれに限られるものではなく、半導体基板１の下方から加熱されてもよいし、半導体基板１の周囲全体から加熱されてもよい。
上記の加熱条件であれば、第１の加熱処理工程後も空孔形成材が被膜中に留まるようにすることができる。酸素ガス雰囲気下での加熱や、３５０℃より高温での加熱では、空孔形成材の分解や気化が起こりやすくなることから好ましくない。尚、第１の加熱処理工程によって空孔形成材は分解しないことが好ましいが、分解した場合であっても気化することなしに被膜中に留まっていればよい。
本実施の形態においては、第１の加熱処理工程は１段階の工程に限られるものではなく、２段階以上の工程であってもよい。例えば、絶縁膜組成物２が溶媒を含む場合には、溶媒の蒸発除去を目的として行う加熱処理（ステップ１）を行った後に、絶縁膜前駆体を重合させて被膜を形成するための加熱処理（ステップ２）を行ってもよい。この場合、ステップ２の加熱処理の温度は、ステップ１の加熱処理の温度よりも高い温度とする。
絶縁膜組成物２は、第１の加熱処理工程を行うことによって非多孔質絶縁膜３になる（図３）。ここで、非多孔質絶縁膜３は、膜中に空孔形成材を含む膜である。すなわち、非多孔質絶縁膜３は、未だ空孔が形成されていない状態の層間絶縁膜である。
次に、非多孔質絶縁膜３の上にＣＭＰストッパ膜４を形成する（図４）。ＣＭＰストッパ膜４は、後工程で形成される多孔質絶縁膜１９との研磨速度の選択比が大きい絶縁性の材料を用いて形成される。具体的には、多孔質絶縁膜１９の種類に応じて適宜決定されるが、例えば、ＳｉＣ膜、ＳｉｘＮｙ（例えば、Ｓｉ３Ｎ４、Ｓｉ２Ｎ３、ＳｉＮなど。）膜、ＳｉＣＮ膜またはＳｉＯＣ膜などを用いることができる。これらの膜は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，以下、ＣＶＤという。）法、スパッタ法または塗布法などによって形成することができる。
また、ＣＭＰストッパ膜４の膜厚は、所望とする研磨マージンを得るのに十分な膜厚とすることができる。但し、ＣＭＰストッパ膜４として用いられる材料の比誘電率は一般に高いので、研磨終了後に残存するＣＭＰストッパ膜４の膜厚はできるだけ薄くなるようにすることが好ましい。例えば、ＣＭＰストッパ膜４を５０ｎｍ〜１００ｎｍ程度の膜厚で形成し、研磨終了後には３０ｎｍ程度以下の膜厚になっていることが好ましい。
ＣＭＰストッパ膜４を形成した後は、この上にレジストパターン５を形成して図４に示す構造とする。具体的には、非多孔質絶縁膜３の上にフォトレジスト（図示せず）を塗布した後、これに所定のマスク（図示せず）を介して露光光を照射する。その後、フォトレジストを現像することによって、レジストパターン５を形成することができる。
露光光の種類は、半導体装置のデザイン・ルールに応じて適宜選択することができる。例えば、０．２５μｍ〜０．１３μｍのデザイン・ルールではＫｒＦ（フッ化クリプトン）エキシマレーザ（波長：２４８ｎｍ）が、９０ｎｍのデザイン・ルールではＡｒＦ（フッ化アルゴン）エキシマレーザ（波長：１９３ｎｍ）が、６５ｎｍ以下のデザイン・ルールではＦ２レーザ（波長：１５７ｎｍ）が、それぞれ露光装置の光源として用いられる。
次に、レジストパターン５をマスクとして、ＣＭＰストッパ膜４および非多孔質絶縁膜３を所定の深さまでドライエッチングする。これにより、図５に示すように、非多孔質絶縁膜３に銅配線用の溝６が形成される。
ここで、ドライエッチング装置としては、例えば、上部電極と下部電極にそれぞれ６０ＭＨｚと２ＭＨｚの高周波を印加することのできる２周波励起平行平板型リアクティブイオンエッチング装置を用いることができる。具体的には、オクタフルオロシクロブタン（Ｃ４Ｆ８）、窒素（Ｎ２）およびアルゴン（Ａｒ）からなる混合ガスをエッチングガスとして装置内に導き、圧力を１５０ｍＴｏｒｒに維持した状態で、上部電極に１，０００Ｗ、下部電極に１，４００ＷのＲＦ電力をそれぞれ印加してプラズマを発生させる。この際、エッチングガスの流量比を、例えば、オクタフルオロシクロブタンについて１０ｓｃｃｍ、窒素について２２５ｓｃｃｍ、アルゴンについて１，４００ｓｃｃｍとすることができる。また、基板を載置するステージの表面温度を２５℃に維持することができる。
非多孔質絶縁膜３のエッチングには、上記の混合ガス以外のガスを用いることもできる。例えば、テトラフルオロメタン（ＣＦ４）、ジフルオロメタン（ＣＨ２Ｆ２）、ネオン（Ｎｅ）およびアルゴン（Ａｒ）からなる混合ガスを用いてもよい。
溝６を形成した後は、不要となったレジストパターン５をアッシングによって除去する。ここで、アッシング装置としては、例えば、下部電極に１３．５６ＭＨｚの高周波を印加することのできる平行平板型リアクティブイオンエッチング装置を用いることができる。具体的には、流量３００ｓｃｃｍのアンモニア（ＮＨ３）ガスを装置内に導き、圧力を１０Ｐａに維持した状態で、下部電極に３００ＷのＲＦ電力を印加してプラズマを発生させる。この際、基板を載置するステージの表面温度を２５℃に維持することができる。
アッシングは酸素を用いて行うこともできるが、非多孔質絶縁膜３に与えるダメージを軽減する観点からは、水素を含む還元性雰囲気下でのアッシングが好ましい。
本実施の形態によれば、層間絶縁膜に空孔が形成されていない状態でドライエッチング工程およびアッシング工程を行うので、空孔に電荷が蓄積していく現象をなくして層間絶縁膜がチャージングダメージを受けるのを防ぐことができる。
レジストパターン５のアッシングを終えた後は、適当な洗浄液を用いて半導体基板１の表面を洗浄する。洗浄は、例えば、洗浄装置から半導体基板１に洗浄液を噴出させることによって行うことができる。これにより、ドライエッチング工程やアッシング工程で生じた汚染物などを除去することができる。本実施の形態においては、非多孔質絶縁膜の状態、すなわち、層間絶縁膜に空孔が形成されていない状態で洗浄を行うので、空孔中に洗浄液が取り込まれることによって層間絶縁膜に洗浄液が染み込むのを防ぐことができる。
以上の工程によって非多孔質絶縁膜３に溝６を形成した後は、非多孔質絶縁膜３に対して第２の加熱処理を行う。この加熱処理は、非多孔質絶縁膜３中に残存する空孔形成材を積極的に分解・気化させることを目的としている。空孔形成材が気化して非多孔質絶縁膜３を構成している樹脂骨格から抜け出ることによって、非多孔質絶縁膜３を多数の空孔７を有する多孔質絶縁膜８に変えることができる（図６）。尚、図６では半導体基板１の上方から加熱される様子を示しているが、本実施の形態はこれに限られるものではなく、半導体基板１の下方から加熱されてもよいし、半導体基板１の周囲全体から加熱されてもよい。
第２の加熱処理工程は酸化性ガス雰囲気下で行う。空孔形成材は酸素との反応性が高いので、酸化性ガス雰囲気下で加熱することによって、空孔形成材の分解・気化を促進して、この工程における加熱温度を低くすることが可能となる。酸化性ガスとしては、酸素ガスまたは酸素を含むガスを用いることができる。尚、酸素ガスにオゾンまたは酸素ラジカルが含有したガスを用いてもよい。
図７は、第２の加熱処理工程における加熱温度と、この加熱処理によって形成される多孔質絶縁膜の比誘電率との関係を示したものである。図の例では、窒素ガス雰囲気下で３５０℃・５分間の加熱処理（第１の加熱処理工程に対応）を行った後、酸素を含むガス雰囲気下で５分間の加熱処理（第２の加熱処理工程に対応）を行った。尚、比較のために、窒素ガス雰囲気下で５分間の加熱処理のみを行った場合（従来例に対応）についても示している。
図７より、本実施の形態により形成された多孔質絶縁膜の比誘電率は、従来例による場合よりも全体に低い値を示していることが分かる。具体的には、空孔形成材を除去して２．４程度の比誘電率を得るためには、従来例によれば４５０℃程度まで加熱することが必要である。一方、本実施の形態によれば、酸素と空孔形成材との反応を利用して空孔形成材の除去を行うので、従来より低い温度で同じ程度の値の比誘電率を得ることができる。すなわち、本実施の形態によれば、３５０℃程度の温度で２．４程度の比誘電率の絶縁膜とすることができるので、従来例よりも１００℃近い低温化が可能となる。
また、図８は、第２の加熱処理工程における加熱温度と、この加熱処理によって形成される多孔質絶縁膜の屈折率との関係を示したものである。空孔形成材の除去が進むにつれて屈折率が低下していくので、屈折率変化を調べることによって加熱温度に対する空孔形成材の除去率を評価することができる。尚、図の例では、窒素ガス雰囲気下で３５０℃・５分間の加熱処理（第１の加熱処理工程に対応）を行った後、酸素を含むガス雰囲気下で５分間の加熱処理（第２の加熱処理工程に対応）を行った。尚、比較のために、窒素ガス雰囲気下で５分間の加熱処理のみを行った場合（従来例１に対応）と、窒素ガス雰囲気下で１０分間の加熱処理のみを行った場合（従来例２に対応）についても示している。
図８より、従来例によれば、３５０℃以上の温度で屈折率が急に低下することから、この温度以上で空孔形成材の分解・気化が急速に進行していることが分かる。尚、従来例において、加熱時間の違いによる屈折率の差は殆ど見られない。一方、本実施の形態による屈折率は、従来例による場合よりも全体に低い値を示しており、例えば、３５０℃程度の加熱で従来例における４５０℃程度の屈折率と同等以下の値が得られる。したがって、本実施の形態によれば、窒素ガス雰囲気下での加熱処理のみでは達成できない低温での空孔形成材の除去が可能となる。
以上より、本実施の形態においては、第２の加熱処理の温度を第１の加熱処理の温度と同じまたはこれより低い温度とすることが可能である。例えば、第２の加熱処理の条件を窒素ガス雰囲気下で３５０℃・５分間とすることによって、空孔形成材を十分に除去して低誘電率の絶縁膜を得ることができる。
本実施の形態において、第１の加熱処理工程および第２の加熱処理工程は、ホットプレート、ファーネスまたは赤外線加熱炉などを用いて行うことができる。
図６に示すように、第２の加熱処理工程を行うことによって、層間絶縁膜は多孔質化された絶縁膜になる。すなわち、空孔の形成によって層間絶縁膜の比誘電率を低くすることができるので、寄生容量を低減させて電気的特性に優れた半導体装置を製造することが可能となる。
第２の加熱処理工程を終えた後は、溝６の内面にバリアメタル膜９を形成し、バリアメタル膜９を介して溝６の内部に銅層１０の埋込みを行うことによって銅配線１１を形成する（図９，１０）。この工程は、具体的には、次のようにして行うことができる。
まず、溝６の内面を含むＣＭＰストッパ膜４の上に、ＣＶＤ法またはスパッタ法などによって窒化チタン膜または窒化タンタル膜などのバリアメタル膜９を成膜する。次に、溝６を埋め込むようにしてバリアメタル膜９の上に銅層１０を成膜する。続いて、化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ，以下、ＣＭＰという。）法によって、銅層１０およびバリアメタル膜９の研磨を行う。これにより、溝６の内部にのみ、銅層１０およびバリアメタル膜９が残るようにすることができる。
バリアメタル膜９の形成および銅層１０の埋め込みは、他の方法によって行ってもよい。例えば、ＣＶＤ法およびＣＭＰ法によってバリアメタル膜９を溝６の内部にのみ形成した後、硫酸銅（ＣｕＳＯ４）をベースとした電解液を用いるめっき法によって、溝６の内部に銅層１０を埋め込んでもよい。
上記のＣＭＰ工程では、多孔質絶縁膜８を所定の膜厚範囲に維持しつつ、配線間での短絡が生じることのないように研磨を行う必要がある。多孔質絶縁膜８の上にＣＭＰストッパ膜４を設けることによって、多孔質絶縁膜８の研磨速度にかかわらず十分な研磨マージンを得ることができるようになるので、研磨の加工精度を向上させて、短絡の発生や配線抵抗のばらつきを低減することが可能となる。
以上述べたように、本実施の形態によれば、空孔形成材が分解・気化していない状態で層間絶縁膜のドライエッチングおよびレジストパターンのアッシングを行うので、層間絶縁膜がプラズマによるチャージングダメージを受けるのを防ぐことができる。同様に、空孔形成材が分解・気化しない状態で洗浄を行うので、洗浄液が層間絶縁膜に染み込むのを防ぐことができる。したがって、層間絶縁膜の特性が低下するのを防いで、電気的特性および信頼性に優れた半導体装置を製造することができる。
また、本実施の形態によれば、空孔形成材の分解・気化を行うことによって層間絶縁膜を多孔質化するので、比誘電率の低い層間絶縁膜とすることができる。これにより、配線層間の寄生容量を低減させて、電気的特性に優れた半導体装置を製造することが可能となる。
さらに、本実施の形態によれば、ＣＭＰストッパ膜を設けることによって銅配線形成の際の研磨マージンを大きくすることができる。したがって、研磨の加工精度を向上させて、短絡の発生や配線抵抗のばらつきを低減することが可能となる。
尚、本実施の形態においては、半導体基板上に銅配線用の溝を形成する例について述べたが、本発明はこれに限られるものではない。プラズマ処理工程や洗浄工程を経て多孔質の絶縁膜を形成する用途であれば、本発明を適用することが可能である。例えば、銅配線層が形成された半導体基板上に層間絶縁膜を形成し、この層間絶縁膜にレジストパターンを用いてビアホールや配線溝を形成する場合にも本発明を適用することができる。また、溝やビアホールに埋め込まれる金属も銅に限られるものではなく、他の金属を用いて導電層を形成してもよい。
本実施の形態にかかる半導体装置の製造工程を示す断面図である。 本実施の形態にかかる半導体装置の製造工程を示す断面図である。 本実施の形態にかかる半導体装置の製造工程を示す断面図である。 本実施の形態にかかる半導体装置の製造工程を示す断面図である。 本実施の形態にかかる半導体装置の製造工程を示す断面図である。 本実施の形態にかかる半導体装置の製造工程を示す断面図である。 本実施の形態において、加熱温度と絶縁膜の比誘電率との関係を示す図である。 本実施の形態において、加熱温度と絶縁膜の屈折率との関係の一例を示す図である。 本実施の形態にかかる半導体装置の製造工程を示す断面図である。 本実施の形態にかかる半導体装置の製造工程を示す断面図である。
符号の説明
１ 半導体基板
２ 絶縁膜組成物
３ 非多孔質絶縁膜
４ ＣＭＰストッパ膜
５ レジストパターン
６ 溝
７ 空孔
８ 多孔質絶縁膜
９ バリアメタル膜
１０ 銅層
１１ 銅配線

Claims (4)

  1. 半導体基板の上方に、絶縁膜前駆体および空孔形成材を含む絶縁膜組成物を塗布する工程と、
    前記絶縁膜組成物に対して不活性ガス雰囲気下、３５０℃以下の温度で第１の加熱処理を行い、前記絶縁膜前駆体を重合させて非多孔質絶縁膜を形成する工程と、
    前記非多孔質絶縁膜の上にＣＭＰストッパ膜を形成する工程と、
    前記ＣＭＰストッパ膜の上にレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして前記ＣＭＰストッパ膜および前記非多孔質絶縁膜にドライエッチングを行い、前記非多孔質絶縁膜に溝を形成する工程と、
    前記レジストパターンをアッシングにより除去する工程と、
    前記アッシング後に前記半導体基板の表面を洗浄する工程と、
    前記洗浄後に前記非多孔質絶縁膜に対して酸化性ガス雰囲気下で第２の加熱処理を行い、前記非多孔質絶縁膜から前記空孔形成材を除去することによって多孔質絶縁膜を形成する工程と、
    前記ＣＭＰストッパ膜の上および前記溝の内面にバリアメタル膜を形成する工程と、
    前記溝を埋め込むようにして前記バリアメタル膜の上に銅層を形成する工程と、
    前記銅層および前記バリアメタル膜をＣＭＰ法により研磨して銅配線を形成する工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記第２の加熱処理の温度は、前記第１の加熱処理の温度と同じまたはこれより低い温度である請求項１に記載の半導体装置の製造方法。
  3. 前記アッシングを水素を含む還元性雰囲気下で行う請求項１または２に記載の半導体装置の製造方法。
  4. 前記多孔質絶縁膜は、ＭＳＱ膜、ＨＳＱ膜、有機無機ハイブリッド膜、ポリイミド誘導体膜、ポリアリルエーテル誘導体膜、ポリキノリン誘導体膜およびポリパラキシレン誘導体膜よりなる群から選ばれる１の膜が多孔質化された膜である請求項１〜３のいずれか１に記載の半導体装置の製造方法。
JP2004051432A 2004-02-26 2004-02-26 半導体装置の製造方法 Expired - Lifetime JP4194508B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004051432A JP4194508B2 (ja) 2004-02-26 2004-02-26 半導体装置の製造方法
TW093138353A TW200529392A (en) 2004-02-26 2004-12-10 Method for manufacturing semiconductor device
US11/010,344 US7064060B2 (en) 2004-02-26 2004-12-14 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004051432A JP4194508B2 (ja) 2004-02-26 2004-02-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005243903A true JP2005243903A (ja) 2005-09-08
JP4194508B2 JP4194508B2 (ja) 2008-12-10

Family

ID=34879619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004051432A Expired - Lifetime JP4194508B2 (ja) 2004-02-26 2004-02-26 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7064060B2 (ja)
JP (1) JP4194508B2 (ja)
TW (1) TW200529392A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602061B2 (en) 2006-09-04 2009-10-13 Sony Corporation Semiconductor device and method for manufacturing semiconductor device
JP2010215819A (ja) * 2009-03-17 2010-09-30 Sumitomo Bakelite Co Ltd 膜形成用組成物、絶縁膜および半導体装置
JP2012174845A (ja) * 2011-02-21 2012-09-10 Tokyo Electron Ltd 成膜方法及び半導体装置の製造方法
JP2018170473A (ja) * 2017-03-30 2018-11-01 東京エレクトロン株式会社 半導体装置の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7517791B2 (en) 2004-11-30 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7696625B2 (en) * 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7732349B2 (en) * 2004-11-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of insulating film and semiconductor device
US7687326B2 (en) * 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
WO2006137384A1 (ja) * 2005-06-20 2006-12-28 Tohoku University 層間絶縁膜および配線構造と、それらの製造方法
JP5087807B2 (ja) * 2006-02-22 2012-12-05 東京応化工業株式会社 有機半導体素子の製造方法及びそれに用いる絶縁膜形成用組成物
JP4788415B2 (ja) * 2006-03-15 2011-10-05 ソニー株式会社 半導体装置の製造方法
WO2008038544A1 (fr) 2006-09-28 2008-04-03 Jsr Corporation Procédé de formation de film de couche inférieure de résist, composition de film de couche inférieure de résist pour une utilisation dans le procédé, et procédé de formation de motif.
US7723226B2 (en) * 2007-01-17 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnects containing bilayer porous low-k dielectrics using different porogen to structure former ratio
EP2109882A4 (en) * 2007-01-31 2010-12-22 Newsouth Innovations Pty Ltd METHOD FOR FORMING OPENINGS IN CHOSEN MATERIAL
WO2008109077A2 (en) * 2007-03-02 2008-09-12 Doheny Eye Institute Nanoscale surface activation of silicone via laser processing
US8852290B2 (en) * 2007-03-02 2014-10-07 Doheny Eye Institute Biocompatible implants and methods of making and attaching the same
EP2105959A3 (fr) 2008-03-28 2011-03-02 STMicroelectronics (Crolles 2) SAS Procédé de formation de niveaux d'interconnexion d'un circuit intégré
WO2011068037A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20210043743A (ko) 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US9613906B2 (en) * 2014-06-23 2017-04-04 GlobalFoundries, Inc. Integrated circuits including modified liners and methods for fabricating the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4321686B2 (ja) 1998-04-24 2009-08-26 旭化成株式会社 有機−無機複合体および多孔質ケイ素酸化物の製造方法
US6093636A (en) * 1998-07-08 2000-07-25 International Business Machines Corporation Process for manufacture of integrated circuit device using a matrix comprising porous high temperature thermosets
JP2002050687A (ja) 2000-08-03 2002-02-15 Seiko Epson Corp 半導体装置の製造方法
US20020123240A1 (en) * 2000-11-30 2002-09-05 Shipley Company, L.L.C. Electronic device manufacture
US6451712B1 (en) * 2000-12-18 2002-09-17 International Business Machines Corporation Method for forming a porous dielectric material layer in a semiconductor device and device formed
JP2003031566A (ja) 2001-07-16 2003-01-31 Fujitsu Ltd 低誘電率絶縁膜形成用組成物、これを用いる絶縁膜形成方法、及びそれにより得られた絶縁膜を有する電子部品
US6783862B2 (en) * 2001-12-13 2004-08-31 International Business Machines Corporation Toughness, adhesion and smooth metal lines of porous low k dielectric interconnect structures
KR100481181B1 (ko) * 2002-11-08 2005-04-07 삼성전자주식회사 반도체소자의 다공성 물질막을 형성하는 방법
JP2004214566A (ja) * 2003-01-08 2004-07-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US20040197474A1 (en) * 2003-04-01 2004-10-07 Vrtis Raymond Nicholas Method for enhancing deposition rate of chemical vapor deposition films
US7018928B2 (en) * 2003-09-04 2006-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma treatment method to reduce silicon erosion over HDI silicon regions
JP2005142473A (ja) * 2003-11-10 2005-06-02 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602061B2 (en) 2006-09-04 2009-10-13 Sony Corporation Semiconductor device and method for manufacturing semiconductor device
JP2010215819A (ja) * 2009-03-17 2010-09-30 Sumitomo Bakelite Co Ltd 膜形成用組成物、絶縁膜および半導体装置
JP2012174845A (ja) * 2011-02-21 2012-09-10 Tokyo Electron Ltd 成膜方法及び半導体装置の製造方法
JP2018170473A (ja) * 2017-03-30 2018-11-01 東京エレクトロン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20050191847A1 (en) 2005-09-01
US7064060B2 (en) 2006-06-20
TW200529392A (en) 2005-09-01
JP4194508B2 (ja) 2008-12-10

Similar Documents

Publication Publication Date Title
JP4194508B2 (ja) 半導体装置の製造方法
US6207583B1 (en) Photoresist ashing process for organic and inorganic polymer dielectric materials
US7052932B2 (en) Oxygen doped SiC for Cu barrier and etch stop layer in dual damascene fabrication
KR100887225B1 (ko) 반도체 디바이스의 제조 방법
US20060121721A1 (en) Methods for forming dual damascene wiring using porogen containing sacrificial via filler material
US20050245100A1 (en) Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
US6790784B2 (en) Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for intergrated circuit structure
JP2009194072A (ja) 半導体装置の製造方法
JP2011238704A (ja) 半導体装置および半導体装置の製造方法
KR100589456B1 (ko) 마이크로전자 구조물 및 그 제조방법
JP2001223269A (ja) 半導体装置およびその製造方法
JP2005142473A (ja) 半導体装置の製造方法
JP2004200203A (ja) 半導体装置及びその製造方法
JP4523351B2 (ja) 半導体装置の製造方法
US6524944B1 (en) Low k ILD process by removable ILD
US9941151B2 (en) Method for producing an integrated circuit including a metallization layer comprising low K dielectric material
JP2005223195A (ja) 層間絶縁膜の形成方法および半導体装置の製造方法
KR100391992B1 (ko) 저유전율 층간절연막을 가지는 반도체 장치 형성 방법
KR20040101008A (ko) 반도체 장치의 제조 방법
JP2004103747A (ja) 半導体装置の製造方法
JP2004363447A (ja) 半導体装置およびその製造方法
JP2005005697A (ja) 半導体装置の製造方法
JP2004296828A (ja) 半導体装置およびその製造方法
JP4695842B2 (ja) 半導体装置およびその製造方法
JP2011155074A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080922

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4