JP2002050687A

JP2002050687A - 半導体装置の製造方法

Info

Publication number: JP2002050687A
Application number: JP2000235930A
Authority: JP
Inventors: Kazuhiro Masuda; 員拓増田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-08-03
Filing date: 2000-08-03
Publication date: 2002-02-15

Abstract

(57)【要約】【課題】多孔質絶縁層のような機械的強度の低い低誘
電率絶縁膜を適用する場合において、導電層の研磨の際
に、研磨圧力が高くても膜はがれ、膜破壊等のない良好
な、半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、以下の工程
（ａ）〜（ｅ）を含む。（ａ）多孔質絶縁層の前駆体３０ａを形成する工程、
（ｂ）多孔質絶縁層の前駆体３０ａの所定領域を除去
し、スルーホール３２を形成する工程、（ｃ）多孔質絶
縁層の前駆体３０ａの上に、スルーホール３２を充填す
る導電層４２を形成する工程、（ｄ）導電層４２を研磨
し、スルーホール３２内に埋め込み配線層４０を形成す
る工程、および（ｅ）工程（ｄ）の後、多孔質絶縁層の
前駆体３０ａを多孔質化して、多孔質絶縁層３０を形成
する工程。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、配線層を有する半
導体装置の製造方法に関する。

【０００２】

【背景技術】近年、半導体装置の高速化が、さらに要求
されている。これに伴い、層間絶縁層の低誘電率化が必
要となっている。層間絶縁層の低誘電率化を図る技術と
して、層間絶縁層を多孔質化する技術が提案されてい
る。また、さらに、多孔質絶縁層の所定領域に、ダマシ
ン（Damascene）法により、配線層を形成することが検
討されている（たとえば特開平Ｈ１０−１１２５０３号
公報）。

【０００３】具体的には、次のようにして、多孔質絶縁
層の所定領域に、ダマシン法により、配線層を形成する
ことができる。図４は、多孔質絶縁層の所定領域に、ダ
マシン法により、配線層を形成する工程を模式的に示す
断面図である。

【０００４】まず、図４（ａ）に示すように、層間絶縁
層１２０の上に、多孔質絶縁層１３０を形成する。次
に、リソグラフィおよびエッチングにより、多孔質絶縁
層１３０の所定領域に、スルーホール１３２を形成す
る。その後、スルーホール１３２を充填するようにし
て、導電層１４２を形成する。

【０００５】次に、図４（ｂ）に示すように、化学的機
械的研磨（ＣＭＰ）法により、導電層１４２を研磨し
て、埋め込み配線層１４０を形成する。

【０００６】ところで、多孔質絶縁層１３０は空間占有
密度が低いため、機械的強度が低く、上下膜界面での接
着断面積が小さい。その結果、導電層１４２の研磨の
際、膜はがれ、膜破断等が発生し、研磨圧力を高くする
のに限界がある。

【０００７】

【発明が解決しようとする課題】本発明の目的は、多孔
質絶縁層のような機械的強度の低い低誘電率絶縁膜を適
用する場合において、導電層の研磨の際に、研磨圧力が
高くても膜はがれ、膜破壊等のない良好な、半導体装置
の製造方法を提供することにある。

【０００８】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、以下の工程（ａ）〜（ｅ）を含む。（ａ）多孔質絶縁層の前駆体を形成する工程、（ｂ）前
記多孔質絶縁層の前駆体の所定領域を除去し、スルーホ
ールを形成する工程、（ｃ）前記多孔質絶縁層の前駆体
の上に、前記スルーホールを充填する導電層を形成する
工程、（ｄ）前記導電層を研磨し、スルーホール内に埋
め込み配線層を形成する工程、および（ｅ）前記工程
（ｄ）の後、前記多孔質絶縁層の前駆体を多孔質化し
て、多孔質絶縁層を形成する工程。

【０００９】本発明によれば、前記工程（ｅ）は、工程
（ｄ）の後に行われる。つまり、多孔質絶縁層の前駆体
を多孔質化する前に、導電層の研磨を行っている。多孔
質絶縁層の前駆体は、多孔質化されたものに比べて、密
度が高いため、機械的強度が大きい。このため、本発明
によれば、導電層の研磨の際、研磨圧力が高い場合にお
いても、膜はがれ、膜破壊等が発生せず、良好な研磨を
行うことができる。

【００１０】前記工程（ｅ）は、熱処理によって行われ
ることが好ましい。つまり、熱処理によって、多孔質絶
縁層の前駆体の多孔質化を行うことにより、同時に、埋
め込み配線層におけるグレイン成長を促進させることが
できる。その結果、多孔質絶縁層の前駆体の多孔質化を
するための熱処理と、埋め込み配線層においてグレイン
成長を促進するための熱処理とを、同一の工程で行うこ
とができる。このため、熱処理工程を１工程減らすこと
ができ、製造プロセス工程数の低減を図ることができ
る。

【００１１】本発明の半導体装置の製造方法は、前記導
電層が銅、アルミニウムまたはタングステンを主体とす
る材質からなる場合に、特に有用である。

【００１２】

【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しながら説明する。

【００１３】（デバイスの構造）以下、本実施の形態に
係る半導体装置の製造方法により得られる半導体装置に
ついて説明する。図１は、半導体装置を模式的に示す断
面図である。

【００１４】半導体装置１００において、半導体基板
（たとえばシリコン基板）１０の表面には、ＭＯＳＦＥ
Ｔなどの半導体素子、配線層および素子分離領域（いず
れも図示せず）が形成されている。半導体基板１０の上
に、層間絶縁層２０が形成されている。

【００１５】層間絶縁層２０の上には、多孔質絶縁層３
０が形成されている。多孔質絶縁層３０の所定領域にお
いて、スルーホール３２が形成されている。スルーホー
ル３２内には、埋め込み配線層４０が形成されている。
埋め込み配線層４０は、銅を主体とする材質からなる。

【００１６】（製造プロセス）以下、本実施の形態に係
る半導体装置の製造方法について説明する。

【００１７】図２および図３は、本実施の形態に係る半
導体装置の製造工程を模式的に示す断面図である。

【００１８】（１）まず、図２（ａ）を参照しながら説
明する。半導体基板１０の表面に、一般的な方法によ
り、半導体素子（たとえばＭＯＳＦＥＴ）、配線層およ
び素子分離領域（いずれも図示せず）を形成する。次
に、この半導体基板１０上に、層間絶縁層２０を形成す
る。次に、層間絶縁層２０に、コンタクトホール（図示
せず）を形成し、コンタクトホール内に、公知の方法に
より、コンタクト層（図示せず）を形成する。

【００１９】次に、層間絶縁層２０の上に、多孔質絶縁
層の前駆体３０ａを形成する。多孔質絶縁層の前駆体３
０ａの形成方法は、たとえば、スピンコート法である。
多孔質絶縁層の前駆体３０ａの具体例としては、たとえ
ば、触媒化成工業株式会社のＩＰＳシリーズのような従
来のシラノール：Ｓｉ_n（ＯＨ）_mをベースとするＳＯＧ
材料に熱分解性のある有機ポリマーを混在させているも
のを挙げることができる。多孔質絶縁層の前駆体３０ａ
の膜厚としては、たとえば、６００〜１０００ｎｍであ
る。なお、必要に応じて、層間絶縁層２０と、多孔質絶
縁層の前駆体３０ａとの間に、ベース層（図示せず）を
介在させてもよい。ベース層は、層間絶縁層２０と、多
孔質絶縁層の前駆体３０ａとの密着性を高める機能を有
する。ベース層の具体例は、たとえばプラズマＴＥＯＳ
酸化膜である。

【００２０】（２）次に、図２（ｂ）に示すように、リ
ソグラフィおよびエッチングにより、多孔質絶縁層の前
駆体３０ａの所定領域を除去し、スルーホール３２を形
成する。また、必要に応じて、スルーホール３２におい
て、密着層やバリア層を形成する。

【００２１】（３）次に、図３（ａ）に示すように、ス
ルーホール３２を充填するようにして、多孔質絶縁層の
前駆体３０ａの上に、銅を主体とする材質からなる導電
層４２を形成する。導電層４２の形成方法としては、多
孔質絶縁層の前駆体３０ａが多孔質化しない程度の温度
で、導電層４２を形成することができる方法であれば特
に限定されず、たとえばスパッタ法、電界メッキ法を挙
げることができる。導電層４２の膜厚は、たとえば６０
０〜１５００ｎｍである。

【００２２】（４）次に、図３（ｂ）に示すように、Ｃ
ＭＰ法により、導電層４２を研磨し、平坦化する。これ
により、スルーホール３２内に、埋め込み配線層４０が
形成される。

【００２３】（５）次に、図１に示すように、熱処理を
行う。これにより、多孔質絶縁層の前駆体３０ａにおけ
る溶媒が気化し、または、多孔質絶縁層の前駆体３０ａ
における構成分子のうちの一部が熱分解して揮発し、構
造内に空隙３４が形成される。こうして、多孔質絶縁層
の前駆体３０ａが多孔質化され、多孔質絶縁層３０が形
成される。また、この熱処理によって、埋め込み配線層
４０における、グレイン成長が促進される。埋め込み配
線層４０において、グレイン成長が促進されることで、
埋め込み配線層４０の低抵抗化を迅速に図ることができ
る。さらに、この熱処理によって、埋め込み配線層４０
に含有しているガスを取り去ることができる。この熱処
理における、半導体基板１０の温度は、たとえば４００
〜４５０℃である。この温度は、熱分解性物質の分解温
度特性を考慮し、処理時間とともに規定する。

【００２４】（作用効果）以下、本実施の形態に係る半
導体装置の製造方法の作用効果について説明する。

【００２５】（ａ）本実施の形態においては、導電層４
２の研磨の後に、多孔質絶縁層の前駆体３０ａの多孔質
化をしている。すなわち、導電層４２の研磨の際、多孔
質絶縁層の前駆体３０ａは、多孔質化されていない。多
孔質絶縁層の前駆体３０ａは、多孔質化されたものと比
べると、密度が高いため、機械的強度が大きい。このた
め、本実施の形態によれば、導電層４２の研磨の際、研
磨圧力を高くすることができる。

【００２６】（ｂ）また、多孔質絶縁層の前駆体３０ａ
の多孔質化を図るための熱処理は、埋め込み配線層４０
を形成した後にしている。このため、この熱処理は、埋
め込み配線層４０における、グレイン成長を促進させる
機能をも有する。その結果、多孔質絶縁層の前駆体３０
ａの多孔質化を図るための熱処理と、埋め込み配線層４
０におけるグレイン成長を促進するための熱処理とを、
同一の工程で行うことができる。このため、熱処理工程
を１工程減らすことができ、製造プロセス工程数の低減
を図ることができる。

【００２７】［変形例］本発明は、上記の実施の形態に
限定されず、本発明の要旨を超えない範囲で種々の変更
が可能である。たとえば、次の変更が可能である。

【００２８】上記実施の形態においては、埋め込み配線
層（導電層）４０の材質は、銅を主体とする材質であっ
た。しかし、これに限定されず、埋め込み配線層（導電
層）の材質は、アルミニウムを主体とする材質，タング
ステンを主体とする材質、銀を主体とする材質、金を主
体とする材質であってもよい。

【図面の簡単な説明】

【図１】実施の形態に係る半導体装置を模式的に示す断
面図である。

【図２】実施の形態に係る半導体装置の製造工程を模式
的に示す断面図である。

【図３】実施の形態に係る半導体装置の製造工程を模式
的に示す断面図である。

【図４】多孔質絶縁層の所定領域に、ダマシン法によ
り、配線層を形成する工程を模式的に示す断面図であ
る。

【符号の説明】

１０半導体基板２０層間絶縁層３０多孔質絶縁層３０ａ多孔質絶縁層の前駆体３２スルーホール３４空隙４０埋め込み配線層４２導電層１００半導体装置

Claims

【特許請求の範囲】

【請求項１】以下の工程（ａ）〜（ｅ）を含む、半導
体装置の製造方法。（ａ）多孔質絶縁層の前駆体を形成する工程、（ｂ）前
記多孔質絶縁層の前駆体の所定領域を除去し、スルーホ
ールを形成する工程、（ｃ）前記多孔質絶縁層の前駆体
の上に、前記スルーホールを充填する導電層を形成する
工程、（ｄ）前記導電層を研磨し、スルーホール内に埋
め込み配線層を形成する工程、および（ｅ）前記工程
（ｄ）の後、前記多孔質絶縁層の前駆体を多孔質化し
て、多孔質絶縁層を形成する工程。
【請求項２】請求項１において、前記工程（ｅ）は、熱処理によって行われる、半導体装
置の製造方法。
【請求項３】請求項１または２において、前記導電層は、銅、アルミニウムまたはタングステンを
主体とする材質からなる、半導体装置の製造方法。