KR19980029400A - 반도체소자 금속배선 형성 방법 - Google Patents

Abstract

반도체소자 금속배선 형성방법을 개시하고 있다. 이는, 반도체 기판 상에 제1 층간절연층을 형성하는 단계, 상기 제1 층간절연층을 부분적으로 식각하여 개구부를 형성하는 단계; 개구부가 형성된 결과물 전면에 금속을 증착하여, 상기 제1 층간절연층 상에 일정두께를 갖는 금속층을 형성하는 단계, 상기 금속층에 대한 화학-기계적 연마공정을 수행하여 상기 개구부를 매립하는 금속 플러그층을 형성하는 단계, 금속 플러그층이 형성된 결과물 전면에 절연층을 형성하는 단계, 절연층이 형성된 상기 결과물을 산소분위기에서 열처리하여 개구부 내에 형성된 보이드를 제거하는 단계 및 상기 절연층 상에 제2 층간절연층을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체소자 금속배선 형성방법을 제공한다. 따라서, 개구부 내부 보이드를 제거할 수 있으므로, 배선 라인의 단락을 방지하고 반도체소자의 양호한 전기적 특성을 얻을 수 있다.

Description

반도체소자 금속배선 형성방법

본 발명은 반도체장치 제조방법에 관한 것으로, 특히 텅스텐을 이용한 콘택홀 매립시 보이드(void) 발생을 방지할 수 있는 반도체장치 제조방법에 관한 것이다.

반도체장치가 고집적화됨에 따라 적층구조가 도입되고, 화학-기계적 연마기술(이하, CMP)과 같은 새로운 평탄화 기술이 개발되어 절연막 등의 평탄화에 이용되고 있다. 이와 더불어, 금속배선 형성방법으로는, 화학기상증착 방법을 이용한 텅스텐 플러그(W-plug)공정 및 텅스텐 다마신(W-damascene)공정이 적용되고 있다.

텅스텐 다마신 공정은, CMP 기술에 의해 평탄화가 진행된 절연막 위에 콘택홀과 배선용 라인을 식각하고, 블랭킷 텅스텐(blanket W)막을 웨이퍼 전면에 증착한 후, 텅스텐 CMP 공정을 수행함으로써 콘택 플러그와 배선을 동시에 형성하는 기술이다.

이때, 콘택홀의 크기나 배선용 라인의 폭이 작은 경우에는 텅스텐 증착시 텅스텐막의 단차도포성이 취약해져 콘택홀이나 라인 내에 텅스텐 보이드가 발생하게 된다.

도 1 내지 도 4는 종래 기술에 따른 금속배선 형성방법을 설명하기 위해 도시한 단면도들이다.

반도체 기판(1) 상에 하부구조물을 절연시키기 위한 제1 층간절연층(3)을 형성하고, 사진식각공정을 통해 배선용 라인을 개구시킨 다음, 스퍼터링방법을 이용하여 타이타늄 나이트라이드 구조를 갖는 베리어층(5)을 형성한다(도 1).

다음, 베리어층(5)이 형성된 결과물 전면에 텅스텐을 화학기상증착법으로 증착하여 텅스텐층(7)을 형성한다(도 2). 이때, 고집적화에 따른 단차도포성의 취약으로 말미암아 개구부 내에는 보이드가 형성된다.

이후, 상기 텅스텐층(7)에 대한 CMP 공정을 수행하여 개구부를 매립하는 텅스텐 플러그층(9)을 형성한다(도 3). 이때, 상기 보이드는 텅스텐 플러그층(9)에 의해 노출된다.

다음, 텅스텐 플러그층(9)이 형성된 결과물 전면에 제2 층간절연층(11)을 형성한다(도 4).

이러한 텅스텐 보이드는 후속공정에서 화학적 처리가 진행되는 경우 약액에 의해 더욱 크게 발전될 수 있으며, 보이드가 심한 경우에는 배선의 단락을 초래하여 반도체소자의 전기적 특성 불량을 초래할 수 있다.

본 발명이 이루고자 하는 기술적 과제는, 텅스텐 다마신 공정시 발생되는 텅스텐 보이드를 제거할 수 있는 방법을 제공하는 것이다.

도 1 내지 도 4는 종래 기술에 따른 금속배선 형성방법을 설명하기 위해 도시한 단면도들이다.

도 5 내지 도 10은 본 발명의 일 실시예에 따른 금속배선 형성방법을 설명하기 위해 도시한 단면도들이다.

상기 과제를 달성하기 위하여 본 발명은, 반도체 기판 상에 제1 층간절연층을 형성하는 단계; 상기 제1 층간절연층을 부분적으로 식각하여 개구부를 형성하는 단계, 개구부가 형성된 결과물 전면에 금속을 증착하여, 상기 제1 층간절연층 상에 일정두께를 갖는 금속층을 형성하는 단계, 상기 금속층에 대한 화학-기계적 연마공정을 수행하여 상기 개구부를 매립하는 금속 플러그층을 형성하는 단계, 금속 플러그층이 형성된 결과물 전면에 절연층을 형성하는 단계, 절연층이 형성된 상기 결과물을 산소분위기에서 열처리하여 개구부 내에 형성된 보이드를 제거하는 단계 및 상기 절연층 상에 제2 층간절연층을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체소자 금속배선 형성방법을 제공한다. 따라서, 개구부 내부 보이드를 제거할 수 있으므로, 배선 라인의 단락을 방지하고 반도체소자의 양호한 전기적 특성을 얻을 수 있다.

이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.

도 5 내지 도 10은 본 발명의 일 실시예에 따른 금속배선 형성방법을 설명하기 위해 도시한 단면도들이다.

도 5를 참조하면, 먼저, 반도체 기판(51) 상에 하부구조물을 절연시키기 위한 제1 층간절연층(53)을 형성하고, 사진식각공정을 통해 배선용 라인을 개구시킨 다음, 스퍼터링방법을 이용하여 타이타늄 나이트라이드 구조를 갖는 베리어층(55)을 형성한다.

도 6을 참조하면, 베리어층(55)이 형성된 결과물 전면에 텅스텐을 화학기상증착법으로 증착하여 텅스텐층(57)을 형성한다. 이때, 고집적화에 따른 단차도포성의 취약으로 말미암아 개구부 내에는 보이드가 형성된다.

도 7을 참조하면, 상기 텅스텐층(57)에 대한 CMP 공정을 수행하여 개구부를 매립하는 텅스텐 플러그층(59)을 형성한다. 이때, 상기 보이드는 텅스텐 플러그층(59)에 의해 노출된다.

도 8을 참조하면, 텅스탠 플러그층(59)이 형성된 결과물 전면에 절연층(60)을 2000Å 이하의 두께로 형성하고, 산소성분이 함유된 가스 분위기에서 열처리를 수행한다.

도 9를 참조하면, 산소분위기에서의 열처리에 의해, 얇은 두께의 절연층(60)을 통해 확산된 산소성분에 의해 텅스텐 표면이 산화되며, 표면 산화된 텅스텐 플러그층(59)의 부피가 팽창하게 되어 텅스텐 보이드가 제거된다. 여기에서, 상기 절연층(60)은 텅스텐 플러그층(59)의 과잉산화에 의해 배선 라인의 저항이 증가되는 것을 방지하기 위해 형성한다.

도 10을 참조하면, 상기 절연층(60) 상에 제2 층간절연층(61)을 형성한다.

상술한 바와 같이 본 발명에 따르면, 텅스텐 보이드가 발생된 웨이퍼를 산소성분이 함유된 가스 분위기에서 열처리하여 텅스텐 표면을 일정량 산화시킴으로써 텅스텐 막의 부피를 팽창시켜 텅스텐 보이드를 제거할 수 있다. 이와 같이 개구부 내부 보이드를 제거할 수 있으므로, 배선 라인의 단락을 방지하고 반도체소자의 양호한 전기적 특성을 얻을 수있다.

Claims (1)

1. 반도체 기판 상에 제1 층간절연층을 형성하는 단계, 상기 제1 층간절연층을 부분적으로 식각하여 개구부를 형성하는 단계, 개구부가 형성된 결과물 전면에 금속을 증착하여, 상기 제1 층간절연층 상에 일정두께를 갖는 금속층을 형성하는 단계, 상기 금속층에 대한 화학-기계적 연마공정을 수행하여 상기 개구부를 매립하는 금속 플러그층을 형성하는 단계, 금속 플러그층이 형성된 결과물 전면에 절연층을 형성하는 단계, 절연층이 형성된 상기 결과물을 산소분위기에서 열처리하여 개구부 내에 형성된 보이드를 제거하는 단계; 및 상기 절연층 상에 제2 층간절연층을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체소자 금속 배선 형성방법.