JP2005142473A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005142473A
JP2005142473A JP2003379675A JP2003379675A JP2005142473A JP 2005142473 A JP2005142473 A JP 2005142473A JP 2003379675 A JP2003379675 A JP 2003379675A JP 2003379675 A JP2003379675 A JP 2003379675A JP 2005142473 A JP2005142473 A JP 2005142473A
Authority
JP
Japan
Prior art keywords
insulating film
film
porous insulating
porous
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003379675A
Other languages
English (en)
Inventor
Takashi Yunogami
隆 湯之上
Kaori Misawa
佳居 実沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2003379675A priority Critical patent/JP2005142473A/ja
Priority to TW093133181A priority patent/TWI343602B/zh
Priority to US10/980,279 priority patent/US6998325B2/en
Priority to FR0411925A priority patent/FR2862159A1/fr
Publication of JP2005142473A publication Critical patent/JP2005142473A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 多孔質絶縁膜を用いて、電気的特性や信頼性に優れた半導体装置を製造する方法を提供する。
【解決手段】 半導体基板１の上に、絶縁膜前駆体および空孔形成材を含む絶縁膜組成物を塗布した後、この絶縁膜組成物に第１の加熱処理を行い、空孔形成材が気化しない状態で絶縁膜前駆体を重合させて非多孔質絶縁膜を形成する。次に、この非多孔質絶縁膜の上にレジストパターンを形成した後、このレジストパターンをマスクとして非多孔質絶縁膜のドライエッチングを行い、非多孔質絶縁膜に溝を形成する。不要となったレジストパターンをアッシングにより除去した後、半導体基板１の表面を洗浄する。次に、非多孔質絶縁膜に第２の加熱処理を行い、非多孔質絶縁膜から空孔形成材を除去することによって多孔質絶縁膜７を形成する。その後、溝にバリアメタル膜８を介して銅層９を埋め込んで銅配線を形成する。
【選択図】 図７

Description

本発明は、半導体装置の製造方法に関し、特に、多孔質の低誘電率絶縁膜を用いた半導体装置の製造方法に関する。
近年の半導体装置の微細化・高速化に伴い、配線構造の多層化が進んでいる。しかし、このような微細化、高速化および多層化が進むにつれて、配線抵抗並びに配線間および配線層間の寄生容量の増大による信号遅延が問題となる。信号遅延Ｔは配線抵抗Ｒと寄生容量Ｃの積に比例することから、信号遅延Ｔを小さくするためには、配線層の低抵抗化とともに寄生容量を小さくすることが必要となる。
配線抵抗Ｒを低減するには、配線材料としてより低抵抗のものを用いればよい。具体的には、従来のアルミニウム（Ａｌ）配線から銅（Ｃｕ）配線へ移行することなどが挙げられる。
一方、配線層間の寄生容量Ｃは、配線層の間に設けられる層間絶縁膜の比誘電率ε、配線層の間隔ｄおよび配線層の側面積Ｓとの間にＣ＝（ε・Ｓ）／ｄの関係がある。したがって、寄生容量Ｃを低減するには、層間絶縁膜の低誘電率化を図ることが必要となる。
従来より知られている層間絶縁膜としては、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって成膜したＳｉＯＦ膜がある。ＳｉＯＦ膜の比誘電率は３．３程度であり、比誘電率が３．９程度であるＳｉＯ２膜に比較すると低い誘電率を得ることができる。しかしながら、さらなる比誘電率の低減を図る場合、ＳｉＯＦ膜では膜の安定性に欠けるため実用化は困難である。
そこで、ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）膜や有機ポリマー膜などを層間絶縁膜に適用することが検討されている。これらの膜は、多孔質化することによって、比誘電率を１．９程度まで下げることが可能とされている（例えば、特許文献１参照。）。
図１２および図３を参照しながら、多孔質化された低誘電率の絶縁膜（ポーラスＬｏｗ−ｋ膜）を用いて銅配線を形成する従来の方法について説明する。尚、これらの図において、同じ符号で示した部分は同じものであることを示している。
まず、図１２に示すように、半導体基板２１の上に、空孔２２を有する多孔質絶縁膜２３を形成する。次に、多孔質絶縁膜２３の上にレジストパターン２４を形成して、図１３に示す構造とする。続いて、レジストパターン２４をマスクとして多孔質絶縁膜２３をドライエッチングし、多孔質絶縁膜２３に銅配線用の溝２５を形成する。不要となったレジストパターン２４をアッシングにより除去した後、洗浄液を用いて洗浄を行い、図１４に示す構造とする。その後、溝２５の内面にバリアメタル膜２６を形成してから銅層２７を埋め込む。以上の工程によって、図１５に示す銅配線を形成することができる。
特開平１１−３３００６９号公報
しかしながら、多孔質絶縁膜には、その空孔の存在によって次のような問題があった。すなわち、上記のドライエッチング工程やアッシング工程において、多孔質絶縁膜はプラズマによるチャージングダメージを受けやすい。また、洗浄工程において、多孔質絶縁膜の中には洗浄液が染み込み易い。こうしたことによって、多孔質絶縁膜の層間絶縁膜としての特性が低下し、半導体装置の電気的特性や信頼性が低下するという問題があった。
本発明は上述した問題点に鑑みてなされたものである。即ち、本発明の目的は、多孔質絶縁膜を用いて、電気的特性や信頼性に優れた半導体装置を製造する方法を提供することにある。
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
本発明の半導体装置の製造方法は、半導体基板の上に、絶縁膜前駆体および空孔形成材を含む絶縁膜組成物を塗布する工程と、この絶縁膜組成物に第１の加熱処理を行い、空孔形成材が気化しない状態で絶縁膜前駆体を重合させて非多孔質絶縁膜を形成する工程と、この非多孔質絶縁膜の上にレジストパターンを形成する工程と、このレジストパターンをマスクとして非多孔質絶縁膜のドライエッチングを行い、非多孔質絶縁膜に溝を形成する工程と、レジストパターンをアッシングにより除去する工程と、このアッシングを終えた後に半導体基板の表面を洗浄する工程と、この洗浄を終えた後に非多孔質絶縁膜に第２の加熱処理を行い、非多孔質絶縁膜から空孔形成材を除去することによって多孔質絶縁膜を形成する工程と、溝の内面にバリアメタル膜を形成する工程と、溝の内部にバリアメタル膜を介して銅層を埋め込む工程とを有することを特徴とするものである。
また、本発明の半導体装置の製造方法は、半導体基板の上に、絶縁膜前駆体および空孔形成材を含む絶縁膜組成物を塗布する工程と、この絶縁膜組成物に第１の加熱処理を行い、空孔形成材が気化しない状態で絶縁膜前駆体を重合させて非多孔質絶縁膜を形成する工程と、非多孔質絶縁膜の上にＣＭＰストッパ膜を形成する工程と、このＣＭＰストッパ膜の上にレジストパターンを形成する工程と、このレジストパターンをマスクとしてＣＭＰストッパ膜および非多孔質絶縁膜のドライエッチングを行い、非多孔質絶縁膜に溝を形成する工程と、レジストパターンをアッシングにより除去する工程と、このアッシングを終えた後に半導体基板の表面を洗浄する工程と、この洗浄を終えた後に非多孔質絶縁膜に第２の加熱処理を行い、非多孔質絶縁膜から空孔形成材を除去することによって多孔質絶縁膜を形成する工程と、ＣＭＰストッパ膜の上および溝の内面にバリアメタル膜を形成する工程と、溝を埋め込むようにしてバリアメタル膜の上に銅層を形成する工程と、銅層およびバリアメタル膜をＣＭＰ法により研磨して銅配線を形成する工程とを有することを特徴とするものである。
本発明において、第１の加熱処理は３５０℃以下の温度で行うことが好ましい。
また、本発明において、第２の加熱処理は４５０℃以下の温度で行うことが好ましい。
さらに、本発明において、多孔質絶縁膜は、ＭＳＱ膜、ＨＳＱ膜、有機無機ハイブリッド膜、ポリイミド誘導体膜、ポリアリルエーテル誘導体膜、ポリキノリン誘導体膜およびポリパラキシレン誘導体膜よりなる群から選ばれる１の膜が多孔質化された膜とすることができる。
この発明は以上説明したように、絶縁膜組成物に第１の加熱処理を行うことによって非多孔質の絶縁膜とした状態で、ドライエッチング工程、アッシング工程および洗浄工程を行うので、絶縁膜がプラズマによるチャージングダメージを受けるのを防ぐことができるとともに、洗浄液が絶縁膜に染み込むのを防ぐこともできる。また、非多孔質の絶縁膜に第２の加熱処理を行うことによって多孔質の絶縁膜とするので、比誘電率の低い層間絶縁膜を得ることができる。
また、本発明によれば、ＣＭＰストッパ膜を設けることによって銅配線形成の際の研磨マージンを大きくすることができるので、研磨の加工精度を向上させて、短絡の発生や配線抵抗のばらつきを低減することが可能となる。
多孔質絶縁膜の形成は、例えば、半導体基板上に空孔形成材（ポロジェン）を含むポリシロキサン樹脂組成物を塗布した後、このポリシロキサン樹脂組成物に加熱処理を施すことによって行われる。加熱処理を行うことによって、ポリシロキサンの硬化反応が進行すると同時に空孔形成材の分解・気化が起こる。これにより、絶縁膜に多数の微細な空孔（ポア）が形成される。
しかし、ポリシロキサンの硬化反応が終了する前に空孔形成材の分解が活発になると、形成される空孔のサイズが小さくなるとともに、空孔形成率（ポロシティ）の低下が起こる。そこで、ポリシロキサン樹脂組成物を設計するにあたっては、従来より、ポリシロキサンの硬化温度よりも高い温度で空孔形成材の分解が活発になるようにすることが行われている。
本発明者は、鋭意研究した結果、ポリシロキサンを硬化させた段階で配線溝の形成を行い、その後、高温で加熱処理して空孔形成材を揮発除去させることによって、電気的特性や信頼性に優れた半導体装置を製造できることを見出した。この方法によれば、層間絶縁膜中に空孔が存在しない状態で配線溝の形成が行われることになる。したがって、ドライエッチングやアッシングの際に、層間絶縁膜がプラズマによるチャージングによってダメージを受けることはなく、また、層間絶縁膜に洗浄液が染み込むこともない。さらに、配線溝の形成工程を終えた後は空孔形成材を分解・気化させて空孔を形成するので、比誘電率の低い層間絶縁膜とすることができる。したがって、配線層間の寄生容量が小さく電気的特性に優れているとともに、信頼性にも優れた半導体装置を製造することが可能となる。
以下、本発明の実施の形態について、図面を用いてさらに詳細に説明する。
図１〜図１０は、本実施の形態による半導体装置の製造方法を示す断面図である。尚、これらの図において、同じ符号を付した部分は同じものであることを示している。
まず、図１に示すように、半導体基板１の上に層間絶縁膜となる絶縁膜組成物２を塗布する。半導体基板１としては、例えばシリコン基板を用いることができる。また、絶縁膜組成物２の塗布は、回転塗布法などによって行うことができる。
絶縁膜組成物２としては、例えば、多孔質化剤を含むシリカ系樹脂組成物を用いることができる。具体的には、絶縁膜組成物２は、絶縁膜前駆体および多孔質化剤を含むものとすることができる。また、絶縁膜組成物２は適当な溶媒を含んでいてもよい。
本実施の形態に適用可能な多孔質絶縁膜としては、例えば、メチルシルセスキオキサン（ＭＳＱ）および水素化シルセスキオキサン（ＨＳＱ）などのＳｉＯ２を主成分とする多孔質のポリシロキサン膜、多孔質の有機無機ハイブリッド膜、並びにポリイミド誘導体、ポリアリルエーテル誘導体、ポリキノリン誘導体およびポリパラキシレン誘導体などの芳香族化合物の重合体からなる多孔質膜などが挙げられる。したがって、これらの前駆体となるものであれば上記の絶縁膜前駆体として用いることができる。
次に、図２に示すように、絶縁膜組成物２に対して第１の加熱処理工程を行う。この工程の目的は、絶縁膜組成物２中に含まれる絶縁膜前駆体を重合させて被膜を形成する点にある。ここで、第１の加熱処理の温度は空孔形成材が気化しない温度とする。すなわち、第１の加熱処理によって空孔形成材は気化することなしに被膜中に留まるようにする。この場合、空孔形成材の分解温度以下の温度とすることが好ましいが、分解物が気化しないで被膜中に留まることのできる温度であれば空孔形成材の分解反応が起こる温度以上であってもよい。第１の加熱処理工程の温度は、溶媒、絶縁膜前駆体および空孔形成材の種類に応じて適宜設定することができるが、具体的には、３５０℃以下の温度とすることが好ましい。例えば、３５０℃で２分間程度加熱することができる。
また、第１の加熱処理工程は、空孔形成材の分解を抑制するために不活性ガス雰囲気下で行うことが好ましい。不活性ガスとしては、例えば、窒素（Ｎ２）、ヘリウム（Ｈｅ）またはアルゴン（Ａｒ）などを用いることができる。この場合、雰囲気中に含まれる酸素の濃度は低いほど好ましいが、１００ｐｐｍ以下であれば空孔形成材の分解を十分に抑制することが可能である。
尚、第１の加熱処理工程は１段階の工程に限られるものではなく、２段階以上の工程であってもよい。例えば、絶縁膜組成物２が溶媒を含む場合には、溶媒の蒸発除去を目的として行う加熱処理（ステップ１）を行った後に、絶縁膜前駆体を重合させて被膜を形成するための加熱処理（ステップ２）を行ってもよい。この場合、ステップ２の加熱処理の温度は、ステップ１の加熱処理の温度よりも高い温度とする。
絶縁膜組成物２は、第１の加熱処理工程を行うことによって非多孔質絶縁膜３になる（図３）。ここで、非多孔質絶縁膜３は、膜中に空孔形成材を含む膜である。すなわち、非多孔質絶縁膜３は、未だ空孔が形成されていない状態の層間絶縁膜である。
次に、非多孔質絶縁膜３の上にレジストパターン４を形成して、図４に示す構造とする。具体的には、非多孔質絶縁膜３の上にフォトレジスト（図示せず）を塗布した後、これを所定のマスク（図示せず）を介して露光する。その後、現像することによってレジストパターン４を形成することができる。
次に、レジストパターン４をマスクとして、非多孔質絶縁膜３を所定の深さまでドライエッチングする。これにより、図５に示すように、非多孔質絶縁膜３に銅配線用の溝５が形成される。
ここで、ドライエッチング装置としては、例えば、上部電極と下部電極にそれぞれ６０ＭＨｚと２ＭＨｚの高周波を印加することのできる２周波励起平行平板型リアクティブイオンエッチング装置を用いることができる。具体的には、オクタフルオロブテン（Ｃ４Ｆ８）、窒素（Ｎ２）およびアルゴン（Ａｒ）からなる混合ガスをエッチングガスとして装置内に導き、圧力を１５０ｍＴｏｒｒに維持した状態で、上部電極に１，０００Ｗ、下部電極に１，４００ＷのＲＦ電力をそれぞれ印加してプラズマを発生させる。この際、エッチングガスの流量比を、例えば、オクタフルオロブテンについて１０ｓｃｃｍ、窒素について２２５ｓｃｃｍ、アルゴンについて１，４００ｓｃｃｍとすることができる。また、基板を載置するステージの表面温度を２５℃に維持することができる。
非多孔質絶縁膜３のエッチングには、上記の混合ガス以外のガスを用いることもできる。例えば、テトラフルオロメタン（ＣＦ４）、ジフルオロメタン（ＣＨ２Ｆ２）、ネオン（Ｎｅ）およびアルゴン（Ａｒ）からなる混合ガスを用いてもよい。
溝５を形成した後は、不要となったレジストパターン４をアッシングによって除去する。ここで、アッシング装置としては、例えば、下部電極に１３．５６ＭＨｚの高周波を印加することのできる平行平板型リアクティブイオンエッチング装置を用いることができる。具体的には、流量３００ｓｃｃｍのアンモニア（ＮＨ３）ガスを装置内に導き、圧力を１０Ｐａに維持した状態で、下部電極に３００ＷのＲＦ電力を印加してプラズマを発生させる。この際、基板を載置するステージの表面温度を２５℃に維持することができる。
本実施の形態によれば、層間絶縁膜に空孔が形成されていない状態でドライエッチング工程およびアッシング工程を行うので、空孔に電荷が蓄積していく現象をなくして層間絶縁膜がチャージングダメージを受けるのを防ぐことができる。
レジストパターン４のアッシングを終えた後は、適当な洗浄液を用いて半導体基板１の表面を洗浄する。洗浄は、例えば、洗浄装置から半導体基板１に洗浄液を噴出させることによって行うことができる。これにより、ドライエッチング工程やアッシング工程で生じた汚染物などを除去することができる。本実施の形態においては、非多孔質絶縁膜の状態、すなわち、層間絶縁膜に空孔が形成されていない状態で洗浄を行うので、空孔中に洗浄液が取り込まれることによって層間絶縁膜に洗浄液が染み込むのを防ぐことができる。
以上の工程によって非多孔質絶縁膜３に溝５を形成した後は、非多孔質絶縁膜３に対して第２の加熱処理を行う。この加熱処理は、非多孔質絶縁膜３中に残存する空孔形成材を積極的に分解・気化させることを目的としている。空孔形成材が気化して非多孔質絶縁膜３を構成している樹脂骨格から抜け出ることによって、非多孔質絶縁膜３を多数の空孔６を有する多孔質絶縁膜７に変えることができる（図６）。
第２の加熱処理工程の温度は、第１の加熱処理工程の温度よりも高い温度（例えば、１００℃程度の高温）であって、空孔形成材を分解・気化できる温度である。空孔形成材を積極的に分解・気化するという観点からは、第２の加熱処理工程の温度は高い方が好ましい。一方、銅配線の信頼性等の観点からは、加熱処理の温度は低い方が好ましい。具体的には、第２の加熱処理工程の温度を４５０℃以下とすることが好ましく、さらには、４５０℃以下の温度で空孔形成材および絶縁膜前駆体の種類に応じて適宜設定することがより好ましい。例えば、４５０℃で１０分間程度加熱することができる。
尚、第２の加熱処理工程は酸化性ガス雰囲気下で行ってもよい。酸化性ガス雰囲気下で加熱することによって空孔形成材の分解・気化を促進することができ、この工程における加熱温度を低くすることが可能となる。酸化性ガスとしては、酸素ガスまたは酸素を含むガスを用いることができる。また、酸素ガスにオゾンまたは酸素ラジカルが含有したガスを用いてもよい。
本実施の形態において、第１の加熱処理工程および第２の加熱処理工程は、ホットプレートまたはファーネスなどを用いて行うことができる。
図６に示すように、第２の加熱処理工程を行うことによって、層間絶縁膜は多孔質化された絶縁膜になる。すなわち、空孔の形成によって層間絶縁膜の比誘電率を低くすることができるので、寄生容量を低減させて電気的特性に優れた半導体装置を製造することが可能となる。
第２の加熱処理工程を終えた後は、溝５の内面にバリアメタル膜８を形成し、バリアメタル膜８を介して溝５の内部に銅層９の埋込みを行うことによって銅配線１０を形成する（図７）。この工程は、具体的には、次のようにして行うことができる。
まず、溝５の内面を含む多孔質絶縁膜７の上に、ＣＶＤ法またはスパッタ法などによって窒化チタン膜または窒化タンタル膜などのバリアメタル膜８を成膜する。次に、溝５を埋め込むようにしてバリアメタル膜８の上に銅層９を成膜する。続いて、化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ，以下、ＣＭＰという。）法によって、銅層９およびバリアメタル膜８の研磨を行う。これにより、溝５の内部にのみ、銅層９およびバリアメタル膜８が残るようにすることができる。
バリアメタル膜８の形成および銅層９の埋め込みは、他の方法によって行ってもよい。例えば、ＣＶＤ法およびＣＭＰ法によってバリアメタル膜８を溝５の内部にのみ形成した後、硫酸銅（ＣｕＳＯ４）をベースとした電解液を用いるめっき法によって、溝５の内部に銅層９を埋め込んでもよい。
尚、本実施の形態においては、非多孔質絶縁膜の上にレジストパターンを形成したが、本発明はこれに限られるものではない。例えば、図８に示すように、半導体基板１１の上に形成された非多孔質絶縁膜１２の上に、ＣＭＰストッパ膜１３を形成してからレジストパターン１４を形成してもよい。この場合、レジストパターン１４をマスクとしたＣＭＰストッパ膜１３および非多孔質絶縁膜１２のドライエッチングによって、非多孔質絶縁膜１２に溝１５を形成した後、不要となったレジストパターン１４をアッシングにより除去すると、図９に示す構造が得られる。
図１０は、第２の加熱処理工程後にバリアメタル膜１６および銅層１７を形成した様子を示す断面図である。具体的には、ＣＭＰストッパ膜１３の上および溝１５の内面にバリアメタル膜１６を形成した後、溝１５を埋め込むようにしてバリアメタル膜１６の上に銅層１７を形成することによって図１０に示す構造が得られる。
図１０において、非多孔質絶縁膜１２は、空孔１８を有する多孔質絶縁膜１９となっている。この状態から、銅層１７およびバリアメタル膜１６をＣＭＰ法によって研磨することによって、図１１に示すように、溝１５の内部にのみ銅層１７およびバリアメタル膜１６を埋め込んだ構造を得ることができる。ここで、研磨は、多孔質絶縁膜１９を所定の膜厚範囲に維持しつつ、配線間での短絡が生じることのないように行う必要がある。しかしながら、多孔質絶縁膜１９の研磨速度が速い場合には研磨マージンが小さくなり、上記の要件を満足する研磨を行うことが困難となる。多孔質絶縁膜１９の上にＣＭＰストッパ膜１３を設けることによって、多孔質絶縁膜１９の研磨速度に拘らず十分な研磨マージンを得ることができるようになるので、研磨の加工精度を向上させて、短絡の発生や配線抵抗のばらつきを低減することが可能となる。
ＣＭＰストッパ膜１３は、多孔質絶縁膜１９との研磨速度の選択比が大きい絶縁性の材料を用いて形成される。具体的には、多孔質絶縁膜１９の種類に応じて適宜決定されるが、例えば、ＳｉＣ膜、ＳｉｘＮｙ（例えば、Ｓｉ３Ｎ４、Ｓｉ２Ｎ３、ＳｉＮなど。）膜、ＳｉＣＮ膜またはＳｉＯＣ膜などを用いることができる。これらの膜は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，以下、ＣＶＤという。）法、スパッタ法または塗布法などによって形成することができる。
また、ＣＭＰストッパ膜１３の膜厚は、所望とする研磨マージンを得るのに十分な膜厚とすることができる。但し、ＣＭＰストッパ膜１３として用いられる材料の比誘電率は一般に高いので、研磨終了後に残存するＣＭＰストッパ膜１３の膜厚はできるだけ薄くなるようにすることが好ましい。例えば、ＣＭＰストッパ膜１３を５０ｎｍ〜１００ｎｍ程度の膜厚で形成し、研磨終了後には３０ｎｍ程度以下の膜厚になっていることが好ましい。
以上述べたように、本実施の形態によれば、多孔質化材が分解・気化していない状態で層間絶縁膜のドライエッチングおよびレジストパターンのアッシングを行うので、層間絶縁膜がプラズマによるチャージングダメージを受けるのを防ぐことができる。同様に、多孔質化材が分解・気化しない状態で洗浄を行うので、洗浄液が層間絶縁膜に染み込むのを防ぐことができる。したがって、層間絶縁膜の特性が低下するのを防いで、電気的特性および信頼性に優れた半導体装置を製造することができる。
また、本実施の形態によれば、多孔質化材の分解・気化を行うことによって層間絶縁膜を多孔質化するので、比誘電率の低い層間絶縁膜とすることができる。これにより、配線層間の寄生容量を低減させて、電気的特性に優れた半導体装置を製造することが可能となる。
さらに、本実施の形態によれば、ＣＭＰストッパ膜を設けることによって銅配線形成の際の研磨マージンを大きくすることができる。したがって、研磨の加工精度を向上させて、短絡の発生や配線抵抗のばらつきを低減することが可能となる。
尚、本実施の形態においては、半導体基板上に銅配線用の溝を形成する例について述べたが、本発明はこれに限られるものではない。プラズマ処理工程や洗浄工程を経て多孔質の絶縁膜を形成する用途であれば、本発明を適用することが可能である。例えば、銅配線層が形成された半導体基板上に層間絶縁膜を形成し、この層間絶縁膜にレジストパターンを用いてビアホールや配線溝を形成する場合にも本発明を適用することができる。また、溝やビアホールに埋め込まれる金属も銅に限られるものではなく、他の金属を用いて導電層を形成してもよい。
本実施の形態にかかる半導体装置の製造工程を示す断面図である。 本実施の形態にかかる半導体装置の製造工程を示す断面図である。 本実施の形態にかかる半導体装置の製造工程を示す断面図である。 本実施の形態にかかる半導体装置の製造工程を示す断面図である。 本実施の形態にかかる半導体装置の製造工程を示す断面図である。 本実施の形態にかかる半導体装置の製造工程を示す断面図である。 本実施の形態にかかる半導体装置の製造工程を示す断面図である。 本実施の形態にかかる半導体装置の製造工程を示す断面図である。 本実施の形態にかかる半導体装置の製造工程を示す断面図である。 本実施の形態にかかる半導体装置の製造工程を示す断面図である。 本実施の形態にかかる半導体装置の製造工程を示す断面図である。 従来の半導体装置の製造工程を示す断面図である。 従来の半導体装置の製造工程を示す断面図である。 従来の半導体装置の製造工程を示す断面図である。 従来の半導体装置の製造工程を示す断面図である。
符号の説明
１，１１，２１ 半導体基板
２ 絶縁膜組成物
３，１２ 非多孔質絶縁膜
４，１４，２４ レジストパターン
５，１５，２５ 溝
６，２２ 空孔
７，２３ 多孔質絶縁膜
８，１６，２６ バリアメタル膜
９，１７，２７ 銅層
１０ 銅配線
１３ ＣＭＰストッパ膜

Claims (5)

  1. 半導体基板の上に、絶縁膜前駆体および空孔形成材を含む絶縁膜組成物を塗布する工程と、
    前記絶縁膜組成物に第１の加熱処理を行い、前記空孔形成材が気化しない状態で前記絶縁膜前駆体を重合させて非多孔質絶縁膜を形成する工程と、
    前記非多孔質絶縁膜の上にレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして前記非多孔質絶縁膜のドライエッチングを行い、前記非多孔質絶縁膜に溝を形成する工程と、
    前記レジストパターンをアッシングにより除去する工程と、
    前記アッシング後に前記半導体基板の表面を洗浄する工程と、
    前記洗浄後に前記非多孔質絶縁膜に第２の加熱処理を行い、前記非多孔質絶縁膜から前記空孔形成材を除去することによって多孔質絶縁膜を形成する工程と、
    前記溝の内面にバリアメタル膜を形成する工程と、
    前記溝の内部に前記バリアメタル膜を介して銅層を埋め込む工程とを有することを特徴とする半導体装置の製造方法。
  2. 半導体基板の上に、絶縁膜前駆体および空孔形成材を含む絶縁膜組成物を塗布する工程と、
    前記絶縁膜組成物に第１の加熱処理を行い、前記空孔形成材が気化しない状態で前記絶縁膜前駆体を重合させて非多孔質絶縁膜を形成する工程と、
    前記非多孔質絶縁膜の上にＣＭＰストッパ膜を形成する工程と、
    前記ＣＭＰストッパ膜の上にレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして前記ＣＭＰストッパ膜および前記非多孔質絶縁膜のドライエッチングを行い、前記非多孔質絶縁膜に溝を形成する工程と、
    前記レジストパターンをアッシングにより除去する工程と、
    前記アッシング後に前記半導体基板の表面を洗浄する工程と、
    前記洗浄後に前記非多孔質絶縁膜に第２の加熱処理を行い、前記非多孔質絶縁膜から前記空孔形成材を除去することによって多孔質絶縁膜を形成する工程と、
    前記ＣＭＰストッパ膜の上および前記溝の内面にバリアメタル膜を形成する工程と、
    前記溝を埋め込むようにして前記バリアメタル膜の上に銅層を形成する工程と、
    前記銅層および前記バリアメタル膜をＣＭＰ法により研磨して銅配線を形成する工程とを有することを特徴とする半導体装置の製造方法。
  3. 前記第１の加熱処理は３５０℃以下の温度で行う請求項１または２に記載の半導体装置の製造方法。
  4. 前記第２の加熱処理は４５０℃以下の温度で行う請求項１〜３のいずれか１に記載の半導体装置の製造方法。
  5. 前記多孔質絶縁膜は、ＭＳＱ膜、ＨＳＱ膜、有機無機ハイブリッド膜、ポリイミド誘導体膜、ポリアリルエーテル誘導体膜、ポリキノリン誘導体膜およびポリパラキシレン誘導体膜よりなる群から選ばれる１の膜が多孔質化された膜である請求項１〜４のいずれか１に記載の半導体装置の製造方法。
JP2003379675A 2003-11-10 2003-11-10 半導体装置の製造方法 Pending JP2005142473A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003379675A JP2005142473A (ja) 2003-11-10 2003-11-10 半導体装置の製造方法
TW093133181A TWI343602B (en) 2003-11-10 2004-11-01 Method for manufacturing semiconductor device
US10/980,279 US6998325B2 (en) 2003-11-10 2004-11-04 Method for manufacturing semiconductor device
FR0411925A FR2862159A1 (fr) 2003-11-10 2004-11-09 Procede pour fabriquer un dispositif a semiconducteur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003379675A JP2005142473A (ja) 2003-11-10 2003-11-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005142473A true JP2005142473A (ja) 2005-06-02

Family

ID=34510421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003379675A Pending JP2005142473A (ja) 2003-11-10 2003-11-10 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6998325B2 (ja)
JP (1) JP2005142473A (ja)
FR (1) FR2862159A1 (ja)
TW (1) TWI343602B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502388B2 (en) 2009-02-06 2013-08-06 Panasonic Corporation Semiconductor device and method for fabricating the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4194508B2 (ja) * 2004-02-26 2008-12-10 三洋電機株式会社 半導体装置の製造方法
KR100583520B1 (ko) * 2004-12-30 2006-05-25 동부일렉트로닉스 주식회사 반도체 소자의 ｓｔｉ 형성 방법
US7294923B2 (en) * 2005-05-04 2007-11-13 Texas Instruments Incorporated Metallization scheme including a low modulus structure
KR101185757B1 (ko) * 2005-06-20 2012-09-25 고에키자이단호진 고쿠사이카가쿠 신고우자이단 층간 절연막 및 배선 구조와 그것들의 제조 방법
JP4788415B2 (ja) * 2006-03-15 2011-10-05 ソニー株式会社 半導体装置の製造方法
CN104183481B (zh) * 2014-08-27 2019-12-13 上海华力微电子有限公司 一种提高金属阻挡层沉积质量的方法
KR102406977B1 (ko) * 2015-07-16 2022-06-10 삼성전자주식회사 소자 분리막을 포함하는 반도체 장치의 제조 방법
CN105226013B (zh) * 2015-09-24 2018-10-02 清华大学 多孔状绝缘介质层的三维互连装置及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3756666B2 (ja) 1998-05-08 2006-03-15 松下電器産業株式会社 多孔質膜の形成方法及びその形成装置
EP1280193B1 (en) * 2000-05-02 2011-06-29 JGC Catalysts and Chemicals Ltd. Method of manufacturing integrated circuit, and substrate with integrated circuit formed by the method of manufacturing integrated circuit
EP1323189A2 (en) * 2000-09-13 2003-07-02 Shipley Company LLC Electronic device manufacture
US6451712B1 (en) * 2000-12-18 2002-09-17 International Business Machines Corporation Method for forming a porous dielectric material layer in a semiconductor device and device formed
US6603204B2 (en) * 2001-02-28 2003-08-05 International Business Machines Corporation Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics
US20030218253A1 (en) * 2001-12-13 2003-11-27 Avanzino Steven C. Process for formation of a wiring network using a porous interlevel dielectric and related structures
US6818285B2 (en) * 2002-12-31 2004-11-16 International Business Machines Corporation Composition and method to achieve reduced thermal expansion in polyarylene networks

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502388B2 (en) 2009-02-06 2013-08-06 Panasonic Corporation Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
US6998325B2 (en) 2006-02-14
US20050101157A1 (en) 2005-05-12
TW200520093A (en) 2005-06-16
TWI343602B (en) 2011-06-11
FR2862159A1 (fr) 2005-05-13

Similar Documents

Publication Publication Date Title
JP4194508B2 (ja) 半導体装置の製造方法
US7358182B2 (en) Method of forming an interconnect structure
US6844266B2 (en) Anisotropic etching of organic-containing insulating layers
KR101093915B1 (ko) 반도체 장치의 제조 방법
KR100887225B1 (ko) 반도체 디바이스의 제조 방법
WO2002052629A2 (en) Mechanically reinforced highly porous low dielectric constant films
JP2006128543A (ja) 電子デバイスの製造方法
US6930035B2 (en) Semiconductor device fabrication method
KR100589456B1 (ko) 마이크로전자 구조물 및 그 제조방법
JP2002026121A (ja) 半導体装置およびその製造方法、絶縁膜の形成方法
JP2005142473A (ja) 半導体装置の製造方法
JP2006128542A (ja) 電子デバイスの製造方法
JP2010287655A (ja) 半導体装置の製造方法
JP4523351B2 (ja) 半導体装置の製造方法
JP2005311350A (ja) 半導体装置の製造方法
TW200407957A (en) Method of forming a copper wiring in a semiconductor device
KR20040101008A (ko) 반도체 장치의 제조 방법
JP2004363447A (ja) 半導体装置およびその製造方法
JP2004103747A (ja) 半導体装置の製造方法
JP2005005697A (ja) 半導体装置の製造方法
JP2005223195A (ja) 層間絶縁膜の形成方法および半導体装置の製造方法
JP2004296828A (ja) 半導体装置およびその製造方法
JP2004281837A (ja) 半導体装置の製造方法
JP3746231B2 (ja) ビアボトムの絶縁膜の除去方法及び半導体装置の製造方法
JP2005217292A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090203