TWI343602B - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
TWI343602B
TWI343602B TW093133181A TW93133181A TWI343602B TW I343602 B TWI343602 B TW I343602B TW 093133181 A TW093133181 A TW 093133181A TW 93133181 A TW93133181 A TW 93133181A TW I343602 B TWI343602 B TW I343602B
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
porous insulating
heat treatment
semiconductor device
Prior art date
Application number
TW093133181A
Other languages
English (en)
Other versions
TW200520093A (en
Inventor
Yunogami Takashi
Misawa Kaori
Original Assignee
Renesas Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Tech Corp filed Critical Renesas Tech Corp
Publication of TW200520093A publication Critical patent/TW200520093A/zh
Application granted granted Critical
Publication of TWI343602B publication Critical patent/TWI343602B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Description

九、發明說明·· 【發明所屬之技術領域】 使^發明係、㈣於半導趙裝置之_#法’㈣是有關於 用多孔性之低介電常數絕緣層的半導體裝置之製造方法。 【先前技術】 近年來，隨著半導體裝置的微細化、高速化，導線構造 已經發展成為多層化構造。然而，這樣的微細化、高速化的 發展，導線電阻以及導線層間的寄出電容增加而產生訊號延 遲的問題。由於訊號延遲T與導線電阻R與寄生電容C的乘 積成一定的比例’為了縮小訊號延遲τ,有需要降低導線層 的電阻同時縮小寄生電容。 為了降低導線電阻R，也可利用低電阻的材料當作導線 材料。具體而言，例如將習知的鋁（Α1)導線轉換成銅（Cu)導 線。 另一方面，導線層之間的寄生電容C與設置於導線層之 層間絕緣層的介電常數ε、導線層的間隔d以及導線層的截 面積S存在c = (e .s)/d的關係。因此，為了降低訊號延遲， 有需要降低導線層的電阻同時減少寄生電容。 習知的層間絕緣層例如為，利用CVD(chemi ca 1 vapor deposition)法形成的SiOF層。比起介電常數為3.9左右的 二氧化矽層’介電常數大約為3. 3左右的Si OF層具有較低 的介電常數。雖然介電常數降低了，但是由於SiOF層的安 定性欠佳，所以難以實用化。 2118-6588-PF;Ahddub 5 1343602 因此’能夠適用於層間絕緣層的S〇G(spin on coat ing) 層或有機聚合物層已經開始被考慮。由於這些層的多孔化特 性’因此’介電常數能夠下降到大約丨.9 (例如，請參照特許 文獻1)。 請參照第1 2圖至第1 5圖，此說明使用多孔性低介電常 數的絕緣層（porous low k層）形成銅導線的習知方法。並 且，相同的符號係代表相同部分的元件》 首先’如第12圖所示，在半導體基底21的上方，形成 具有孔洞2 2的多孔性絕緣層2 3。其次，在多孔性絕緣層2 3 的上方’形成光阻圖案24,如第13圖所示之構造》接下來， 以光阻圖案2 4作為罩幂，而乾蝕刻多孔質絕緣體2 3，並且 在多孔性絕緣層23形成銅導線用的溝槽25。藉由灰化把不 需要的光阻圖案24去除之後，使用洗淨液進行清洗，如在 第14圖的構造所示。之後，㈣25的内面形成阻障金屬層 26’再填入銅& 27。藉由於上述的步驟’可以形成如第u 圖所示的銅導線。 特開平1 1 -330069號公報。 【發明内容】 然而，多孔性絕緣層之中存在孔洞 打以具有以下的 題。亦即，上述乾蝕刻或是灰化的步 /哪夕孔性絕緣層交 焚到電漿電荷傷害。並且，在洗淨步 Τ /娜又甲，多孔性 容易受到洗淨液的污染。所以，降低 、' 哗低了多孔性絕緣層 絕緣層的特性，而產生半導體裝置或 靠度降低的問題β 2118-6S88-PF;Ahddub 6 1^-43602 .本發明有鑑於上述問題而產生。亦即，本發明的目的在 於’提供—種半導體裝置之製造方法，使用多孔性絕緣層而 製造電性或可靠度良好的半導體裝置。 本發明的其他目的以及好處清楚地記載於下列段落。 本申凊案的第1發明之半導體裝置之製造方法，其特徵 在於I括下列步驟.在半導體基底上塗佈含有絕緣層前驅體 :及孔洞形成材料的絕緣層組合物；對上述絕緣層組合物進 行第1加熱處理，在不氣化上述孔洞形 合上述絕緣層前驅體以形成非多孔性絕緣層，·在上述;;= 性絕緣層上形成光阻圖案；以上述光阻圖案#作罩幕，並進 ττ上述非多孔性絕緣層的乾#刻’以在上述非多孔性絕緣層 形成溝槽；藉由灰化去除上述光阻圖案；在上述灰化後洗淨 上述半導體基底的表面；在上述洗淨後進行第2加熱處理， 藉由從非多孔性絕緣層去除孔洞形成材料以形成多孔性絕 緣層；在上述溝槽的内面形成阻障金屬層；以及隔著上述阻 障金屬層’將銅層填入於上述溝槽。 本申請案的第2發明之半導體裝置之製造方法，其特徵 在於包括下列步驟：在半導趙基底上塗佈含有絕緣層前驅趙 以及孔洞形成材料的絕緣層組合物；對上述絕緣層組合物進 行第1加熱處理’在不氣化上述孔洞形成材料的狀態下，聚 合上述絕緣層前驅體以形成非多孔性絕緣層；在上述非多孔 性絕緣層上形成CMP停止層；在上述CMp停止層上形成光阻 圖案；以上述光阻圖幸當竹置萁_ υι闽杀田忭卓綦，並進仃上述CMP停止層與 上述非多孔性絕緣層的乾叙玄,| A + π π W祀做刻，以在上述非多孔性絕緣層形 2118-6S88-PF;Ahddub 7 13.43602 成溝槽；藉由灰化去除上述光阻圖案；在上述灰化後洗淨上 述半導體基底的表面；在上述洗淨後進行第2加熱處理，藉 由從非多孔性絕緣層去除孔洞形成材料以形成多孔性絕緣 層，在上述CMP停止層上與上述溝槽的内面形成阻障金屬 層；在上述阻障金屬層上形成銅層，以填入上述銅層於上述 溝槽；以及利用CMP法研磨上述銅層以及上述阻障金層，以 形成銅導線》 。本申請案第1以及第2發明的第熱處理最好在35〇 c以下的溫度下進行。 。本申請案第1以及第2發明的第2加熱處理最好在45〇 °C以下的溫度下進行。 本申請案的第1以及第2發明的半導體裝置之製造方 法，其中上述多孔性絕緣層最好選自至少一種由曱基的矽酸 鹽（MSQ)、含氫的矽酸鹽（HSQ)、有機無機混合層、聚醯亞胺 何生物、聚丙烯醚衍生物、聚喹啉衍生物、以及聚對二甲笨 衍生物構成的族群。 【發明的效果】 如上所述的發明，對絕緣層組合物進行第丨加熱處理步 帮’在非多孔性絕緣層的狀態下進行乾㈣步驟、灰化步驟 以及洗淨步II，所以可以防止絕緣層受到電聚電荷的傷害， 並且可以防止絕緣層受到洗淨液的污染。再者，對非多孔性 絕緣=進行第2加熱處理㈣，而成為多孔性絕緣層，所以 可以得到低介電常數的層間絕緣層。 2118-6588-PP;Ahddub 6 1343602 藉由本發明，設置CMP停止層，在研磨形成銅導線時可 得到較大的研磨容許度，所以能夠提昇研磨的加工精確度， 並且降低短路或導線電阻的不平均。 再者’根據本發明，在半導體基底上塗佈含有聚矽氧烷 樹脂組合物的孔洞形成材料之後，對此聚矽氧烷樹脂組合物 施以加熱處理。藉此加熱處理，此聚矽氧烷在進行硬化反應 的同時產生孔洞形成材料的分解，氣化。因此，形成了具有 多數微細孔洞的絕緣層。 但是’如果在聚矽氧烷完成硬化反應之前，孔洞形成材 料積極地分解，則形成的孔洞的尺寸會變小，同時會使孔洞 形成率（porosity)降低。所以，比起習知技術，此聚矽氧烷 樹脂組合物的設計上，採用比聚矽氧烷的硬化溫度還高的溫 度進行孔洞形成材料積極地分解。 本發明者精心研究的結果發現，在聚矽氧烷硬化的階段 形成導線溝槽，之後，進行高 成材料，可製造出電性或可靠 方法，在層間絕緣層不存在孔 此，在乾钱刻或灰化時，層間 傷害，再者’層間絕緣層不會 形成導線溝槽之後使孔洞形成 所以可以得到低介電常數的層 導線層間寄生電容小，且電性 置。 溫加熱處理以揮發去除孔洞形 度良好的半導體裝置。藉由此 洞的狀態下形成導線溝槽。因 絕緣層不會受到電漿之電荷的 受到洗淨液的污染β並且，在 材料分解·氣化而形成孔洞， 間絕緣層。因此，能夠製造出 良好與可靠度良好的半導體裝 2118-6S88-PP；Ahddub 1343602 【實施方式】 〇 以下利用圖式更詳細地說明本發明的實施例 第1圖至第10圖顯示本發明實施例之半導體的製 程剖面圖。這些圖之中’相同的符號表示相同的元件。 Μ首先，如第！圖所示，在半導趙基底U塗佈絕緣詹組 « 2，以當作層間絕緣層。半導體基底i例如為 再者，可利用例如旋轉塗佈法來進行絕緣層組合物2的土塗佈。 絕緣層組合物2例如可使用含有孔洞形成材料的矽土系 樹脂組合物。具體而言’絕緣層組合物2可以含有絕緣層前 驅體與孔洞形成材料。絕緣層組合物2也可以含有適冬 #J « 適用於本實施例的多孔性絕緣層例如為，含甲基的矽酸 鹽（MSQ)與含氫的矽酸鹽（HSq)等以二氧化矽為主成份的多 孔性矽酸鹽類層、有機無機混合層以及聚醯亞胺衍生物、聚 芳香烴醚衍生物、聚疃啉衍生物、聚對二甲苯衍生物等芳香 族化合物的聚合物構成的多孔性層等。因此，這些前驅趙可 適用於上述的絕緣層前驅體。 其次，如第2圖所示，對絕緣層組合物2施以第丨加熱 處理步驟。此步驟的目的在於，使絕緣層組合物2之中的絕 緣層前驅體進行聚合以形成塗覆層。在此，第丨加熱處理的 溫度控制在不會使孔洞形成材料氣化的溫度。亦即，藉由第 1加熱處理，使孔洞形成材料不氣化而留在塗覆層之中。此 時’雖然是在孔洞形成材料的分解溫度以下的溫度較佳，然 而’如果控制在使分解物品不氣化而停在塗覆層之中，又使 2118-6588 -PF；Ahddub 10 1343602 孔洞形成材料產生分解反應的溫度以上也可以。雖然第^加 熱處理步驟的/JBL度可以根據溶劑、絕緣層前驅體以及孔洞形 成材料的種類而適當地設定，然而，具體而言，最好設定在 350。。或以下的溫度。例如可以在35〇β。加熱2分鐘左右。 再者’為了抑制孔洞形成材料的分解，第丄加熱處理步 驟最好在非活性氣體的環境下進行。非活性氣體可以使用氮 氣（N2)、氦氣（He)或是氬氣⑽等。此時雖然儘可能使環 境之中含有的氧氣濃度低，然而如果控制在i〇〇p卯以下的 話，可以充分地抑制孔洞形成材料的分解。 加熱處理步驟並不限於以1個階段進行，也 並且，第 當絕緣層組合物2含有 的加熱處理（步驟1)之 塗覆層的加熱處理（步 高於步驟1的加熱處理 可以利用2個階段以上進行。例如， >谷劑時’可以進行用來蒸發去除溶劑 後’再進行聚合絕緣層前驅體以形成 驟2)。此時’步驟2的加熱處理溫度 溫度。 藉由進行第丨加熱處理使絕緣層組合物2成為非多孔性 絕緣層3(第3圖）。在此，非多孔性絕緣層含有孔洞形 成材料的薄層。亦即’非多孔性絕緣層 巴琢增3疋尚未形成孔洞之 狀態的層間絕緣層。 其次，在非多孔性絕緣層3上报 ύ上形成光阻圖案4，以形成 如第4圖所示的構造。具體而言，在北 在非多孔性絕緣層3上塗 佈光阻圖案（圖未顯示）之後，經由預定 田頂疋的先罩（圖未顯示）對 此光阻圖案曝光。然後利用顯影以形成光阻圓案4。 接著，利用此光阻圖案4為罩幕，妒 ~早奉’乾蝕刻非多孔性絕緣 2118-6588-PF;Ahddub 11 1343602 非多孔性絕緣 層3直到預定的深度。藉此，如“圖所示 層3之中形成了銅導線用的溝槽 在此’乾银刻裝置例如可使用2頻率激發平行平板式反 應性離子㈣裝置，此I置可在上^與Η Μ㈣加 _ΗΖ與謂2的高頻率。具體而言，導人四氟丁 μ⑽ 氮氣⑹以及氬氣(Ar)構成的混合氣體於 刻氣體，並且將壓力維持在咖w的狀態，且在_：= 與下電極分別施加1〇_與麵的RFt力以產生電衆。此 時，蝕刻氣體的流量比，例如可以是四氟丁烯…咖、氮氣 225sCcra、氬氣H00sccme並且，可將承載基底的載台 的表面溫度維持在2 51： » 非多孔性、絕緣層3的㈣也可以使用上述混合氣艘以外 的氣體。例如，也可以使用四氟甲烷（CM、二氟甲烷 (CHaFO、氖氣（Ne)以及氬氣（Ar)的混合氣體。 形成溝槽5之後，以灰化法去除不需要的光阻圖案4。 在此’灰化的裝置例如可使用平行平板式反應性離子钱刻裝 置，可在上電極施加13. 5 6MHz的高頻率。具體而言，導入 流量為30〇sccm的氨氣（NH3)於此裝置内，將壓力維持在1〇以 的狀態下，在下電極施加300W的RF電力以產生電漿。此時， 可將承載基底的載台（stage)的表面溫度維持在25β(：。 -一根據本實施例，在層間絕緣層之中尚未形成孔洞的狀態 > i行乾#刻α友灰化步驟’則孔洞内不會有電荷累積的現 象’而可以防止層間絕緣層受到電荷傷害。 完成灰化光阻圖案4之後，使用適當的洗淨液洗淨半導 2118-6588-PF；Ahddub 12 1343602 趙芙底 1 、、-的表面。例如從洗淨裝置噴出洗淨液於半導體基底 1以進行洗淨步驟。藉此’可以去除乾㈣步驟或灰化步雜 產生的污染物。本實施例之中，是在層間絕緣層之中尚未形 成孔洞的狀態下進行洗淨，所以，可防止因洗淨液進入孔洞 中而滲入層間絕緣層。 藉由以上的步驟在非多孔性絕緣層3形成溝槽5之後， 進行第2加熱處理。此加熱處理的目的在於，使殘留在非多 孔性絕緣層3内的孔洞形成材料積極地分解.氣化。氣化孔 洞形成材料而抽離構成非多孔性絕緣層3的樹脂主趙，可以 改變非多孔性絕緣層3成為含有多數孔洞6的多孔性絕緣層 7。（第6圖） 第2加熱處理的溫度（例如1〇〇〇c左右的高溫）高於第丄 加熱處理步驟的溫纟，且為分解氣化孔洞形成材料的溫 度。從積極地分解.1化孔洞形成材料的觀點，第2加熱處 理步驟的恤度最好尚-點。另_方面，由銅導線可靠度的觀 點，第2加熱處理的溫度最好低一點。具趙而言，第2加熱 處理步驟的溫度最好為45rc以下，再者，第2加熱處理步 驛的溫度最好根據孔洞形成材料以及絕緣層前驅體的種類 而適當地設定。例如可以在45〇t加熱1〇分鐘左右。 再者，第2加熱處理步驟也可以在氧化性氣體的環境下 進行。在氧化性氣體的環境下加熱，可以促進孔洞形成材料 的分解·氣化，並且此步驟的加熱温度可以降低。氧化性氣 體可以使用例如，氧氣或含有氧氣的氣體。再者，也可使用 氧氣中含有臭氧或者氧氣申含有氧基團（1^(11以1)的氣體。 2118-6588-PF;Ahddub 13 1343602 2加熱處理步驟可利 本實施例之第1加熱處理步驟與第 用熱板或熱爐來進行。 如第6圖所示，藉由進行第 、〜少鄉，層間絕绞 層轉變成為多孔性絕緣層。亦即’藉由在層間絕緣層之中形
成孔洞，可降低層間絕緣層介電常數，因此，可製造低寄生 電容且良好電性的半導體裝置。 _D 完成第2加熱處理步驟之後，在溝槽5的内面形成阻障 金屬層8,然後，隔著阻障金屬層8,在溝槽5的内部填入 銅層9以形成銅導線1〇(第7圖具體而言，此步驟可以如 以下所述。 首先’利用CVD法或濺鍍法在包含溝槽5的内面的多孔 性絕緣層7上沈積氮化鈦或氮化钽等阻障金屬層8。其·欠， 在阻障金屬層8沈積填入溝槽5的銅層9»接著，利用化學 機械研磨法（chemical mechanical pol i shing，以下稱為 CMp) 法進行銅層9與阻障金屬層8的研磨。藉此，可以僅在溝样 5的内部留下銅層9以及阻障金屬層8» 阻障金屬層8的形成以及銅層9的埋入也可以採用其他 的方法。例如，可以利用CVD法以及CMP法在溝槽5的内部 形成阻障金屬層8之後，接著利用以硫酸銅（CuS〇4)為基質的 電解液來進行鍍金，以在溝槽5填入銅層9。 再者，本實施例雖然在多孔性絕緣層7上形成光阻圖 案，然而，本發明不限於此，例如，如第8圖所示，也可以 在形成有非多孔性絕緣層12的半導體基底11上形成CMp停 止層13之後，形成光阻圖案14。此時，利用光阻圖案14為 2118-6588-PF；Ahddub 14 1343602 法或塗佈法來形成。 再者’ CMP停止層1 3的厚度是控制在可得到想到的研磨 容許度的厚度。然而，使用在CMP停止層13的材料之介電 常數通常較高’所以最好使研磨完成後殘留的CMP停止層13 的厚度儘可能地薄。例如，形成50ηιπ~ 1 OOnm左右的CMP停 止層13’且在研磨完成後留下3 Onm以下厚度較佳。 如上所述，如果根據本實施例’在孔洞形成材料尚未分 解·氣化的狀態下進行層間絕緣層的乾蝕刻以及光阻圖案的 灰化，可以防止層間絕緣層受到電荷傷害。同樣地，在孔洞 形成材料尚未分解.氣化的狀態下進行洗淨，所以，可防止 因洗淨液進入孔洞中而滲入層間絕緣層。因此，可防止層間 絕緣層的品質降低而製造電性及可靠度良好的半導體裝置。 再者’根據本實施例，藉由進行孔洞形成材料的分解· 氣化，使層間絕緣層成為多孔性，所以可轉變成低介電常數 的層間絕緣層，因此，可降低導線層之間的寄生電容，且製 造電性良好的半導體裝置》 再者’根據本實施例，藉由設置CMP停止層，可增加形 成銅導線時的研磨容許度。因此，能夠提昇研磨加工精密 度，且減少短路的發生或導線電阻的不平均。 再者，雖然本實施例是以在半導體基底上形成銅導線用 的溝槽為例子，然而本發明不限於此。藉由電漿處理步驟或 洗淨步驟以形成多孔性絕緣層者，皆可適用於本發明。例 如，可適用在形成有銅導線的半導體基底上形成層間絕緣 t 層，然後使用光阻圖案形成介層孔或導線溝槽的情況也可以 2118-6588-PF;Ahddub 16 丄3436〇2 適用於本發明。再者，填入溝槽或介層孔的金屬不限於鋼， %可以使用其他金屬形成導電層。 【圖式簡單說明】 第1圖顯示本發明實施例之半導艘裝置的製造步驟剖面 圈》 第2圖顯示本發明實施例之半導體裝置的製造步驟剖面 第3圖顯示本發明實施例之半導體裝置的製造步驟剖面 圖。 第4圖顯示本發明實施例之半導體裝置的製造步驟剖面 圖。 第5圖顯示本發明實施例之半導體裝置的製造步驟剖面 圖。 第6圖顯示本發明實施例之半導體裝置的製造步驟剖面 圈。 第7圖顯示本發明實施例之半導體裝置的製造步碌剖面 第8圖顯示本發明實施例之半導體裝置的製造步驟剖面 圖。 第9圖顯示本發明實施例之半導體裝置的製造步碌剖面 圖。 第10圖顯示本發明實施例之半導體裝置的製造步辣剑 面圖。 2ll8-6588-PF；Ahddub 17 1343602 第11圖顯示習知的半導體裝置的製造步驟剖面圖。 第12圖顯示習知的半導體裝置的製造步驟剖面圖。 第13圖顯示習知的半導體裝置的製造步驟剖面圖。 第14圖顯示習知的半導體裝置的製造步驟剖面圖。 第15圖顯示習知的半導體裝置的製造步驟剖面圖。 【主要元件符號說明】 1、11、2卜半導體基底； 2〜絕緣組合物； 3、12〜非多孔性絕緣層； 4、14、24~光阻圖案； 5、15、25~溝槽； 6、22〜孔洞； 7、2 3〜多孔性絕緣層； 8、1 6、2 6 ~阻障金屬層； 9、17、27~銅層； 10〜銅導線； 13〜CMP停止層。 2118-6588-PF;Ahddub 18

Claims (1)

1343602 十、申請專利範圍： 1. 一種半導體裝置之製造方法，其特徵在於包括下列步 驟： 在半導體基底上塗佈含有、絕緣層前驅趙以及孔洞形成 材料的絕緣層組合物； 對上述絕緣層組合物進行第i加熱處理，在不氣化上述 孔洞形成材料的狀態下，聚合上述絕緣層前驅體以形成非多 孔性絕緣層； 在上述非多孔性絕緣層上形成光阻圖案； 以上述光阻圖案當作罩幕，並進行上述非多孔性絕緣層 的乾蝕刻，以在上述非多孔性絕緣層形成溝槽； 藉由灰化去除上述光阻圖案； 在上述灰化後洗淨上述半導體基底的表面； 在上述洗淨後進行第2加熱處理，藉由從非多孔性絕緣 層去除孔洞形成材料以形成多孔性絕緣層； 在上述溝槽的内面形成阻障金屬層；以及 隔著上述阻障金屬層，將銅層填入於上述溝槽。 2. 如申請專利範圍第丨項所述之半導體裝置之製造方 法’其中上述第1加熱處理係在35(TC以下的溫度下進行。 3. 如申請專利範圍第1項所述之半導體裝置之製造方 法，其中上述第2加熱處理係在450°C以下的溫度下進行。 4_如申s青專利範圍第ι、2或3項所述之半導體裳置之 製造方法’其中上述多孔性絕緣層係選自至少一種由尹基的 矽酸鹽（MSQ)、含氫的矽酸鹽（HSq)、有機無機混合層、聚酿 2118-6588-PF;Ahddub 19 丨1343602 以及聚對 亞胺衍生物、聚芳香烴趟衍生物、聚喹啉衍生物 二甲笨衍生物構成的族群。
5· 一種半導體裝置之製造方法 其特徵在於包括下列步 材料的絕緣層組合物； ”及孔洞形成 對上述絕緣層組合物進行第1加熱處理，在不氣化 孔洞形成材料的狀態下，聚合上述絕緣層前驅體 : 孔性絕緣層； 夕 在上述非多孔性絕緣層上形成CMP停止層 在上述CMP停止層上形成光阻圖案； 述非 溝槽 以上述光阻圖案當作罩幕，並進行上述CMp停止層與上 多孔性絕緣層的乾蝕刻，以在上述非多孔性絕緣層形成 藉由灰化去除上述光阻圖案； 在上述灰化後洗淨上述半導逋基底的表面； 在上述洗淨後進行第2加熱處理，藉由從非多孔性絕緣 層去除孔洞形成材料以形成多孔性絕緣層； 在上述CMP停止層上與上述溝槽的内面形成阻障金屬 層； 在上述阻障金屬層上形成銅層，以填入上述銅層於上述 溝槽；以及 利用CMP法研磨上述銅層以及上述阻障金層，以形成鋼 導線。 2118-6588-PF;Ahddub 20 1343602 6.如申請專利範圍第5項所述之半導體裝置之製造方 法，其中上述第1加熱處理係在350°c以下的溫度下進行。 7·如申請專利範圍第5項所述之半導體裝置之製造方 法’其中上述第2加熱處理係在450°C以下的溫度下進行。 8.如申請專利範固第5、6或7項所述之半導體裝置之 製造方法，其中上述多孔性絕緣層係選自至少一種由甲基的 石夕酸鹽（MSQ)、含氫的矽酸鹽（HSQ)、有機無機混合層、聚醯 亞胺衍生物、聚芳香烴醚衍生物、聚喹啉衍生物、以及聚對 二甲苯衍生物構成的族群。 21ie-6588-PF;Ahddub
TW093133181A 2003-11-10 2004-11-01 Method for manufacturing semiconductor device TWI343602B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003379675A JP2005142473A (ja) 2003-11-10 2003-11-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200520093A TW200520093A (en) 2005-06-16
TWI343602B true TWI343602B (en) 2011-06-11

Family

ID=34510421

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093133181A TWI343602B (en) 2003-11-10 2004-11-01 Method for manufacturing semiconductor device

Country Status (4)

Country Link
US (1) US6998325B2 (zh)
JP (1) JP2005142473A (zh)
FR (1) FR2862159A1 (zh)
TW (1) TWI343602B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4194508B2 (ja) * 2004-02-26 2008-12-10 三洋電機株式会社 半導体装置の製造方法
KR100583520B1 (ko) * 2004-12-30 2006-05-25 동부일렉트로닉스 주식회사 반도체 소자의 ｓｔｉ 형성 방법
US7294923B2 (en) * 2005-05-04 2007-11-13 Texas Instruments Incorporated Metallization scheme including a low modulus structure
TWI450379B (zh) * 2005-06-20 2014-08-21 Univ Tohoku 層間絕緣膜及配線構造與此等之製造方法
JP4788415B2 (ja) * 2006-03-15 2011-10-05 ソニー株式会社 半導体装置の製造方法
JP5147751B2 (ja) 2009-02-06 2013-02-20 パナソニック株式会社 半導体装置の製造方法
CN104183481B (zh) * 2014-08-27 2019-12-13 上海华力微电子有限公司 一种提高金属阻挡层沉积质量的方法
KR102406977B1 (ko) * 2015-07-16 2022-06-10 삼성전자주식회사 소자 분리막을 포함하는 반도체 장치의 제조 방법
CN105226013B (zh) * 2015-09-24 2018-10-02 清华大学 多孔状绝缘介质层的三维互连装置及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3756666B2 (ja) 1998-05-08 2006-03-15 松下電器産業株式会社 多孔質膜の形成方法及びその形成装置
EP1280193B1 (en) * 2000-05-02 2011-06-29 JGC Catalysts and Chemicals Ltd. Method of manufacturing integrated circuit, and substrate with integrated circuit formed by the method of manufacturing integrated circuit
EP1323189A2 (en) * 2000-09-13 2003-07-02 Shipley Company LLC Electronic device manufacture
US6451712B1 (en) 2000-12-18 2002-09-17 International Business Machines Corporation Method for forming a porous dielectric material layer in a semiconductor device and device formed
US6603204B2 (en) * 2001-02-28 2003-08-05 International Business Machines Corporation Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics
US20030218253A1 (en) 2001-12-13 2003-11-27 Avanzino Steven C. Process for formation of a wiring network using a porous interlevel dielectric and related structures
US6818285B2 (en) * 2002-12-31 2004-11-16 International Business Machines Corporation Composition and method to achieve reduced thermal expansion in polyarylene networks

Also Published As

Publication number Publication date
TW200520093A (en) 2005-06-16
US20050101157A1 (en) 2005-05-12
FR2862159A1 (fr) 2005-05-13
JP2005142473A (ja) 2005-06-02
US6998325B2 (en) 2006-02-14

Similar Documents

Publication Publication Date Title
KR100752940B1 (ko) 상호접속 구조의 금속간 용량을 감소시키는 공극 금속배선 구성의 제조 방법
TWI291742B (en) Reliability improvement of SiOC etch stop with trimethylsilane gas passivation in Cu damascene interconnects
US7052932B2 (en) Oxygen doped SiC for Cu barrier and etch stop layer in dual damascene fabrication
JP4194508B2 (ja) 半導体装置の製造方法
KR20090104896A (ko) 공기―갭 ｉｌｄ를 위한 ｐｅｃｖｄ-증착된 희생 폴리머 필름의 ｕｖ 경화
US6930035B2 (en) Semiconductor device fabrication method
US11488857B2 (en) Semiconductor device and method of manufacture using a contact etch stop layer (CESL) breakthrough process
KR100382376B1 (ko) 반도체 장치 및 그의 제조방법
US7022582B2 (en) Microelectronic process and structure
JP2009194072A (ja) 半導体装置の製造方法
JP2002026121A (ja) 半導体装置およびその製造方法、絶縁膜の形成方法
TWI343602B (en) Method for manufacturing semiconductor device
US6737349B2 (en) Method of forming a copper wiring in a semiconductor device
JP2004200203A (ja) 半導体装置及びその製造方法
JP4523351B2 (ja) 半導体装置の製造方法
JP2007157959A (ja) 半導体装置の製造方法および半導体装置
JP4223012B2 (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
US6506678B1 (en) Integrated circuit structures having low k porous aluminum oxide dielectric material separating aluminum lines, and method of making same
WO2002007214A1 (en) Low k ild process by removable ild
TW200539241A (en) Surface modification of a porous organic material through the use of a supercritical fluid
JP2004363447A (ja) 半導体装置およびその製造方法
JP2005340460A (ja) 半導体装置の形成方法
JP2004253626A (ja) 多孔性絶縁膜、電子装置及びそれらの製造方法
JP4459096B2 (ja) 半導体装置の製造方法
US20220367254A1 (en) Semiconductor Device and Method of Manufacture

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees