JP2004253626A - 多孔性絶縁膜、電子装置及びそれらの製造方法 - Google Patents
多孔性絶縁膜、電子装置及びそれらの製造方法 Download PDFInfo
- Publication number
- JP2004253626A JP2004253626A JP2003042599A JP2003042599A JP2004253626A JP 2004253626 A JP2004253626 A JP 2004253626A JP 2003042599 A JP2003042599 A JP 2003042599A JP 2003042599 A JP2003042599 A JP 2003042599A JP 2004253626 A JP2004253626 A JP 2004253626A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming component
- porous insulating
- porous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】半導体装置などの製造において例えばハードマスク、エッチングストッパー、ＣＭＰストッパー、金属拡散ストッパーなどとして利用できる絶縁膜を提供すること。
【解決手段】膜厚全体にわたって微細な空隙を有する多孔性の絶縁膜において、絶縁膜の空隙が、第１の低誘電率被膜形成成分の微粒子に由来するものであり、かつその絶縁膜に、第１の被膜形成成分及び第１の被膜形成成分とは異なる物性を有する第２の被膜形成成分から形成された少なくとも１層の障壁層が備わっているように構成する。
【選択図】 図２
【解決手段】膜厚全体にわたって微細な空隙を有する多孔性の絶縁膜において、絶縁膜の空隙が、第１の低誘電率被膜形成成分の微粒子に由来するものであり、かつその絶縁膜に、第１の被膜形成成分及び第１の被膜形成成分とは異なる物性を有する第２の被膜形成成分から形成された少なくとも１層の障壁層が備わっているように構成する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁膜形成技術に関し、さらに詳しく述べると、半導体装置やその他の電子装置において絶縁膜として有用であるとともに、電子装置の製造において、その絶縁膜の一部を、例えばハードマスク、エッチングストッパー、ＣＭＰ（化学機械研磨）ストッパー、金属拡散ストッパーなどとして利用できる、多孔性で低誘電率の絶縁膜に関する。また、本発明は、このような多孔性絶縁膜の製造方法、そして本発明の多孔性絶縁膜を備えた電子装置及びその製造方法に関する。
【０００２】
【従来の技術】
周知の通り、ＬＳＩ、ＶＬＳＩ等の半導体装置において、半導体集積回路の集積度の増加及び素子密度の向上に伴い、特に半導体素子の多層化、高集積化への要求が高まっている。しかし、半導体素子の高集積化に伴い、配線間隔は狭くなり、配線間の容量増大による配線遅延が問題となってきている。配線遅延（Ｔ））は、次式（１）に示すように、配線抵抗（Ｒ）と配線間の容量（Ｃ）により影響を受けるからである。
【０００３】
Ｔ∝ＣＲ …（１）
なお、上式（１）において、配線間の容量（Ｃ）を誘電率（ε）との関係で示すと、次式（２）のようになる
Ｃ＝ε０εｒ Ｓ／ｄ …（２）
上式（２）において、Ｓは電極面積、ε０は真空の誘電率、そしてｄは配線間隔である。
【０００４】
したがって、配線遅延（Ｔ）を小さくするためには、多層配線層間に形成された絶縁膜（通常、「層間絶縁膜」と呼ばれる）の低誘電率化が有効な手段となる。
【０００５】
近年では、絶縁膜のさらなる低誘電率化の要求に応えるべく、誘電率が３．０を下回る材料からなる多孔性絶縁膜、例えば、フロロカーボン系膜、ゾル−ゲル法により形成される多孔性シリコーン膜などが検討されている。具体的には、例えば、テトラエチルオルソシリケート（ＴＥＯＳ）から形成された多孔質誘電材料層を含む半導体デバイスが提案されている（特許文献１及び２）。また、テトラエトキシシランからなる湿潤ゲル膜を超臨海乾燥法によって乾燥して形成された多孔質膜を含む半導体装置も提案されている（特許文献３）。すなわち、現在、低誘電率材料としては、膜内部に微細な空隙（細孔）を形成し、膜そのものの密度を低くすることで誘電率を下げるという設計の多孔性被膜形成性材料が脚光を浴びている。
【０００６】
多孔性被膜形成性材料は、例えばその塗布液を基板上に例えばスピンコートなどで塗布した後、所定の温度まで加熱し硬化（キュア）させることで多孔質絶縁膜となすことができる。また、塗布液の調製に使用する材料の配合により所定の誘電率に制御できるので、上記したようなフロロカーボン系材料やシリコーン材料なども含めて、いろいろな被膜形成性材料が市販されている。しかし、このような被膜形成性材料を実際に製造プロセスに適用するためには、例えば半導体集積回路の配線層をデュアルダマシン法で形成する場合には、低誘電率膜と加工用途にあわせた各種ストッパー（例えば、エッチングストッパー、ＣＭＰストッパー、金属拡散ストッパーなど）を、交互に積層させていく必要がある。一般に、低誘電率膜は、主にスピンコート法で成膜され、かつストッパーは、主にＣＶＤ法で成膜されることから、各装置を何度も行き来するために絶縁膜形成プロセスは工程数が増え、複雑化している。
【０００７】
例えば、デュアルダマシン構造において配線層とビア層の間にエッチングストッパーが必要となるが、これを形成するためには、スピンコート法で低誘電率膜を成膜した後にストッパーをＣＶＤ法で成膜し、さらにまた低誘電率膜を再びスピンコート法で成膜するという３回もの成膜工程が必要となる。また、その際、下層の低誘電率膜と上層の低誘電率膜の熱履歴に差が出るため、下層に低誘電率膜が硬化して、ストレスによるクラックが生じるなどの問題もある。さらに、低誘電率膜は多孔性膜であり、エッチング選択比がとりずらいために、複数段のハードマスクを必要とすることから、さらに工程数が増加している。さらにまた、多孔性の低誘電率膜にオープンポアがあるため、脱ガスに伴う密着不良や電気的なリークなどの問題など、生産プロセスへの適用には問題が多い。
【０００８】
【特許文献１】
特開平８−４６０４７号公報（特許請求の範囲、段落番号００１３）
【特許文献２】
特開平８−６４６８０号公報（特許請求の範囲、段落番号００１１）
【特許文献３】
特開平９−２１３７９７号公報（特許請求の範囲、段落番号００１７〜００２２、図１）
【０００９】
【発明が解決しようとする課題】
本発明は、上記のような従来の技術の問題点を解決することを目的とする。
【００１０】
本発明の目的は、まず、ＩＣ、ＬＳＩ等の高集積度の半導体装置やその他の電子装置において絶縁膜として有用であるとともに、電子装置の製造において、その絶縁膜の一部を、処理の障壁層として、例えばハードマスク、エッチングストッパー、ＣＭＰストッパー、金属拡散ストッパーなどとして利用でき、よって、例えば多層配線構造体の製造において処理工程の工数を減らし、製造コストを下げることが可能な、多孔性で低誘電率の絶縁膜を提供することにある。
【００１１】
また、本発明の目的は、成膜時のストレスによるクラックなどの問題や、オープンポアに由来する脱ガスに伴う密着不良や電気的なリークなどの問題などを伴わないで、上述のような絶縁膜を製造する方法を提供することにある。
【００１２】
さらに、本発明の目的は、上述のような優れた絶縁膜を備えた、高速で信頼性の高い電子装置とその製造方法を提供することにある。
【００１３】
本発明の上記した目的やその他の目的は、以下の詳細な説明から容易に理解することができるであろう。
【００１４】
【課題を解決するための手段】
本発明者らは、多孔性の絶縁膜を形成する方法について鋭意研究の結果、絶縁膜と機能し得る多孔性の低誘電率膜を所定の厚さで形成した後、その多孔性膜自身に、例えばデバイス製造プロセスにおいてマスク、バリア、ストッパーなどとして機能し得る障壁物質を好ましくは粒子の形で染み込ませ、多孔性膜の内部に物性の異なる障壁層を少なくとも１層形成することで従来の諸々の問題点を同時に解決できることを発見し、本発明を完成した。
【００１５】
本発明は、その１つの面において、膜厚全体にわたって微細な空隙を有する多孔性の絶縁膜において、
前記絶縁膜の空隙が、第１の低誘電率被膜形成成分の微粒子に由来するものであり、かつ
前記絶縁膜の表面及び内部の少なくとも一方に、前記第１の被膜形成成分及び該第１の被膜形成成分とは異なる物性を有する第２の被膜形成成分から形成された少なくとも１層の障壁層が備わっていることを特徴とする多孔性絶縁膜にある。
【００１６】
また、本発明は、そのもう１つの面において、膜厚全体にわたって微細な空隙を有する多孔性の絶縁膜を製造する方法であって、
第１の低誘電率被膜形成成分を含む塗布液を基板上に塗布する工程、
形成された塗膜を所定の温度で焼成して、前記第１の被膜形成成分の微粒子からなり、該微粒子間に前記空隙を備えた絶縁膜を形成する工程、及び
前記第１の被膜形成成分とは異なる物性を有する第２の被膜形成成分を前記絶縁膜の空隙に充填して、前記絶縁膜の表面及び内部の少なくとも一方に、前記第１の被膜形成成分及び前記第２の被膜形成成分から形成された少なくとも１層の障壁層を形成する工程、
を含んでなることを特徴とする多孔性絶縁膜の製造方法にある。
【００１７】
さらに、本発明は、そのもう１つの面において、本発明の多孔性絶縁膜を含んでなることを特徴とする電子装置にある。
【００１８】
さらにまた、本発明は、そのもう１つの面において、膜厚全体にわたってほぼ均一に分布せしめられた微細な空隙を有する多孔性絶縁膜を含む電子装置を製造する方法であって、
本発明による多孔性絶縁膜の製造方法によって前記多孔性絶縁膜を形成する工程を含むことを特徴とする電子装置の製造方法にある。
【００１９】
【発明の実施の形態】
本発明による多孔性絶縁膜、電子装置及びそれらの製造方法は、それぞれ、いろいろな形態で有利に実施することができる。なお、それぞれの発明は、以下に記載する形態に限定されるわけではない。
【００２０】
本発明は、特に半導体装置やその他の電子装置において有用な、膜厚全体にわたって微細な空隙を有する多孔性の絶縁膜にある。微細な空隙は、絶縁膜の膜厚全体にわたってほぼ均一に分布せしめられていてもよく、さもなければ、任意のパターンで分布せしめられていてもよい。この多孔性絶縁膜は、通常、基板や配線層などの下地層（以下、総称的に「基板」という）の表面に絶縁膜形成材料を含む塗布液を塗布し、硬化させることによって形成することができるが、必要に応じてその他の成膜法を使用してもよい。なお、「電子装置」とは、基板の上に各種の機能素子、例えば、ＬＳＩチップ、ＶＬＳＩチップなどの半導体素子、レジスタ、キャパシタ、コンダクタ、電極、接続端子、配線層、絶縁層などを任意に組み合わせて作りこんだ電子デバイス一般を指している。
【００２１】
本発明による多孔性絶縁膜は、以下に詳細に説明するように、下記の要件：
（１）絶縁膜の空隙が、第１の低誘電率被膜形成成分の微粒子に由来するものであること、及び
（２）絶縁膜の表面及び内部の少なくとも一方に、第１の被膜形成成分及び該第１の被膜形成成分とは異なる物性を有する第２の被膜形成成分から形成された少なくとも１層の障壁層が備わっていること、
を少なくとも満足させたものである。以下、それぞれの要件を添付の図面を参照しながら説明する。
【００２２】
図１は、本発明による多孔性絶縁膜の好ましい１実施形態を模式的に示した断面図である。図示の多孔性絶縁膜５０は、２層構造の例であり、例えば半導体基板（例えば、シリコン基板）のような絶縁性基板１の上に、微細な空隙６２が厚さ方向にほぼ均一に分布せしめられた多孔性絶縁層６１が形成されている。多孔性絶縁層６１の上には、本来多孔性絶縁層６１であったものであるが、本発明に従い空隙６２に第２の被膜形成成分を充填することによって形成された障壁層７１が形成されている。障壁層７１は、以下に詳細に説明するように、半導体装置などの製造工程において、ハードマスク、バリア、ストッパー、保護膜などとして利用することができる。したがって、障壁層７１は、その使途に応じて、そのまま薄膜の状態で使用してもよく、さもなければ、一部を選択的に除去して所望の薄膜パターンを得た後に使用してもよい。
【００２３】
また、図２は、本発明による多孔性絶縁膜のもう１つの好ましい実施形態を模式的に示した断面図である。図示の多孔性絶縁膜５０は、３層構造の例であり、例えば、シリコン基板のような絶縁性基板１の上に、微細な空隙６２が厚さ方向にほぼ均一に分布せしめられた多孔性絶縁層６１−１及び６１−２が離れて形成されている。これらの２層の多孔性絶縁層の間には、本来多孔性絶縁層であったものであるが、本発明に従い空隙６２に第２の被膜形成成分を充填することによって形成された障壁層７１が形成されている。障壁層７１は、多孔性絶縁層６１−２の上面からその内部に向けて第２の被膜形成成分を所定の深さまで染み込ませることによって形成されたものである。なお、このような３層構造の多孔性絶縁膜５０において、多孔性絶縁層６１−２を選択的に除去すると、図１に示したような２層構造の多孔性絶縁膜を得ることができる。
【００２４】
本発明による多孔性絶縁膜の形成のメカニズムは、図２の多孔性絶縁膜５０の形成を順を追って示す図３から容易に理解することができるであろう。
【００２５】
まず、図３（Ａ）に示すように、第１の低誘電率被膜形成成分からなる多孔性の絶縁層６１を基板５１の上に形成する。絶縁層６１は、好ましくは、第１の低誘電率被膜形成成分を含む塗布液を基板上に塗布し、さらにそれを所定の温度で焼成することによって形成することができる。得られた絶縁層６１では、第１の被膜形成成分の微粒子（図示せず）の間に空隙６２が形成されている。空隙６２は、絶縁層６１の厚さ方向にほぼ均一に分布せしめられている。なお、図示しないが、もしも特殊の作用効果を得ようとする場合には、空隙６２の孔径や分布密度などを絶縁層６１の厚さ方向において変化させてもよい。
【００２６】
次いで、図３（Ｂ）に示すように、形成された多孔性絶縁層６１の空隙６２に、第１の被膜形成成分とは異なる物性を有する第２の被膜形成成分７０を充填する。この充填工程は、以下に詳細に説明するように、いろいろの技法を使用して行うことができる。例えば、多孔性絶縁層６１にＣＶＤ法、スパッタ法、蒸着法などを用いて、好ましくは第２の被膜形成成分の微小粒子７０を膜内部まで染み込ませる。第２の被膜形成成分７０は、多孔性絶縁層６１の表面に被着した後も、活性な状態である期間、さらに多孔性絶縁層６１内部へと運動方向を維持できる。
【００２７】
その結果、図３（Ｃ）に示すように、多孔性絶縁層６１−１／障壁層７１／多孔性絶縁層６１−２の３層構造からなる目的とする多孔性絶縁膜５０が得られる。このような３層構造の絶縁膜の形成において、従来の手法では、合計３回の成膜が必要とされが、本発明方法を用いることで、２回に短縮される。形成した障壁層７１は、その上下に設けられた多孔性絶縁膜より密度が高く、したがって、各種のストッパー、例えばエッチングストッパー、ＣＭＰストッパー、金属拡散ストッパーなどとして、あるいはマスク手段、例えばハードマスクなどとしてそのまま利用することが可能である。さらに、上層の多孔性絶縁層６１−２は、ハードマスクとして利用することも可能であり、工程数を削減することができる。また、第２の被膜形成成分の粒子の染み込み量を少量化して障壁層７１の膜厚を薄くした上で、上層の多孔性絶縁層６１−２をエッチングもしくはＣＭＰで除去することで、表面のオープンポアを粒子で埋め込んだ多孔性絶縁膜を提供することが可能となり、脱ガスに伴う密着不良や電気的なリークなどの問題も解決される。
【００２８】
また、図３（Ｃ）では多孔性絶縁膜５０の内部に第１の被膜形成成分及び第２の被膜形成成分からなる障壁層７１が設けられているが、絶縁膜５０の表面にも、あるいは表面及び内部の両方にも、同様な手法によって、第１の被膜形成成分及び第２の被膜形成成分からなる障壁層を形成することもできる。
【００２９】
引き続いて、本発明による多孔性絶縁膜とその製造方法をさらに詳細に説明する。
【００３０】
本発明の多孔性絶縁膜において、その障壁層以外の部分、すなわち、第２の被膜形成成分を有しない多孔性絶縁層では、その絶縁層を構成する第１の被膜形成成分の微粒子は、それらの微粒子によって微粒子間に形成された空隙の孔径よりも小さい粒径を有しているが好ましい。空隙が小さすぎると、その空隙を利用して、第２の被膜形成成分を効果的に染み込ませ、目的とする障壁層を形成することができないなどの不都合が発生するからである。第１の被膜形成成分の微粒子の粒径及びそれらの微粒子によって微粒子間に形成される空隙の孔径は、それぞれ、被膜形成成分の種類及び量の選択、成膜条件のコントロールなどによって任意に調整することができる。
【００３１】
また、障壁層は、いろいろな形で絶縁膜中に組み込むことができるけれども、第１の被膜形成成分の微粒子と、それらの微粒子間に形成された空隙に充填された第２の被膜形成成分の微粒子とからなるように構成するのが好ましい。特に、第２の被膜形成成分の微粒子を染み込むような形で第１の被膜形成成分の微粒子の空隙に充填するのが好ましい。第２の被膜形成成分の微粒子の充填に好適な方法は、その被膜形成成分の種類などのよって変動があるけれども、一般的には、例えば、ＭＯＣＶＤ法、ＣＶＤ法、スパッタ法、蒸着法などを包含する。
【００３２】
本発明の実施において、第１の被膜形成成分は、所望とする多孔性の低誘電率膜を形成し得る限り、無機材料及び有機材料のいずれであってもよく、特に限定されるものではない。第１の被膜形成成分は、好ましくは、有機シリコーン化合物の微粒子である。
【００３３】
第１の被膜形成成分として好適な有機シリコーン化合物は、好ましくは、次式（Ｉ）により表されるアルコキシシランの加水分解生成物である。
【００３４】
ＸｎＳｉ（ＯＲ）４− ｎ …（Ｉ）
上式において、Ｘは、水素原子、フッ素原子、炭素数１〜８のアルキル基、例えばメチル基、エチル基、ブチル基等、フッ素置換アルキル基、アリール基、ビニル基などである。また、Ｒは、水素原子、炭素数１〜８のアルキル基、アリール基、ビニル基などである。そして、ｎは、０〜３の任意の整数である。また、このようにアルコキシシランを加水分解して得られる有機シリコーン化合物を使用する場合、残存するアルコキシ基及びそれが加水分解してできた水酸基の量を調整するのがよい。
【００３５】
また、第２の被膜形成成分は、所望とする障壁層を多孔性絶縁膜において形成し得る限り、無機材料及び有機材料のいずれであってもよく、特に限定されるものではない。第２の被膜形成成分は、好ましくは、周期律表のバナジウム族又はチタン族に含まれる金属の窒化物である。適当な窒化物の例として、例えば、以下に列挙するものに限定されるわけではないけれども、ＴａＮ、ＴｉＮ、ＺｒＮ、ＨｆＮなどを挙げることができる。
【００３６】
また、第２の被膜形成成分として、各種のシリコン化合物も使用することができる。適当なシリコン化合物の例として、例えば、以下に列挙するものに限定されるわけではないけれども、ＳｉＯ，ＳｉＯ２，ＳｉＣ，ＳｉＣＨ，ＳｉＣＮ，ＳｉＯＮ，ＳｉＮ，ＳｉＯＦ、ＳｉＯＣなどを挙げることができる。
【００３７】
本発明の多孔性絶縁膜は、好ましくは、上記した第１の被膜形成成分を含む塗布液を基板上に塗布し、成膜して、多孔性絶縁層を最初に形成することによって形成することができる。ここで使用する塗布液は、必要なら、その他の成分を追加して含有していてもよい。
【００３８】
被膜形成成分は、塗布液の形成のために溶媒に溶解もしくは分散させて使用するのが一般的である。塗布液の形成に好適な溶媒は、以下に列挙するものに限定されるわけではないけれども、トルエン、キシレン、メチルイソブチルケトン、メチルエチルケトン、シクロヘキサノン、シクロペンタノンなどを包含する。これらの溶媒は、単独で使用してもよく、２種以上を混合して使用してもよい。
【００３９】
被膜形成成分は、上記したような溶媒にいろいろな濃度で溶解もしくは分散させて使用することができる。被膜形成成分の適当な溶解もしくは分散濃度は、一般的に約５０重量％以上であり、好ましくは約５５〜９５重量％の範囲であり、さらに好ましくは約９０重量％の近傍である。被膜形成成分の量が少なすぎると、目的とする空隙分布をもった多孔性絶縁層を形成することができない。
【００４０】
被膜形成用塗布液は、必要に応じて、被膜形成成分、溶媒以外の成分を追加的に有していてもよい。追加の成分として、例えば、バインダ、界面活性剤などを挙げることができる。例えばバインダは、有機シリコーン化合物の分子どうしを焼成処理などによって結合させる場合に結合助剤として有用である。適当なバインダの例として、以下に列挙するものに限定されるわけではないけれども、テトラエトキシシラン、テトライソプロポキシシラン等の有機ケイ素化合物、オクチル酸錫、オクチル酸アルミニウム等のカルボン酸金属塩、ポリシラザン、その他を挙げることができる。また、カチオン系、アニオン系、ノニオン系等の界面活性剤は、微粒子の凝集を防ぐのに好適である。
【００４１】
多孔性被膜形成用塗布液は、成膜のため、基板の上に所定の膜厚で塗布する。適当な塗布法としては、以下に列挙するものに限定されるわけではないけれども、例えばスピンコート法、ディップコート法、バーコート法などの常用の塗布法を使用することができる。
【００４２】
次いで、形成された塗膜を後処理して、本発明の絶縁膜の主体を構成する多孔性絶縁層を得る。本発明では、この後処理工程として焼成工程を有利に使用することができる。焼成工程は、通常、塗布液を基板上に塗布した後、形成された塗膜を所定の温度まで加熱することによって有利に実施することができる。焼成工程は、例えば、次のようにして実施することができる。
【００４３】
まず、所定の組成で調製した塗布液をスピンコート法により基板上に塗布し、約１２０〜３５０℃の温度で約５〜１０分間にわたって加熱し、溶媒を乾燥する。ここで、溶媒乾燥の温度が１２０℃未満では溶媒乾燥が不十分であり、３５０℃以上では酸化によって性能が変化する恐れがある。次いで、基板を不活性雰囲気（例えば、酸素濃度１００ｐｐｍ以下の窒素ガス）に移し、約３５０〜４５０℃の温度で約３０分間もしくはそれ以上にわたって熱処理する。ここで、溶媒乾燥後の熱処理は、酸化分解を抑制するために上述のように不活性ガス中で行うことが必須であり、また、熱処理温度が３５０℃未満では配線を形成する際に膜からの脱ガス（膜中に残存したガスの逃出）が懸念され、４５０℃を超えるとクラックなどが生じる恐れがある。
【００４４】
本発明では、焼成工程以外の方法も後処理に使用することができる。例えば、塗布液を塗布した後、形成された塗膜に、紫外線、赤外線、電子線、Ｘ線、レーザなどの光を照射してもよい。これらの光の照射によって、微粒子の収縮を促進させ、空隙形成を行うことができるからである。光の使い分けも重要である。いずれの光も重合促進作用を具えているけれども、例えば、塗膜の表面から反応を生じさせて目的とする多孔性絶縁層を形成する場合には、紫外線を照射するのが好ましい。紫外線には、塗膜表面のキュア（硬化）を促進し、オープンポアを抑制する作用もあるからである。また、急速昇降温制御を行う場合には赤外線照射による加熱が好ましい。さらに、反応速度を精密に制御したい場合には、電子線照射が好ましい。なお、このような光照射の場合に、光照射量やその他の照射条件は、所望とする結果に応じて任意に変更することができる。
【００４５】
また、プラズマ処理も後処理として好適である。例えば、塗布液を塗布した後、形成された塗膜に、酸素プラズマなどを照射することができる。これらのプラズマの照射によって、微粒子の収縮を促進させ、空隙形成を行うことができるからである。また、被膜表面の疎水佳処理を兼ねたい場合には、酸素プラズマの照射が好ましい。なお、このようなプラズマ照射の場合に、プラズマ照射量やその他の照射条件は、所望とする結果に応じて任意に変更することができる。
【００４６】
本発明に従い被膜形成用塗布液から上述の方法によって形成される絶縁層は、好ましくは、膜厚全体にわたってほぼ均一に分布せしめられた微細な空隙を有する多孔性の絶縁層である。この多孔性の絶縁層及びそれと障壁層とを含む多孔性の絶縁膜は、半導体装置やその他の電子装置で有利に使用することができるけれども、特に半導体装置において、配線層間の層間絶縁膜として有利に使用することができる。
【００４７】
また、多孔性の絶縁層及び多孔性の絶縁膜は、好ましいことに、３．０未満の誘電率を有している。絶縁層及び絶縁膜の誘電率は、さらに好ましくは、約２．０〜２．５の範囲であり、最も好ましくは、２．２〜２．３程度である。このような低い誘電率が得られるので、本発明の絶縁膜を半導体装置において使用した場合、信号の高速化を容易に達成することができる。
【００４８】
本発明では、形成された多孔性絶縁層の適当な位置に上記の手法にしたがって障壁層を導入することによって、本発明の多孔性絶縁膜を得ることができる。ここで、障壁層を含めた多孔性絶縁膜の厚さは、その絶縁膜の使途に応じて広い範囲で変更することができ、特に限定されるものではない。多孔性絶縁膜の厚さは、好ましいことに、１００ｎｍ以上の比較的に大きな厚さでも、従来の技術では達成することが難しいとされた高い密着性を実現しつつ、満足し得る低誘電率やその他の特性を実現することができる。
【００４９】
本発明は、また、本発明の多孔性絶縁膜を含む各種の電子装置、典型的には半導体装置にある。好ましくは、多孔性絶縁膜は、基板と、その上に交互に積層して形成された複数の絶縁層及び複数の配線層とを含む半導体装置において、絶縁層の少なくとも一つとして有利に使用することができる。すなわち、特に多層配線構造体の製造において、本発明の多孔性絶縁膜を層間絶縁膜として有利に使用することができる。
【００５０】
さらに、本発明の多孔性絶縁膜に含まれる障壁層は、いろいろな目的で有利に使用することができる。障壁層は、特に、半導体装置などの製造プロセスにおいて有利に使用することができる。例えば、絶縁膜中の障壁層を下地のエッチングなどの時、ハードマスクとして有利に使用することができる。また、上層材料のエッチング、ＣＭＰなどの時、障壁層をストッパーとして有利に使用することができる。適当な使用例は、前記したように、エッチングストッパー、ＣＭＰストッパー、金属拡散ストッパーなどである。
【００５１】
本発明の半導体装置やその他の電子装置では、本発明による低誘電率の多孔性絶縁膜を取り入れたことと、絶縁膜中の障壁層を処理工程でのマスクやバリア、ストッパーなどとして利用することで、配線遅延の顕著な低下に加えて、クラック、密着不良、電気的なリークなどの防止、そして工程数の縮小とそれによる製造コストの削減などを達成することができる。
【００５２】
また、本発明の電子装置においては、配線層を任意の金属配線材料から有利に形成することができる。例えば、配線層を形成する金属配線の材料を、アルミニウム及びアルミニウムを主体とした合金または銅及び銅を主体とした合金から選ぶことができる。さらに、これらの配線層において、チタン又はチタンを主体とした合金、あるいはタンタル又はタンタルを主体とした合金をバリアメタルとして用いてもよい。要するに、本発明の電子装置では、装置の設計の自由度も大である。
【００５３】
図４は、本発明による半導体装置の好ましい１実施形態を示したものである。図示の半導体装置１０の場合、その内部に本発明の多孔性絶縁膜が２層（参照番号３＋４、及び８＋９）取り込まれている。
【００５４】
図４を参照すると、半導体装置１０は、トランジスタ層（図示せず）を上面に備えたシリコン基板１からなる。シリコン基板１の上には、ＳｉＮ拡散防止膜２、シロキサン樹脂からなる層間絶縁膜（本発明の多孔性絶縁層）３、そしてＳｉＯ２膜（障壁層）４が順次積層されており、さらに、これらの層の加工によって形成されたＣｕビア６も設けられている。Ｃｕビア６の周囲には、ＴａＮ膜５がバリアメタルとして形成されている。
【００５５】
ＳｉＯ２膜４の上には、シロキサン樹脂からなる絶縁膜７が形成されている。また、この絶縁膜７の上には、シロキサン樹脂からなる層間絶縁膜（本発明の多孔性絶縁層）８、そしてＳｉＯ２膜（障壁層）９が順次積層されている。さらに、これらの層の加工によって形成されたＣｕ埋め込み配線層１６も設けられている。Ｃｕ埋め込み配線層１６の周囲には、ＴａＮ膜１３が形成されている。
【００５６】
この半導体装置では、障壁層４及び９を多孔性絶縁層の上に取り込んだことで、障壁層をエッチングストッパーとして利用することができ、工程数の縮小を有利に実現できる。また、配線形成工程におけるＣＭＰなどの力学的ストレスや、半導体装置製造工程における焼成などの熱ストレスをうけても、ここで使用されている絶縁膜は良好な密着性を有しているので、剥れなどの不都合が発生しにくく、デバイス特性及び信頼性をより向上することができる。
【００５７】
図７は、本発明による半導体装置のもう１つの好ましい実施形態を示したものである。図示の半導体装置２０の場合、その内部に本発明の多孔性絶縁膜が２層（参照番号２４＋２５、及び３１＋３２）取り込まれている。
【００５８】
図７を参照すると、半導体装置２０は、トランジスタ層（図示せず）を上面にそなえたシリコン基板２１からなる。シリコン基板２１の上には、ＳｉＯ２膜２２、ＳｉＮ拡散防止膜２３、そしてシロキサン樹脂からなる層間絶縁膜（本発明の多孔性絶縁層）２４が順次積層されている。また、ＳｉＯ２膜２２の上にはＳｉＮ拡散防止膜２３を介してＣｕ埋め込み配線層２７が、ＴａＮ膜２６を介した溝に形成されている。
【００５９】
層間絶縁膜２４の上にはさらに、ＳｉＮ、ＳｉＣ及び水素化シリコンカーバイド（ＳｉＣ：Ｈ）のいずれかからなる密度の高い絶縁膜２９が、ＳｉＮ膜（障壁層）２５の上のＴａＮ膜２８とＳｉＮ膜３０とに挟まれて形成されている。また、配線接続部３４が、Ｃｕ埋め込み配線層２７及び３５と接するように形成されている。配線接続部３４は、例えば、ＳｉＯ２、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＮ、ＳｉＣＯＮ、ＳｉＣＮ、有機系絶縁材料などから形成することができる。なお、Ｃｕ埋め込み配線層３５も、ＴａＮ膜３３を介して溝に内部に形成されている。さらに、Ｃｕ埋め込み配線層２７及び３５は、それぞれ、ＣＭＰによって平坦化され、本発明による多孔性絶縁膜２４及び３１によって側面が絶縁されている。多孔性絶縁膜３１は、層間絶縁膜２４と同様にシロキサン樹脂から形成されており、かつＳｉＮ膜３０とＳｉＮ膜（障壁層）３２とによって挟まれている。
【００６０】
この半導体装置でも、障壁層付きの本発明の多孔性絶縁膜を取り込んでいるので、先に図４を参照して説明した半導体装置と同様の作用効果を得ることができる。
【００６１】
本発明はまた、本発明の多孔性絶縁膜を含む電子装置の製造方法にある。この製造方法は、多孔性絶縁膜を先に説明した本発明方法に従って形成する相違点を除いて、基本的には従来一般的に使用されている手法で実施することができるので、ここでの詳細な説明を省略する。
【００６２】
【実施例】
引き続いて、本発明をその実施例を参照して説明する。なお、本発明は、これらの実施例によって限定されるものでないことは言うまでもない。
合成例
３９．６ｇのメチルイソブチルケトンに２０．８ｇ（０．１モル）のテトラエトキシシランを溶解させた。１６．２ｇ（０．９モル）の、濃度４００ｐｐｍの硝酸水を１０分間で滴下し、滴下終了後に１８０℃で２時間の熟成反応を行わせた。テトラエトキシシランが共重合し、球状シロキサン樹脂が生成された。
【００６３】
次いで、１１．８ｇ（０．１モル）のトリメチルエトキシシランを１０分間で滴下し、滴下終了後に１８０℃で２時間の熟成反応を行わせ、先に合成した球状シロキサン樹脂の残存エトキシ基又は水酸基をシリル化した。
【００６４】
引き続いて、５ｇの硝酸マグネシウムを添加し、過剰の水分を除去した。ロータリエバポレータを用い、反応溶液を除去し、さらに１，４−ジオキサンを使用して凍結乾燥を行った。
【００６５】
得られた球状シロキサン樹脂をテトラヒドロフラン（ＴＨＦ）に分散させ、ゲル・パーミエーション・クロマトグラフィ（ＧＰＣ）による分取を行った。このときのＧＰＣの条件は、東ソー製カラム：ＴＳＫＧＥＬ−Ｇ２０００ＨＨＲ、流速：１０ｍｌ／分、検出ＵＶ波長：２５４ｎｍであった。重量平均分子量が２０，０００近辺及び２，０００近辺を分取したところ、粒度分布のシャープな球状シロキサン樹脂（それぞれ、微粒子Ａ及び微粒子Ｂと呼ぶ）が得られた。それぞれの微粒子の粒径を動的光分散法によって測定したところ、微粒子Ａの平均粒径は約５０Åであり、その粒径分布を示す標準偏差σにて、３σが平均粒径の約１５％であった。また、微粒子Ｂの平均粒径は約１０Åであり、その粒径分布を示す標準偏差σにて、３σが平均粒径の約１５％であった。
【００６６】
なお、ここでは合成していないが、本発明の多孔性絶縁膜を形成するため、上記のような無機物微粒子に代えて、耐熱性を有する有機材料を使用してもよい。適当な有機材料として、例えば、比誘電率が小さいベンゼン環含有スターポリマーなどを挙げることができる。また、このスターポリマーの場合、末端基に官能基を導入することによって、その耐熱性を向上させることもできる。
実施例１
前記合成例で調製した１０ｇの球状シロキサン樹脂の微粒子Ａをメチルイソブチルケトンに溶解させ、固形分濃度１７．５重量％の塗布液（ａ）を得た。また、１ｇの球状シロキサン樹脂の微粒子Ａと前記合成例で調製した９ｇの球状シロキサン樹脂の微粒子Ｂをメチルイソブチルケトンに溶解させ、固形分濃度１７．５重量％の塗布液（ｂ）を得た。
【００６７】
次いで、上記のようにして調製した塗布液（ａ）及び（ｂ）を使用して、次のような手順で多孔性絶縁膜を作製した。
【００６８】
それぞれの塗布液をシリコンウエハの表面にスピンコートした。スピンコータの回転数は３０００ｒｐｍであり、塗布時間は２０秒であった。スピンコート後、塗布液の溶媒を２００℃で１０分間をかけて蒸発させた。次いで、それぞれの塗布液から形成された塗膜を酸素濃度１００ｐｐｍ以下の窒素雰囲気中で、４００℃で３０分間にわたって熱処理した。この熱処理により、シロキサン樹脂が架橋し、低誘電率の多孔性被膜（膜厚：約２００ｎｍ）が形成された。
【００６９】
それぞれの多孔性膜の誘電率をに測定したところ、
塗布液（ａ）の誘電率 …２．４
塗布液（ｂ）の誘電率 …２．３５
であり、大差がなかった。
【００７０】
さらに続けて、塗布液（ａ）の多孔性被膜及び塗布液（ｂ）の多孔性被膜の内部に、それぞれ、プラズマＣＶＤ法を用いてＳｉＯ２の粒子を染み込ませた。ＳｉＯ２粒子が被膜の空隙に充填された結果、シロキサン樹脂の多孔性被膜／薄くて膜厚の均一なＳｉＯ２膜／シロキサン樹脂の多孔性被膜からなる３層構造の多孔性絶縁膜が形成されていることが、電子顕微鏡によって確認された。
実施例２
本例では、図４に示した半導体装置を図５及び図６に順を追って示す手順に従って製造した。
【００７１】
まず、図５（Ａ）に示すように、トランジスタ層（図示せず）を上面に具えたシリコン基板１の上にＳｉＮ拡散防止膜２を常用の成膜方法で形成した。
【００７２】
次いで、図５（Ｂ）に示すように、ＳｉＮ拡散防止膜２の全面に、前記実施例１に記載の手法に従って、厚さが例えば１μｍの多孔性シロキサン樹脂膜３を堆積させて層間絶縁膜とし、さらにその上に、後のＣＭＰ工程において研磨ストッパーとなるＳｉＯ２膜（障壁層）４を、例えば、１００ｎｍの厚さに堆積させた。なお、前記実施例１ではＳｉＯ２膜をシロキサン樹脂膜の内部にまで形成したが、本例では、シロキサン樹脂膜の表面に限ってＳｉＯ２膜を染み込ませた。
【００７３】
引き続いて、ソース・ドレイン領域に達するビアホールを形成した後、スパッタ法を用いて全面に、厚さが例えば５０ｎｍのＴａＮ膜５を堆積させてバリアメタルとした。次いで、同じくスパッタ法によってＣｕを厚く堆積させた後、ＣＭＰ法によってＳｉＯ２膜４が露出するまで研磨することによって、Ｃｕ充填ビア６を形成した。
【００７４】
次いで、図５（Ｃ）に示すように、シロキサン樹脂を塗布し、厚さ２００ｎｍの絶縁膜７を形成した。次いで、絶縁膜７の上に、前記実施例１に記載の手法に従って、多孔性シロキサン樹脂膜８を、例えば２５０ｎｍの厚さに堆積させた。絶縁膜７と多孔性シロキサン樹脂膜８との密着性は極めて良好であった。さらに、多孔性シロキサン樹脂膜８の上に、ＣＭＰストッパーとしてＳｉＯ２膜（障壁層）９を積層した。
【００７５】
本発明に従い障壁層付きの多孔性絶縁膜の形成が完了した後、図示しないが、ＳｉＯ２膜９の上にレジストを塗布し、さらに後の工程で形成するビア孔にあわせてパターニングした。得られたレジストパターンをマスクとして使用して、ＣＦ４＋ＣＨＦ３を用いた反応性イオンエッチング（ＲＩＥ）を実施した。図５（Ｄ）に示すように、ＳｉＯ２膜９、シロキサン樹脂膜８、そして絶縁膜７が順次選択的にエッチングされ、Ｃｕ充填ビア６に達するビア孔１１が形成された。ビア孔１１の形成後、不要となったレジストパターンをＯ２−ＲＩＥで除去した。
【００７６】
次いで、図示しないが、先の工程で形成されたビア孔１１にノボラック樹脂を埋め込み、再びＳｉＯ２膜９の上にレジストを塗布し、さらに後の工程で形成する配線層用溝にあわせてパターニングした。得られたレジストパターンをマスクとして使用して、ＣＦ４＋ＣＨＦ３を用いたＲＩＥを実施した。図６（Ｅ）に示すように、ＳｉＯ２膜９、そしてシロキサン樹脂膜８が順次選択的にエッチングされ、絶縁膜７に達する配線層用溝１２が形成された。配線層用溝１２の形成後、不要となったレジストパターン及びノボラック樹脂をＯ２−ＲＩＥで除去した。
【００７７】
次いで、図６（Ｆ）に示すように、処理途中のシリコン基板１の上面全体に、それぞれスパッタ法を用いて、例えば、厚さ５０ｎｍのＴａＮ膜１３及び厚さ５０ｎｍのＣｕシード層１４を順次堆積させた。
【００７８】
引き続いて、Ｃｕシード層１４をめっきベース層として銅（Ｃｕ）の電解めっきを行った。図６（Ｇ）に示すように、配線層形成用溝及びビア孔のそれぞれにＣｕめっき層１５が埋め込まれた。
【００７９】
次いで、再びＣＭＰ法によって、停止線ＣのところまでＣｕめっき層１５、Ｃｕシード層１４及びＴａＮ膜１３を順次研磨して除去した。下地のＳｉＯ２膜９が露出し、Ｃｕめっき層１５とＣｕシード層１４とが一体になったＣｕ埋込配線層１６をそなえた半導体装置１０（図４を参照）が完成した。
【００８０】
本例で上記のようにして完成された半導体装置では、本発明の多孔性絶縁膜を備えているため、吸湿による誘電率の低下などがないまま安定な性能を維持することができ、また、配線形成過程におけるＣＭＰなどの力学的ストレスや、半導体装置製造工程における焼成などの熱ストレスをうけても、良好な密着性の故に膜の剥れなどが発生しにくく、デバイス特性及び信頼性をより向上することができる。さらに、絶縁膜には障壁層も備わっているので、工程数を減らして製造コストの削減を図ることができる。
【００８１】
また、本例においては先ビア式のデュアルダマシン法を用いたが、後ビア式、またシングルダマシン法においても半導体装置を好適に製造することができる。
【００８２】
さらに、図４の半導体装置１０は、本発明の説明のために、簡単な構造を有している。上記のような絶縁膜の形成工程、配線層用溝及びビアホールの形成工程、Ｃｕ埋込配線層の形成工程を必要回数だけ繰り返すことによって、多層配線構造を有するより複雑な構造の半導体装置が得られることが理解されるであろう。もちろん、本例と同様な手法によって、図７に示した半導体装置も容易に製造することができる。
実施例３
本例では、前記実施例１に記載のものに同様な手法に従って３層構造の多孔性絶縁膜を作製した。
【００８３】
空隙を有するシロキサン樹脂（屈折率１．３）を初期膜厚４００ｎｍで成膜後、その上部から、多孔性シロキサン樹脂膜の空隙にＭＯＣＶＤ法によってＺｒＮ（屈折率１．９）を染み込ませた。その結果、図８に示すように、基板５１の側から順に、
空隙６２を有するシロキサン樹脂の多孔性被膜（膜厚２９０ｎｍ、屈折率１．３）６１−１、
多孔性被膜の空隙にＺｒＮが染み込んで形成されたＺｒＮ含有膜（障壁層として、膜厚２０ｎｍ、屈折率１．７５）７１、及び
空隙６２を有するシロキサン樹脂の多孔性被膜（膜厚１１０ｎｍ、屈折率１．３）６１−２、
を有する３層構造の多孔性絶縁膜が得られた。
【００８４】
さらに、スターポリマー（屈折率１．５）を初期膜厚４５０ｎｍで成膜して上記の手法を繰り返した場合にも、同様に３層構造の多孔性絶縁膜が得られた。
実施例４
前記実施例３で作製した３層構造の多孔性絶縁膜について、上層側からリアクティブ・イオン・エッチング（ＲＩＥ）にてエッチング処理を行ったところ、エッチングレートは、
多孔性被膜６１−１ …１
ＺｒＮ含有膜７１ …１０以上
多孔性被膜６１−２ …１
であった。
【００８５】
スターポリマーを使用した多孔性絶縁膜でも、同様の結果が得られた。
実施例５
前記実施例３で作製した３層構造の多孔性絶縁膜について、上層側からＣＭＰ処理を行ったところ、上層の多孔性被膜６１−１を完全研磨した後、ＺｒＮ含有膜７１でＣＭＰを停止させることができた。
実施例６
本例では、前記実施例１に記載のものに同様な手法に従って３層構造の多孔性絶縁膜を作製した。
【００８６】
空隙を有するシロキサン樹脂（屈折率１．３）を初期膜厚４００ｎｍで成膜後、その上部から、多孔性シロキサン樹脂膜の空隙にプラズマＣＶＤ法によってＳｉＯ２粒子を染み込ませた。ソースガスとして、ＳｉＨ４＋Ｏ２の混合ガスを使用した。その結果、図９に示すように、基板５１の側から順に、
空隙６２を有するシロキサン樹脂の多孔性被膜（膜厚２９０ｎｍ、屈折率１．３）６１、
多孔性被膜の空隙にＳｉＯ２が染み込んで形成されたＳｉＯ２含有膜（障壁層として、膜厚２０ｎｍ、屈折率１．７５）７１、及び
ＳｉＯ２膜（膜厚１１０ｎｍ、屈折率１．３）７２、
を有する３層構造の多孔性絶縁膜が得られた。
【００８７】
引き続いて、前記実施例４に記載の手法で多孔性絶縁膜の上層側からリアクティブ・イオン・エッチング（ＲＩＥ）にてエッチング処理を行ったところ、エッチングレートは、
多孔性被膜６１ …１
ＳｉＯ２含有膜７１ …４
ＳｉＯ２膜７２ …１０
であった。
【００８８】
また、多孔性絶縁膜のそれぞれの層について密着性評価を行ったところ、本例の３層構造は高い密着性（８０ｇｆ／ｃｍ２）を兼ね備えることがわかった。
実施例７
前記実施例６に記載の手法を繰り返したが、本例では、空隙を有するシロキサン樹脂（屈折率１．３）を初期膜厚４００ｎｍで成膜後、その上部からＳｉＯ２粒子を異なる堆積レートで８０ｎｍの深さまで染み込ませた。堆積レートは、
サンプルＡ …１ｎｍ／分
サンプルＢ …５ｎｍ／分
サンプルＣ …１０ｎｍ／分
サンプルＤ …２０ｎｍ／分
サンプルＥ …４０ｎｍ／分
であった。図１０にプロットするように、各層の膜厚と堆積レートには図示のような関係があることが判明した。
【００８９】
以上、本発明を特にその好ましい実施の形態及び実施例を参照して説明した。最後に、本発明のさらなる理解のために本発明の好ましい態様を整理すると、以下に付記する通りである。
【００９０】
（付記１） 膜厚全体にわたって微細な空隙を有する多孔性の絶縁膜において、
前記絶縁膜の空隙が、第１の低誘電率被膜形成成分の微粒子に由来するものであり、かつ
前記絶縁膜の表面及び内部の少なくとも一方に、前記第１の被膜形成成分及び該第１の被膜形成成分とは異なる物性を有する第２の被膜形成成分から形成された少なくとも１層の障壁層が備わっていることを特徴とする多孔性絶縁膜。
【００９１】
（付記２） 前記第１の被膜形成成分の微粒子が、それらの微粒子によって形成された前記空隙の孔径よりも小さい粒径を有していることを特徴とする付記１に記載の多孔性絶縁膜。
【００９２】
（付記３） 前記第１の被膜形成成分が、有機シリコーン化合物の微粒子であることを特徴とする付記１又は２に記載の多孔性絶縁膜。
【００９３】
（付記４） 前記障壁層が、前記第１の被膜形成成分の微粒子と、それらの微粒子間に形成された空隙に充填された前記第２の被膜形成成分の微粒子とからなることを特徴とする付記１〜３のいずれか１項に記載の多孔性絶縁膜。
【００９４】
（付記５） 前記第２の被膜形成成分が、周期律表のバナジウム族又はチタン族に含まれる金属の窒化物であることを特徴とする付記１〜４のいずれか１項に記載の多孔性絶縁膜。
【００９５】
（付記６） 前記第２の被膜形成成分が、シリコン化合物であることを特徴とする付記１〜４のいずれか１項に記載の多孔性絶縁膜。
【００９６】
（付記７） 前記第１の被膜形成成分のみからなる多孔性絶縁膜と、その上の前記障壁層とからなる２層構造を有していることを特徴とする付記１〜６のいずれか１項に記載の多孔性絶縁膜。
【００９７】
（付記８） 前記第１の被膜形成成分のみからなる第１及び第２の多孔性絶縁膜と、これらの多孔性絶縁膜によって挟まれた前記障壁層とからなる３層構造を有していることを特徴とする付記１〜６のいずれか１項に記載の多孔性絶縁膜。
【００９８】
（付記９） 膜厚全体にわたって微細な空隙を有する多孔性の絶縁膜を製造する方法であって、
第１の低誘電率被膜形成成分を含む塗布液を基板上に塗布する工程、
形成された塗膜を所定の温度で焼成して、前記第１の被膜形成成分の微粒子からなり、該微粒子間に前記空隙を備えた絶縁膜を形成する工程、及び
前記第１の被膜形成成分とは異なる物性を有する第２の被膜形成成分を前記絶縁膜の空隙に充填して、前記絶縁膜の表面及び内部の少なくとも一方に、前記第１の被膜形成成分及び前記第２の被膜形成成分から形成された少なくとも１層の障壁層を形成する工程、
を含んでなることを特徴とする多孔性絶縁膜の製造方法。
【００９９】
（付記１０） 前記絶縁膜の形成工程において、前記第１の被膜形成成分の微粒子の粒径よりも大きい孔径で前記空隙を形成することを特徴とする付記９に記載の多孔性絶縁膜の製造方法。
【０１００】
（付記１１） 前記障壁層の形成工程において、前記第１の被膜形成成分の微粒子間に形成された空隙に前記第２の被膜形成成分の微粒子を充填することを特徴とする付記９又は１０に記載の多孔性絶縁膜の製造方法。
【０１０１】
（付記１２） エッチングストッパー、ＣＭＰストッパー又は金属拡散ストッパーとして前記障壁層を使用する工程をさらに含むことを特徴とする付記９〜１１のいずれか１項に記載の多孔性絶縁膜の製造方法。
【０１０２】
（付記１３） 付記１〜８のいずれか１項に記載の多孔性絶縁膜を含んでなることを特徴とする電子装置。
【０１０３】
（付記１４） 膜厚全体にわたって微細な空隙を有する多孔性絶縁膜を含む電子装置を製造する方法であって、
付記９〜１２のいずれか１項に記載の方法によって前記多孔性絶縁膜を形成する工程を含むことを特徴とする電子装置の製造方法。
【０１０４】
（付記１５） 複数の絶縁層及び複数の配線層を基板の上に交互に積層して多層配線構造を形成するとともに、前記絶縁層の少なくとも一つを、付記９〜１２のいずれか１項に記載の方法によって形成することを特徴とする付記１４に記載の電子装置。
【０１０５】
【発明の効果】
以上に詳細に説明したように、ＩＣ、ＬＳＩ等の高集積度の半導体装置やその他の電子装置において絶縁膜として有用であるとともに、電子装置の製造において、その絶縁膜の一部を、処理の障壁層として、例えばハードマスク、エッチングストッパー、ＣＭＰストッパー、金属拡散ストッパーなどとして利用でき、よって、例えば多層配線構造体の製造において処理工程の工数を減らし、製造コストを下げることが可能な、多孔性で低誘電率の絶縁膜を提供することができる。
【０１０６】
また、本発明によれば、成膜時のストレスによるクラックなどの問題や、オープンポアに由来する脱ガスに伴う密着不良や電気的なリークなどの問題などを伴わないで、上述のような絶縁膜を製造することができる。
【０１０７】
さらに、本発明によれば、上述のような優れた絶縁膜を備えた、高速で信頼性の高い半導体装置やその他の電子装置とその製造方法を提供することができる。特に本発明によれば、エッチング選択比やＣＭＰ研磨比などの処理条件を容易にとることができるので、絶縁膜形成プロセスの工数を減らすことが可能になり、電子装置などの製造コストを飛躍的に下げることができる。
【図面の簡単な説明】
【図１】本発明による多孔性絶縁膜の好ましい１実施形態を模式的に示した断面図である。
【図２】本発明による多孔性絶縁膜のもう１つの好ましい実施形態を模式的に示した断面図である。
【図３】図２の多孔性絶縁膜の形成方法を順を追って示した断面図である。
【図４】本発明による半導体装置の好ましい１実施形態を示した断面図である。
【図５】図４に示した半導体装置の好ましい製造方法の前半を順に示した断面図である。
【図６】図４に示した半導体装置の好ましい製造方法の後半を順に示した断面図である。
【図７】本発明による半導体装置のもう１つの好ましい実施形態を示した断面図である。
【図８】実施例３で作製した３層構造の多孔性絶縁膜の断面図である。
【図９】実施例６で作製した３層構造の多孔性絶縁膜の断面図である。
【図１０】実施例７において得られた、各層の膜厚（ｎｍ）とＳｉＯ２の堆積レート（ｎｍ／分）との関係をプロットしたグラフである。
【符号の説明】
１…シリコン基板
２…ＳｉＮ拡散防止膜
３…ＳｉＯＣ膜
４…ＳｉＯ２膜
７…絶縁膜
１０…半導体装置
１３…ＴａＮ膜
１６…Ｃｕ埋め込み配線層
２０…半導体装置
５０…多孔性絶縁膜
５１…基板
６１…多孔性絶縁層
７１…障壁層
【発明の属する技術分野】
本発明は、絶縁膜形成技術に関し、さらに詳しく述べると、半導体装置やその他の電子装置において絶縁膜として有用であるとともに、電子装置の製造において、その絶縁膜の一部を、例えばハードマスク、エッチングストッパー、ＣＭＰ（化学機械研磨）ストッパー、金属拡散ストッパーなどとして利用できる、多孔性で低誘電率の絶縁膜に関する。また、本発明は、このような多孔性絶縁膜の製造方法、そして本発明の多孔性絶縁膜を備えた電子装置及びその製造方法に関する。
【０００２】
【従来の技術】
周知の通り、ＬＳＩ、ＶＬＳＩ等の半導体装置において、半導体集積回路の集積度の増加及び素子密度の向上に伴い、特に半導体素子の多層化、高集積化への要求が高まっている。しかし、半導体素子の高集積化に伴い、配線間隔は狭くなり、配線間の容量増大による配線遅延が問題となってきている。配線遅延（Ｔ））は、次式（１）に示すように、配線抵抗（Ｒ）と配線間の容量（Ｃ）により影響を受けるからである。
【０００３】
Ｔ∝ＣＲ …（１）
なお、上式（１）において、配線間の容量（Ｃ）を誘電率（ε）との関係で示すと、次式（２）のようになる
Ｃ＝ε０εｒ Ｓ／ｄ …（２）
上式（２）において、Ｓは電極面積、ε０は真空の誘電率、そしてｄは配線間隔である。
【０００４】
したがって、配線遅延（Ｔ）を小さくするためには、多層配線層間に形成された絶縁膜（通常、「層間絶縁膜」と呼ばれる）の低誘電率化が有効な手段となる。
【０００５】
近年では、絶縁膜のさらなる低誘電率化の要求に応えるべく、誘電率が３．０を下回る材料からなる多孔性絶縁膜、例えば、フロロカーボン系膜、ゾル−ゲル法により形成される多孔性シリコーン膜などが検討されている。具体的には、例えば、テトラエチルオルソシリケート（ＴＥＯＳ）から形成された多孔質誘電材料層を含む半導体デバイスが提案されている（特許文献１及び２）。また、テトラエトキシシランからなる湿潤ゲル膜を超臨海乾燥法によって乾燥して形成された多孔質膜を含む半導体装置も提案されている（特許文献３）。すなわち、現在、低誘電率材料としては、膜内部に微細な空隙（細孔）を形成し、膜そのものの密度を低くすることで誘電率を下げるという設計の多孔性被膜形成性材料が脚光を浴びている。
【０００６】
多孔性被膜形成性材料は、例えばその塗布液を基板上に例えばスピンコートなどで塗布した後、所定の温度まで加熱し硬化（キュア）させることで多孔質絶縁膜となすことができる。また、塗布液の調製に使用する材料の配合により所定の誘電率に制御できるので、上記したようなフロロカーボン系材料やシリコーン材料なども含めて、いろいろな被膜形成性材料が市販されている。しかし、このような被膜形成性材料を実際に製造プロセスに適用するためには、例えば半導体集積回路の配線層をデュアルダマシン法で形成する場合には、低誘電率膜と加工用途にあわせた各種ストッパー（例えば、エッチングストッパー、ＣＭＰストッパー、金属拡散ストッパーなど）を、交互に積層させていく必要がある。一般に、低誘電率膜は、主にスピンコート法で成膜され、かつストッパーは、主にＣＶＤ法で成膜されることから、各装置を何度も行き来するために絶縁膜形成プロセスは工程数が増え、複雑化している。
【０００７】
例えば、デュアルダマシン構造において配線層とビア層の間にエッチングストッパーが必要となるが、これを形成するためには、スピンコート法で低誘電率膜を成膜した後にストッパーをＣＶＤ法で成膜し、さらにまた低誘電率膜を再びスピンコート法で成膜するという３回もの成膜工程が必要となる。また、その際、下層の低誘電率膜と上層の低誘電率膜の熱履歴に差が出るため、下層に低誘電率膜が硬化して、ストレスによるクラックが生じるなどの問題もある。さらに、低誘電率膜は多孔性膜であり、エッチング選択比がとりずらいために、複数段のハードマスクを必要とすることから、さらに工程数が増加している。さらにまた、多孔性の低誘電率膜にオープンポアがあるため、脱ガスに伴う密着不良や電気的なリークなどの問題など、生産プロセスへの適用には問題が多い。
【０００８】
【特許文献１】
特開平８−４６０４７号公報（特許請求の範囲、段落番号００１３）
【特許文献２】
特開平８−６４６８０号公報（特許請求の範囲、段落番号００１１）
【特許文献３】
特開平９−２１３７９７号公報（特許請求の範囲、段落番号００１７〜００２２、図１）
【０００９】
【発明が解決しようとする課題】
本発明は、上記のような従来の技術の問題点を解決することを目的とする。
【００１０】
本発明の目的は、まず、ＩＣ、ＬＳＩ等の高集積度の半導体装置やその他の電子装置において絶縁膜として有用であるとともに、電子装置の製造において、その絶縁膜の一部を、処理の障壁層として、例えばハードマスク、エッチングストッパー、ＣＭＰストッパー、金属拡散ストッパーなどとして利用でき、よって、例えば多層配線構造体の製造において処理工程の工数を減らし、製造コストを下げることが可能な、多孔性で低誘電率の絶縁膜を提供することにある。
【００１１】
また、本発明の目的は、成膜時のストレスによるクラックなどの問題や、オープンポアに由来する脱ガスに伴う密着不良や電気的なリークなどの問題などを伴わないで、上述のような絶縁膜を製造する方法を提供することにある。
【００１２】
さらに、本発明の目的は、上述のような優れた絶縁膜を備えた、高速で信頼性の高い電子装置とその製造方法を提供することにある。
【００１３】
本発明の上記した目的やその他の目的は、以下の詳細な説明から容易に理解することができるであろう。
【００１４】
【課題を解決するための手段】
本発明者らは、多孔性の絶縁膜を形成する方法について鋭意研究の結果、絶縁膜と機能し得る多孔性の低誘電率膜を所定の厚さで形成した後、その多孔性膜自身に、例えばデバイス製造プロセスにおいてマスク、バリア、ストッパーなどとして機能し得る障壁物質を好ましくは粒子の形で染み込ませ、多孔性膜の内部に物性の異なる障壁層を少なくとも１層形成することで従来の諸々の問題点を同時に解決できることを発見し、本発明を完成した。
【００１５】
本発明は、その１つの面において、膜厚全体にわたって微細な空隙を有する多孔性の絶縁膜において、
前記絶縁膜の空隙が、第１の低誘電率被膜形成成分の微粒子に由来するものであり、かつ
前記絶縁膜の表面及び内部の少なくとも一方に、前記第１の被膜形成成分及び該第１の被膜形成成分とは異なる物性を有する第２の被膜形成成分から形成された少なくとも１層の障壁層が備わっていることを特徴とする多孔性絶縁膜にある。
【００１６】
また、本発明は、そのもう１つの面において、膜厚全体にわたって微細な空隙を有する多孔性の絶縁膜を製造する方法であって、
第１の低誘電率被膜形成成分を含む塗布液を基板上に塗布する工程、
形成された塗膜を所定の温度で焼成して、前記第１の被膜形成成分の微粒子からなり、該微粒子間に前記空隙を備えた絶縁膜を形成する工程、及び
前記第１の被膜形成成分とは異なる物性を有する第２の被膜形成成分を前記絶縁膜の空隙に充填して、前記絶縁膜の表面及び内部の少なくとも一方に、前記第１の被膜形成成分及び前記第２の被膜形成成分から形成された少なくとも１層の障壁層を形成する工程、
を含んでなることを特徴とする多孔性絶縁膜の製造方法にある。
【００１７】
さらに、本発明は、そのもう１つの面において、本発明の多孔性絶縁膜を含んでなることを特徴とする電子装置にある。
【００１８】
さらにまた、本発明は、そのもう１つの面において、膜厚全体にわたってほぼ均一に分布せしめられた微細な空隙を有する多孔性絶縁膜を含む電子装置を製造する方法であって、
本発明による多孔性絶縁膜の製造方法によって前記多孔性絶縁膜を形成する工程を含むことを特徴とする電子装置の製造方法にある。
【００１９】
【発明の実施の形態】
本発明による多孔性絶縁膜、電子装置及びそれらの製造方法は、それぞれ、いろいろな形態で有利に実施することができる。なお、それぞれの発明は、以下に記載する形態に限定されるわけではない。
【００２０】
本発明は、特に半導体装置やその他の電子装置において有用な、膜厚全体にわたって微細な空隙を有する多孔性の絶縁膜にある。微細な空隙は、絶縁膜の膜厚全体にわたってほぼ均一に分布せしめられていてもよく、さもなければ、任意のパターンで分布せしめられていてもよい。この多孔性絶縁膜は、通常、基板や配線層などの下地層（以下、総称的に「基板」という）の表面に絶縁膜形成材料を含む塗布液を塗布し、硬化させることによって形成することができるが、必要に応じてその他の成膜法を使用してもよい。なお、「電子装置」とは、基板の上に各種の機能素子、例えば、ＬＳＩチップ、ＶＬＳＩチップなどの半導体素子、レジスタ、キャパシタ、コンダクタ、電極、接続端子、配線層、絶縁層などを任意に組み合わせて作りこんだ電子デバイス一般を指している。
【００２１】
本発明による多孔性絶縁膜は、以下に詳細に説明するように、下記の要件：
（１）絶縁膜の空隙が、第１の低誘電率被膜形成成分の微粒子に由来するものであること、及び
（２）絶縁膜の表面及び内部の少なくとも一方に、第１の被膜形成成分及び該第１の被膜形成成分とは異なる物性を有する第２の被膜形成成分から形成された少なくとも１層の障壁層が備わっていること、
を少なくとも満足させたものである。以下、それぞれの要件を添付の図面を参照しながら説明する。
【００２２】
図１は、本発明による多孔性絶縁膜の好ましい１実施形態を模式的に示した断面図である。図示の多孔性絶縁膜５０は、２層構造の例であり、例えば半導体基板（例えば、シリコン基板）のような絶縁性基板１の上に、微細な空隙６２が厚さ方向にほぼ均一に分布せしめられた多孔性絶縁層６１が形成されている。多孔性絶縁層６１の上には、本来多孔性絶縁層６１であったものであるが、本発明に従い空隙６２に第２の被膜形成成分を充填することによって形成された障壁層７１が形成されている。障壁層７１は、以下に詳細に説明するように、半導体装置などの製造工程において、ハードマスク、バリア、ストッパー、保護膜などとして利用することができる。したがって、障壁層７１は、その使途に応じて、そのまま薄膜の状態で使用してもよく、さもなければ、一部を選択的に除去して所望の薄膜パターンを得た後に使用してもよい。
【００２３】
また、図２は、本発明による多孔性絶縁膜のもう１つの好ましい実施形態を模式的に示した断面図である。図示の多孔性絶縁膜５０は、３層構造の例であり、例えば、シリコン基板のような絶縁性基板１の上に、微細な空隙６２が厚さ方向にほぼ均一に分布せしめられた多孔性絶縁層６１−１及び６１−２が離れて形成されている。これらの２層の多孔性絶縁層の間には、本来多孔性絶縁層であったものであるが、本発明に従い空隙６２に第２の被膜形成成分を充填することによって形成された障壁層７１が形成されている。障壁層７１は、多孔性絶縁層６１−２の上面からその内部に向けて第２の被膜形成成分を所定の深さまで染み込ませることによって形成されたものである。なお、このような３層構造の多孔性絶縁膜５０において、多孔性絶縁層６１−２を選択的に除去すると、図１に示したような２層構造の多孔性絶縁膜を得ることができる。
【００２４】
本発明による多孔性絶縁膜の形成のメカニズムは、図２の多孔性絶縁膜５０の形成を順を追って示す図３から容易に理解することができるであろう。
【００２５】
まず、図３（Ａ）に示すように、第１の低誘電率被膜形成成分からなる多孔性の絶縁層６１を基板５１の上に形成する。絶縁層６１は、好ましくは、第１の低誘電率被膜形成成分を含む塗布液を基板上に塗布し、さらにそれを所定の温度で焼成することによって形成することができる。得られた絶縁層６１では、第１の被膜形成成分の微粒子（図示せず）の間に空隙６２が形成されている。空隙６２は、絶縁層６１の厚さ方向にほぼ均一に分布せしめられている。なお、図示しないが、もしも特殊の作用効果を得ようとする場合には、空隙６２の孔径や分布密度などを絶縁層６１の厚さ方向において変化させてもよい。
【００２６】
次いで、図３（Ｂ）に示すように、形成された多孔性絶縁層６１の空隙６２に、第１の被膜形成成分とは異なる物性を有する第２の被膜形成成分７０を充填する。この充填工程は、以下に詳細に説明するように、いろいろの技法を使用して行うことができる。例えば、多孔性絶縁層６１にＣＶＤ法、スパッタ法、蒸着法などを用いて、好ましくは第２の被膜形成成分の微小粒子７０を膜内部まで染み込ませる。第２の被膜形成成分７０は、多孔性絶縁層６１の表面に被着した後も、活性な状態である期間、さらに多孔性絶縁層６１内部へと運動方向を維持できる。
【００２７】
その結果、図３（Ｃ）に示すように、多孔性絶縁層６１−１／障壁層７１／多孔性絶縁層６１−２の３層構造からなる目的とする多孔性絶縁膜５０が得られる。このような３層構造の絶縁膜の形成において、従来の手法では、合計３回の成膜が必要とされが、本発明方法を用いることで、２回に短縮される。形成した障壁層７１は、その上下に設けられた多孔性絶縁膜より密度が高く、したがって、各種のストッパー、例えばエッチングストッパー、ＣＭＰストッパー、金属拡散ストッパーなどとして、あるいはマスク手段、例えばハードマスクなどとしてそのまま利用することが可能である。さらに、上層の多孔性絶縁層６１−２は、ハードマスクとして利用することも可能であり、工程数を削減することができる。また、第２の被膜形成成分の粒子の染み込み量を少量化して障壁層７１の膜厚を薄くした上で、上層の多孔性絶縁層６１−２をエッチングもしくはＣＭＰで除去することで、表面のオープンポアを粒子で埋め込んだ多孔性絶縁膜を提供することが可能となり、脱ガスに伴う密着不良や電気的なリークなどの問題も解決される。
【００２８】
また、図３（Ｃ）では多孔性絶縁膜５０の内部に第１の被膜形成成分及び第２の被膜形成成分からなる障壁層７１が設けられているが、絶縁膜５０の表面にも、あるいは表面及び内部の両方にも、同様な手法によって、第１の被膜形成成分及び第２の被膜形成成分からなる障壁層を形成することもできる。
【００２９】
引き続いて、本発明による多孔性絶縁膜とその製造方法をさらに詳細に説明する。
【００３０】
本発明の多孔性絶縁膜において、その障壁層以外の部分、すなわち、第２の被膜形成成分を有しない多孔性絶縁層では、その絶縁層を構成する第１の被膜形成成分の微粒子は、それらの微粒子によって微粒子間に形成された空隙の孔径よりも小さい粒径を有しているが好ましい。空隙が小さすぎると、その空隙を利用して、第２の被膜形成成分を効果的に染み込ませ、目的とする障壁層を形成することができないなどの不都合が発生するからである。第１の被膜形成成分の微粒子の粒径及びそれらの微粒子によって微粒子間に形成される空隙の孔径は、それぞれ、被膜形成成分の種類及び量の選択、成膜条件のコントロールなどによって任意に調整することができる。
【００３１】
また、障壁層は、いろいろな形で絶縁膜中に組み込むことができるけれども、第１の被膜形成成分の微粒子と、それらの微粒子間に形成された空隙に充填された第２の被膜形成成分の微粒子とからなるように構成するのが好ましい。特に、第２の被膜形成成分の微粒子を染み込むような形で第１の被膜形成成分の微粒子の空隙に充填するのが好ましい。第２の被膜形成成分の微粒子の充填に好適な方法は、その被膜形成成分の種類などのよって変動があるけれども、一般的には、例えば、ＭＯＣＶＤ法、ＣＶＤ法、スパッタ法、蒸着法などを包含する。
【００３２】
本発明の実施において、第１の被膜形成成分は、所望とする多孔性の低誘電率膜を形成し得る限り、無機材料及び有機材料のいずれであってもよく、特に限定されるものではない。第１の被膜形成成分は、好ましくは、有機シリコーン化合物の微粒子である。
【００３３】
第１の被膜形成成分として好適な有機シリコーン化合物は、好ましくは、次式（Ｉ）により表されるアルコキシシランの加水分解生成物である。
【００３４】
ＸｎＳｉ（ＯＲ）４− ｎ …（Ｉ）
上式において、Ｘは、水素原子、フッ素原子、炭素数１〜８のアルキル基、例えばメチル基、エチル基、ブチル基等、フッ素置換アルキル基、アリール基、ビニル基などである。また、Ｒは、水素原子、炭素数１〜８のアルキル基、アリール基、ビニル基などである。そして、ｎは、０〜３の任意の整数である。また、このようにアルコキシシランを加水分解して得られる有機シリコーン化合物を使用する場合、残存するアルコキシ基及びそれが加水分解してできた水酸基の量を調整するのがよい。
【００３５】
また、第２の被膜形成成分は、所望とする障壁層を多孔性絶縁膜において形成し得る限り、無機材料及び有機材料のいずれであってもよく、特に限定されるものではない。第２の被膜形成成分は、好ましくは、周期律表のバナジウム族又はチタン族に含まれる金属の窒化物である。適当な窒化物の例として、例えば、以下に列挙するものに限定されるわけではないけれども、ＴａＮ、ＴｉＮ、ＺｒＮ、ＨｆＮなどを挙げることができる。
【００３６】
また、第２の被膜形成成分として、各種のシリコン化合物も使用することができる。適当なシリコン化合物の例として、例えば、以下に列挙するものに限定されるわけではないけれども、ＳｉＯ，ＳｉＯ２，ＳｉＣ，ＳｉＣＨ，ＳｉＣＮ，ＳｉＯＮ，ＳｉＮ，ＳｉＯＦ、ＳｉＯＣなどを挙げることができる。
【００３７】
本発明の多孔性絶縁膜は、好ましくは、上記した第１の被膜形成成分を含む塗布液を基板上に塗布し、成膜して、多孔性絶縁層を最初に形成することによって形成することができる。ここで使用する塗布液は、必要なら、その他の成分を追加して含有していてもよい。
【００３８】
被膜形成成分は、塗布液の形成のために溶媒に溶解もしくは分散させて使用するのが一般的である。塗布液の形成に好適な溶媒は、以下に列挙するものに限定されるわけではないけれども、トルエン、キシレン、メチルイソブチルケトン、メチルエチルケトン、シクロヘキサノン、シクロペンタノンなどを包含する。これらの溶媒は、単独で使用してもよく、２種以上を混合して使用してもよい。
【００３９】
被膜形成成分は、上記したような溶媒にいろいろな濃度で溶解もしくは分散させて使用することができる。被膜形成成分の適当な溶解もしくは分散濃度は、一般的に約５０重量％以上であり、好ましくは約５５〜９５重量％の範囲であり、さらに好ましくは約９０重量％の近傍である。被膜形成成分の量が少なすぎると、目的とする空隙分布をもった多孔性絶縁層を形成することができない。
【００４０】
被膜形成用塗布液は、必要に応じて、被膜形成成分、溶媒以外の成分を追加的に有していてもよい。追加の成分として、例えば、バインダ、界面活性剤などを挙げることができる。例えばバインダは、有機シリコーン化合物の分子どうしを焼成処理などによって結合させる場合に結合助剤として有用である。適当なバインダの例として、以下に列挙するものに限定されるわけではないけれども、テトラエトキシシラン、テトライソプロポキシシラン等の有機ケイ素化合物、オクチル酸錫、オクチル酸アルミニウム等のカルボン酸金属塩、ポリシラザン、その他を挙げることができる。また、カチオン系、アニオン系、ノニオン系等の界面活性剤は、微粒子の凝集を防ぐのに好適である。
【００４１】
多孔性被膜形成用塗布液は、成膜のため、基板の上に所定の膜厚で塗布する。適当な塗布法としては、以下に列挙するものに限定されるわけではないけれども、例えばスピンコート法、ディップコート法、バーコート法などの常用の塗布法を使用することができる。
【００４２】
次いで、形成された塗膜を後処理して、本発明の絶縁膜の主体を構成する多孔性絶縁層を得る。本発明では、この後処理工程として焼成工程を有利に使用することができる。焼成工程は、通常、塗布液を基板上に塗布した後、形成された塗膜を所定の温度まで加熱することによって有利に実施することができる。焼成工程は、例えば、次のようにして実施することができる。
【００４３】
まず、所定の組成で調製した塗布液をスピンコート法により基板上に塗布し、約１２０〜３５０℃の温度で約５〜１０分間にわたって加熱し、溶媒を乾燥する。ここで、溶媒乾燥の温度が１２０℃未満では溶媒乾燥が不十分であり、３５０℃以上では酸化によって性能が変化する恐れがある。次いで、基板を不活性雰囲気（例えば、酸素濃度１００ｐｐｍ以下の窒素ガス）に移し、約３５０〜４５０℃の温度で約３０分間もしくはそれ以上にわたって熱処理する。ここで、溶媒乾燥後の熱処理は、酸化分解を抑制するために上述のように不活性ガス中で行うことが必須であり、また、熱処理温度が３５０℃未満では配線を形成する際に膜からの脱ガス（膜中に残存したガスの逃出）が懸念され、４５０℃を超えるとクラックなどが生じる恐れがある。
【００４４】
本発明では、焼成工程以外の方法も後処理に使用することができる。例えば、塗布液を塗布した後、形成された塗膜に、紫外線、赤外線、電子線、Ｘ線、レーザなどの光を照射してもよい。これらの光の照射によって、微粒子の収縮を促進させ、空隙形成を行うことができるからである。光の使い分けも重要である。いずれの光も重合促進作用を具えているけれども、例えば、塗膜の表面から反応を生じさせて目的とする多孔性絶縁層を形成する場合には、紫外線を照射するのが好ましい。紫外線には、塗膜表面のキュア（硬化）を促進し、オープンポアを抑制する作用もあるからである。また、急速昇降温制御を行う場合には赤外線照射による加熱が好ましい。さらに、反応速度を精密に制御したい場合には、電子線照射が好ましい。なお、このような光照射の場合に、光照射量やその他の照射条件は、所望とする結果に応じて任意に変更することができる。
【００４５】
また、プラズマ処理も後処理として好適である。例えば、塗布液を塗布した後、形成された塗膜に、酸素プラズマなどを照射することができる。これらのプラズマの照射によって、微粒子の収縮を促進させ、空隙形成を行うことができるからである。また、被膜表面の疎水佳処理を兼ねたい場合には、酸素プラズマの照射が好ましい。なお、このようなプラズマ照射の場合に、プラズマ照射量やその他の照射条件は、所望とする結果に応じて任意に変更することができる。
【００４６】
本発明に従い被膜形成用塗布液から上述の方法によって形成される絶縁層は、好ましくは、膜厚全体にわたってほぼ均一に分布せしめられた微細な空隙を有する多孔性の絶縁層である。この多孔性の絶縁層及びそれと障壁層とを含む多孔性の絶縁膜は、半導体装置やその他の電子装置で有利に使用することができるけれども、特に半導体装置において、配線層間の層間絶縁膜として有利に使用することができる。
【００４７】
また、多孔性の絶縁層及び多孔性の絶縁膜は、好ましいことに、３．０未満の誘電率を有している。絶縁層及び絶縁膜の誘電率は、さらに好ましくは、約２．０〜２．５の範囲であり、最も好ましくは、２．２〜２．３程度である。このような低い誘電率が得られるので、本発明の絶縁膜を半導体装置において使用した場合、信号の高速化を容易に達成することができる。
【００４８】
本発明では、形成された多孔性絶縁層の適当な位置に上記の手法にしたがって障壁層を導入することによって、本発明の多孔性絶縁膜を得ることができる。ここで、障壁層を含めた多孔性絶縁膜の厚さは、その絶縁膜の使途に応じて広い範囲で変更することができ、特に限定されるものではない。多孔性絶縁膜の厚さは、好ましいことに、１００ｎｍ以上の比較的に大きな厚さでも、従来の技術では達成することが難しいとされた高い密着性を実現しつつ、満足し得る低誘電率やその他の特性を実現することができる。
【００４９】
本発明は、また、本発明の多孔性絶縁膜を含む各種の電子装置、典型的には半導体装置にある。好ましくは、多孔性絶縁膜は、基板と、その上に交互に積層して形成された複数の絶縁層及び複数の配線層とを含む半導体装置において、絶縁層の少なくとも一つとして有利に使用することができる。すなわち、特に多層配線構造体の製造において、本発明の多孔性絶縁膜を層間絶縁膜として有利に使用することができる。
【００５０】
さらに、本発明の多孔性絶縁膜に含まれる障壁層は、いろいろな目的で有利に使用することができる。障壁層は、特に、半導体装置などの製造プロセスにおいて有利に使用することができる。例えば、絶縁膜中の障壁層を下地のエッチングなどの時、ハードマスクとして有利に使用することができる。また、上層材料のエッチング、ＣＭＰなどの時、障壁層をストッパーとして有利に使用することができる。適当な使用例は、前記したように、エッチングストッパー、ＣＭＰストッパー、金属拡散ストッパーなどである。
【００５１】
本発明の半導体装置やその他の電子装置では、本発明による低誘電率の多孔性絶縁膜を取り入れたことと、絶縁膜中の障壁層を処理工程でのマスクやバリア、ストッパーなどとして利用することで、配線遅延の顕著な低下に加えて、クラック、密着不良、電気的なリークなどの防止、そして工程数の縮小とそれによる製造コストの削減などを達成することができる。
【００５２】
また、本発明の電子装置においては、配線層を任意の金属配線材料から有利に形成することができる。例えば、配線層を形成する金属配線の材料を、アルミニウム及びアルミニウムを主体とした合金または銅及び銅を主体とした合金から選ぶことができる。さらに、これらの配線層において、チタン又はチタンを主体とした合金、あるいはタンタル又はタンタルを主体とした合金をバリアメタルとして用いてもよい。要するに、本発明の電子装置では、装置の設計の自由度も大である。
【００５３】
図４は、本発明による半導体装置の好ましい１実施形態を示したものである。図示の半導体装置１０の場合、その内部に本発明の多孔性絶縁膜が２層（参照番号３＋４、及び８＋９）取り込まれている。
【００５４】
図４を参照すると、半導体装置１０は、トランジスタ層（図示せず）を上面に備えたシリコン基板１からなる。シリコン基板１の上には、ＳｉＮ拡散防止膜２、シロキサン樹脂からなる層間絶縁膜（本発明の多孔性絶縁層）３、そしてＳｉＯ２膜（障壁層）４が順次積層されており、さらに、これらの層の加工によって形成されたＣｕビア６も設けられている。Ｃｕビア６の周囲には、ＴａＮ膜５がバリアメタルとして形成されている。
【００５５】
ＳｉＯ２膜４の上には、シロキサン樹脂からなる絶縁膜７が形成されている。また、この絶縁膜７の上には、シロキサン樹脂からなる層間絶縁膜（本発明の多孔性絶縁層）８、そしてＳｉＯ２膜（障壁層）９が順次積層されている。さらに、これらの層の加工によって形成されたＣｕ埋め込み配線層１６も設けられている。Ｃｕ埋め込み配線層１６の周囲には、ＴａＮ膜１３が形成されている。
【００５６】
この半導体装置では、障壁層４及び９を多孔性絶縁層の上に取り込んだことで、障壁層をエッチングストッパーとして利用することができ、工程数の縮小を有利に実現できる。また、配線形成工程におけるＣＭＰなどの力学的ストレスや、半導体装置製造工程における焼成などの熱ストレスをうけても、ここで使用されている絶縁膜は良好な密着性を有しているので、剥れなどの不都合が発生しにくく、デバイス特性及び信頼性をより向上することができる。
【００５７】
図７は、本発明による半導体装置のもう１つの好ましい実施形態を示したものである。図示の半導体装置２０の場合、その内部に本発明の多孔性絶縁膜が２層（参照番号２４＋２５、及び３１＋３２）取り込まれている。
【００５８】
図７を参照すると、半導体装置２０は、トランジスタ層（図示せず）を上面にそなえたシリコン基板２１からなる。シリコン基板２１の上には、ＳｉＯ２膜２２、ＳｉＮ拡散防止膜２３、そしてシロキサン樹脂からなる層間絶縁膜（本発明の多孔性絶縁層）２４が順次積層されている。また、ＳｉＯ２膜２２の上にはＳｉＮ拡散防止膜２３を介してＣｕ埋め込み配線層２７が、ＴａＮ膜２６を介した溝に形成されている。
【００５９】
層間絶縁膜２４の上にはさらに、ＳｉＮ、ＳｉＣ及び水素化シリコンカーバイド（ＳｉＣ：Ｈ）のいずれかからなる密度の高い絶縁膜２９が、ＳｉＮ膜（障壁層）２５の上のＴａＮ膜２８とＳｉＮ膜３０とに挟まれて形成されている。また、配線接続部３４が、Ｃｕ埋め込み配線層２７及び３５と接するように形成されている。配線接続部３４は、例えば、ＳｉＯ２、ＳｉＯＣ、ＳｉＯＦ、ＳｉＯＮ、ＳｉＣＯＮ、ＳｉＣＮ、有機系絶縁材料などから形成することができる。なお、Ｃｕ埋め込み配線層３５も、ＴａＮ膜３３を介して溝に内部に形成されている。さらに、Ｃｕ埋め込み配線層２７及び３５は、それぞれ、ＣＭＰによって平坦化され、本発明による多孔性絶縁膜２４及び３１によって側面が絶縁されている。多孔性絶縁膜３１は、層間絶縁膜２４と同様にシロキサン樹脂から形成されており、かつＳｉＮ膜３０とＳｉＮ膜（障壁層）３２とによって挟まれている。
【００６０】
この半導体装置でも、障壁層付きの本発明の多孔性絶縁膜を取り込んでいるので、先に図４を参照して説明した半導体装置と同様の作用効果を得ることができる。
【００６１】
本発明はまた、本発明の多孔性絶縁膜を含む電子装置の製造方法にある。この製造方法は、多孔性絶縁膜を先に説明した本発明方法に従って形成する相違点を除いて、基本的には従来一般的に使用されている手法で実施することができるので、ここでの詳細な説明を省略する。
【００６２】
【実施例】
引き続いて、本発明をその実施例を参照して説明する。なお、本発明は、これらの実施例によって限定されるものでないことは言うまでもない。
合成例
３９．６ｇのメチルイソブチルケトンに２０．８ｇ（０．１モル）のテトラエトキシシランを溶解させた。１６．２ｇ（０．９モル）の、濃度４００ｐｐｍの硝酸水を１０分間で滴下し、滴下終了後に１８０℃で２時間の熟成反応を行わせた。テトラエトキシシランが共重合し、球状シロキサン樹脂が生成された。
【００６３】
次いで、１１．８ｇ（０．１モル）のトリメチルエトキシシランを１０分間で滴下し、滴下終了後に１８０℃で２時間の熟成反応を行わせ、先に合成した球状シロキサン樹脂の残存エトキシ基又は水酸基をシリル化した。
【００６４】
引き続いて、５ｇの硝酸マグネシウムを添加し、過剰の水分を除去した。ロータリエバポレータを用い、反応溶液を除去し、さらに１，４−ジオキサンを使用して凍結乾燥を行った。
【００６５】
得られた球状シロキサン樹脂をテトラヒドロフラン（ＴＨＦ）に分散させ、ゲル・パーミエーション・クロマトグラフィ（ＧＰＣ）による分取を行った。このときのＧＰＣの条件は、東ソー製カラム：ＴＳＫＧＥＬ−Ｇ２０００ＨＨＲ、流速：１０ｍｌ／分、検出ＵＶ波長：２５４ｎｍであった。重量平均分子量が２０，０００近辺及び２，０００近辺を分取したところ、粒度分布のシャープな球状シロキサン樹脂（それぞれ、微粒子Ａ及び微粒子Ｂと呼ぶ）が得られた。それぞれの微粒子の粒径を動的光分散法によって測定したところ、微粒子Ａの平均粒径は約５０Åであり、その粒径分布を示す標準偏差σにて、３σが平均粒径の約１５％であった。また、微粒子Ｂの平均粒径は約１０Åであり、その粒径分布を示す標準偏差σにて、３σが平均粒径の約１５％であった。
【００６６】
なお、ここでは合成していないが、本発明の多孔性絶縁膜を形成するため、上記のような無機物微粒子に代えて、耐熱性を有する有機材料を使用してもよい。適当な有機材料として、例えば、比誘電率が小さいベンゼン環含有スターポリマーなどを挙げることができる。また、このスターポリマーの場合、末端基に官能基を導入することによって、その耐熱性を向上させることもできる。
実施例１
前記合成例で調製した１０ｇの球状シロキサン樹脂の微粒子Ａをメチルイソブチルケトンに溶解させ、固形分濃度１７．５重量％の塗布液（ａ）を得た。また、１ｇの球状シロキサン樹脂の微粒子Ａと前記合成例で調製した９ｇの球状シロキサン樹脂の微粒子Ｂをメチルイソブチルケトンに溶解させ、固形分濃度１７．５重量％の塗布液（ｂ）を得た。
【００６７】
次いで、上記のようにして調製した塗布液（ａ）及び（ｂ）を使用して、次のような手順で多孔性絶縁膜を作製した。
【００６８】
それぞれの塗布液をシリコンウエハの表面にスピンコートした。スピンコータの回転数は３０００ｒｐｍであり、塗布時間は２０秒であった。スピンコート後、塗布液の溶媒を２００℃で１０分間をかけて蒸発させた。次いで、それぞれの塗布液から形成された塗膜を酸素濃度１００ｐｐｍ以下の窒素雰囲気中で、４００℃で３０分間にわたって熱処理した。この熱処理により、シロキサン樹脂が架橋し、低誘電率の多孔性被膜（膜厚：約２００ｎｍ）が形成された。
【００６９】
それぞれの多孔性膜の誘電率をに測定したところ、
塗布液（ａ）の誘電率 …２．４
塗布液（ｂ）の誘電率 …２．３５
であり、大差がなかった。
【００７０】
さらに続けて、塗布液（ａ）の多孔性被膜及び塗布液（ｂ）の多孔性被膜の内部に、それぞれ、プラズマＣＶＤ法を用いてＳｉＯ２の粒子を染み込ませた。ＳｉＯ２粒子が被膜の空隙に充填された結果、シロキサン樹脂の多孔性被膜／薄くて膜厚の均一なＳｉＯ２膜／シロキサン樹脂の多孔性被膜からなる３層構造の多孔性絶縁膜が形成されていることが、電子顕微鏡によって確認された。
実施例２
本例では、図４に示した半導体装置を図５及び図６に順を追って示す手順に従って製造した。
【００７１】
まず、図５（Ａ）に示すように、トランジスタ層（図示せず）を上面に具えたシリコン基板１の上にＳｉＮ拡散防止膜２を常用の成膜方法で形成した。
【００７２】
次いで、図５（Ｂ）に示すように、ＳｉＮ拡散防止膜２の全面に、前記実施例１に記載の手法に従って、厚さが例えば１μｍの多孔性シロキサン樹脂膜３を堆積させて層間絶縁膜とし、さらにその上に、後のＣＭＰ工程において研磨ストッパーとなるＳｉＯ２膜（障壁層）４を、例えば、１００ｎｍの厚さに堆積させた。なお、前記実施例１ではＳｉＯ２膜をシロキサン樹脂膜の内部にまで形成したが、本例では、シロキサン樹脂膜の表面に限ってＳｉＯ２膜を染み込ませた。
【００７３】
引き続いて、ソース・ドレイン領域に達するビアホールを形成した後、スパッタ法を用いて全面に、厚さが例えば５０ｎｍのＴａＮ膜５を堆積させてバリアメタルとした。次いで、同じくスパッタ法によってＣｕを厚く堆積させた後、ＣＭＰ法によってＳｉＯ２膜４が露出するまで研磨することによって、Ｃｕ充填ビア６を形成した。
【００７４】
次いで、図５（Ｃ）に示すように、シロキサン樹脂を塗布し、厚さ２００ｎｍの絶縁膜７を形成した。次いで、絶縁膜７の上に、前記実施例１に記載の手法に従って、多孔性シロキサン樹脂膜８を、例えば２５０ｎｍの厚さに堆積させた。絶縁膜７と多孔性シロキサン樹脂膜８との密着性は極めて良好であった。さらに、多孔性シロキサン樹脂膜８の上に、ＣＭＰストッパーとしてＳｉＯ２膜（障壁層）９を積層した。
【００７５】
本発明に従い障壁層付きの多孔性絶縁膜の形成が完了した後、図示しないが、ＳｉＯ２膜９の上にレジストを塗布し、さらに後の工程で形成するビア孔にあわせてパターニングした。得られたレジストパターンをマスクとして使用して、ＣＦ４＋ＣＨＦ３を用いた反応性イオンエッチング（ＲＩＥ）を実施した。図５（Ｄ）に示すように、ＳｉＯ２膜９、シロキサン樹脂膜８、そして絶縁膜７が順次選択的にエッチングされ、Ｃｕ充填ビア６に達するビア孔１１が形成された。ビア孔１１の形成後、不要となったレジストパターンをＯ２−ＲＩＥで除去した。
【００７６】
次いで、図示しないが、先の工程で形成されたビア孔１１にノボラック樹脂を埋め込み、再びＳｉＯ２膜９の上にレジストを塗布し、さらに後の工程で形成する配線層用溝にあわせてパターニングした。得られたレジストパターンをマスクとして使用して、ＣＦ４＋ＣＨＦ３を用いたＲＩＥを実施した。図６（Ｅ）に示すように、ＳｉＯ２膜９、そしてシロキサン樹脂膜８が順次選択的にエッチングされ、絶縁膜７に達する配線層用溝１２が形成された。配線層用溝１２の形成後、不要となったレジストパターン及びノボラック樹脂をＯ２−ＲＩＥで除去した。
【００７７】
次いで、図６（Ｆ）に示すように、処理途中のシリコン基板１の上面全体に、それぞれスパッタ法を用いて、例えば、厚さ５０ｎｍのＴａＮ膜１３及び厚さ５０ｎｍのＣｕシード層１４を順次堆積させた。
【００７８】
引き続いて、Ｃｕシード層１４をめっきベース層として銅（Ｃｕ）の電解めっきを行った。図６（Ｇ）に示すように、配線層形成用溝及びビア孔のそれぞれにＣｕめっき層１５が埋め込まれた。
【００７９】
次いで、再びＣＭＰ法によって、停止線ＣのところまでＣｕめっき層１５、Ｃｕシード層１４及びＴａＮ膜１３を順次研磨して除去した。下地のＳｉＯ２膜９が露出し、Ｃｕめっき層１５とＣｕシード層１４とが一体になったＣｕ埋込配線層１６をそなえた半導体装置１０（図４を参照）が完成した。
【００８０】
本例で上記のようにして完成された半導体装置では、本発明の多孔性絶縁膜を備えているため、吸湿による誘電率の低下などがないまま安定な性能を維持することができ、また、配線形成過程におけるＣＭＰなどの力学的ストレスや、半導体装置製造工程における焼成などの熱ストレスをうけても、良好な密着性の故に膜の剥れなどが発生しにくく、デバイス特性及び信頼性をより向上することができる。さらに、絶縁膜には障壁層も備わっているので、工程数を減らして製造コストの削減を図ることができる。
【００８１】
また、本例においては先ビア式のデュアルダマシン法を用いたが、後ビア式、またシングルダマシン法においても半導体装置を好適に製造することができる。
【００８２】
さらに、図４の半導体装置１０は、本発明の説明のために、簡単な構造を有している。上記のような絶縁膜の形成工程、配線層用溝及びビアホールの形成工程、Ｃｕ埋込配線層の形成工程を必要回数だけ繰り返すことによって、多層配線構造を有するより複雑な構造の半導体装置が得られることが理解されるであろう。もちろん、本例と同様な手法によって、図７に示した半導体装置も容易に製造することができる。
実施例３
本例では、前記実施例１に記載のものに同様な手法に従って３層構造の多孔性絶縁膜を作製した。
【００８３】
空隙を有するシロキサン樹脂（屈折率１．３）を初期膜厚４００ｎｍで成膜後、その上部から、多孔性シロキサン樹脂膜の空隙にＭＯＣＶＤ法によってＺｒＮ（屈折率１．９）を染み込ませた。その結果、図８に示すように、基板５１の側から順に、
空隙６２を有するシロキサン樹脂の多孔性被膜（膜厚２９０ｎｍ、屈折率１．３）６１−１、
多孔性被膜の空隙にＺｒＮが染み込んで形成されたＺｒＮ含有膜（障壁層として、膜厚２０ｎｍ、屈折率１．７５）７１、及び
空隙６２を有するシロキサン樹脂の多孔性被膜（膜厚１１０ｎｍ、屈折率１．３）６１−２、
を有する３層構造の多孔性絶縁膜が得られた。
【００８４】
さらに、スターポリマー（屈折率１．５）を初期膜厚４５０ｎｍで成膜して上記の手法を繰り返した場合にも、同様に３層構造の多孔性絶縁膜が得られた。
実施例４
前記実施例３で作製した３層構造の多孔性絶縁膜について、上層側からリアクティブ・イオン・エッチング（ＲＩＥ）にてエッチング処理を行ったところ、エッチングレートは、
多孔性被膜６１−１ …１
ＺｒＮ含有膜７１ …１０以上
多孔性被膜６１−２ …１
であった。
【００８５】
スターポリマーを使用した多孔性絶縁膜でも、同様の結果が得られた。
実施例５
前記実施例３で作製した３層構造の多孔性絶縁膜について、上層側からＣＭＰ処理を行ったところ、上層の多孔性被膜６１−１を完全研磨した後、ＺｒＮ含有膜７１でＣＭＰを停止させることができた。
実施例６
本例では、前記実施例１に記載のものに同様な手法に従って３層構造の多孔性絶縁膜を作製した。
【００８６】
空隙を有するシロキサン樹脂（屈折率１．３）を初期膜厚４００ｎｍで成膜後、その上部から、多孔性シロキサン樹脂膜の空隙にプラズマＣＶＤ法によってＳｉＯ２粒子を染み込ませた。ソースガスとして、ＳｉＨ４＋Ｏ２の混合ガスを使用した。その結果、図９に示すように、基板５１の側から順に、
空隙６２を有するシロキサン樹脂の多孔性被膜（膜厚２９０ｎｍ、屈折率１．３）６１、
多孔性被膜の空隙にＳｉＯ２が染み込んで形成されたＳｉＯ２含有膜（障壁層として、膜厚２０ｎｍ、屈折率１．７５）７１、及び
ＳｉＯ２膜（膜厚１１０ｎｍ、屈折率１．３）７２、
を有する３層構造の多孔性絶縁膜が得られた。
【００８７】
引き続いて、前記実施例４に記載の手法で多孔性絶縁膜の上層側からリアクティブ・イオン・エッチング（ＲＩＥ）にてエッチング処理を行ったところ、エッチングレートは、
多孔性被膜６１ …１
ＳｉＯ２含有膜７１ …４
ＳｉＯ２膜７２ …１０
であった。
【００８８】
また、多孔性絶縁膜のそれぞれの層について密着性評価を行ったところ、本例の３層構造は高い密着性（８０ｇｆ／ｃｍ２）を兼ね備えることがわかった。
実施例７
前記実施例６に記載の手法を繰り返したが、本例では、空隙を有するシロキサン樹脂（屈折率１．３）を初期膜厚４００ｎｍで成膜後、その上部からＳｉＯ２粒子を異なる堆積レートで８０ｎｍの深さまで染み込ませた。堆積レートは、
サンプルＡ …１ｎｍ／分
サンプルＢ …５ｎｍ／分
サンプルＣ …１０ｎｍ／分
サンプルＤ …２０ｎｍ／分
サンプルＥ …４０ｎｍ／分
であった。図１０にプロットするように、各層の膜厚と堆積レートには図示のような関係があることが判明した。
【００８９】
以上、本発明を特にその好ましい実施の形態及び実施例を参照して説明した。最後に、本発明のさらなる理解のために本発明の好ましい態様を整理すると、以下に付記する通りである。
【００９０】
（付記１） 膜厚全体にわたって微細な空隙を有する多孔性の絶縁膜において、
前記絶縁膜の空隙が、第１の低誘電率被膜形成成分の微粒子に由来するものであり、かつ
前記絶縁膜の表面及び内部の少なくとも一方に、前記第１の被膜形成成分及び該第１の被膜形成成分とは異なる物性を有する第２の被膜形成成分から形成された少なくとも１層の障壁層が備わっていることを特徴とする多孔性絶縁膜。
【００９１】
（付記２） 前記第１の被膜形成成分の微粒子が、それらの微粒子によって形成された前記空隙の孔径よりも小さい粒径を有していることを特徴とする付記１に記載の多孔性絶縁膜。
【００９２】
（付記３） 前記第１の被膜形成成分が、有機シリコーン化合物の微粒子であることを特徴とする付記１又は２に記載の多孔性絶縁膜。
【００９３】
（付記４） 前記障壁層が、前記第１の被膜形成成分の微粒子と、それらの微粒子間に形成された空隙に充填された前記第２の被膜形成成分の微粒子とからなることを特徴とする付記１〜３のいずれか１項に記載の多孔性絶縁膜。
【００９４】
（付記５） 前記第２の被膜形成成分が、周期律表のバナジウム族又はチタン族に含まれる金属の窒化物であることを特徴とする付記１〜４のいずれか１項に記載の多孔性絶縁膜。
【００９５】
（付記６） 前記第２の被膜形成成分が、シリコン化合物であることを特徴とする付記１〜４のいずれか１項に記載の多孔性絶縁膜。
【００９６】
（付記７） 前記第１の被膜形成成分のみからなる多孔性絶縁膜と、その上の前記障壁層とからなる２層構造を有していることを特徴とする付記１〜６のいずれか１項に記載の多孔性絶縁膜。
【００９７】
（付記８） 前記第１の被膜形成成分のみからなる第１及び第２の多孔性絶縁膜と、これらの多孔性絶縁膜によって挟まれた前記障壁層とからなる３層構造を有していることを特徴とする付記１〜６のいずれか１項に記載の多孔性絶縁膜。
【００９８】
（付記９） 膜厚全体にわたって微細な空隙を有する多孔性の絶縁膜を製造する方法であって、
第１の低誘電率被膜形成成分を含む塗布液を基板上に塗布する工程、
形成された塗膜を所定の温度で焼成して、前記第１の被膜形成成分の微粒子からなり、該微粒子間に前記空隙を備えた絶縁膜を形成する工程、及び
前記第１の被膜形成成分とは異なる物性を有する第２の被膜形成成分を前記絶縁膜の空隙に充填して、前記絶縁膜の表面及び内部の少なくとも一方に、前記第１の被膜形成成分及び前記第２の被膜形成成分から形成された少なくとも１層の障壁層を形成する工程、
を含んでなることを特徴とする多孔性絶縁膜の製造方法。
【００９９】
（付記１０） 前記絶縁膜の形成工程において、前記第１の被膜形成成分の微粒子の粒径よりも大きい孔径で前記空隙を形成することを特徴とする付記９に記載の多孔性絶縁膜の製造方法。
【０１００】
（付記１１） 前記障壁層の形成工程において、前記第１の被膜形成成分の微粒子間に形成された空隙に前記第２の被膜形成成分の微粒子を充填することを特徴とする付記９又は１０に記載の多孔性絶縁膜の製造方法。
【０１０１】
（付記１２） エッチングストッパー、ＣＭＰストッパー又は金属拡散ストッパーとして前記障壁層を使用する工程をさらに含むことを特徴とする付記９〜１１のいずれか１項に記載の多孔性絶縁膜の製造方法。
【０１０２】
（付記１３） 付記１〜８のいずれか１項に記載の多孔性絶縁膜を含んでなることを特徴とする電子装置。
【０１０３】
（付記１４） 膜厚全体にわたって微細な空隙を有する多孔性絶縁膜を含む電子装置を製造する方法であって、
付記９〜１２のいずれか１項に記載の方法によって前記多孔性絶縁膜を形成する工程を含むことを特徴とする電子装置の製造方法。
【０１０４】
（付記１５） 複数の絶縁層及び複数の配線層を基板の上に交互に積層して多層配線構造を形成するとともに、前記絶縁層の少なくとも一つを、付記９〜１２のいずれか１項に記載の方法によって形成することを特徴とする付記１４に記載の電子装置。
【０１０５】
【発明の効果】
以上に詳細に説明したように、ＩＣ、ＬＳＩ等の高集積度の半導体装置やその他の電子装置において絶縁膜として有用であるとともに、電子装置の製造において、その絶縁膜の一部を、処理の障壁層として、例えばハードマスク、エッチングストッパー、ＣＭＰストッパー、金属拡散ストッパーなどとして利用でき、よって、例えば多層配線構造体の製造において処理工程の工数を減らし、製造コストを下げることが可能な、多孔性で低誘電率の絶縁膜を提供することができる。
【０１０６】
また、本発明によれば、成膜時のストレスによるクラックなどの問題や、オープンポアに由来する脱ガスに伴う密着不良や電気的なリークなどの問題などを伴わないで、上述のような絶縁膜を製造することができる。
【０１０７】
さらに、本発明によれば、上述のような優れた絶縁膜を備えた、高速で信頼性の高い半導体装置やその他の電子装置とその製造方法を提供することができる。特に本発明によれば、エッチング選択比やＣＭＰ研磨比などの処理条件を容易にとることができるので、絶縁膜形成プロセスの工数を減らすことが可能になり、電子装置などの製造コストを飛躍的に下げることができる。
【図面の簡単な説明】
【図１】本発明による多孔性絶縁膜の好ましい１実施形態を模式的に示した断面図である。
【図２】本発明による多孔性絶縁膜のもう１つの好ましい実施形態を模式的に示した断面図である。
【図３】図２の多孔性絶縁膜の形成方法を順を追って示した断面図である。
【図４】本発明による半導体装置の好ましい１実施形態を示した断面図である。
【図５】図４に示した半導体装置の好ましい製造方法の前半を順に示した断面図である。
【図６】図４に示した半導体装置の好ましい製造方法の後半を順に示した断面図である。
【図７】本発明による半導体装置のもう１つの好ましい実施形態を示した断面図である。
【図８】実施例３で作製した３層構造の多孔性絶縁膜の断面図である。
【図９】実施例６で作製した３層構造の多孔性絶縁膜の断面図である。
【図１０】実施例７において得られた、各層の膜厚（ｎｍ）とＳｉＯ２の堆積レート（ｎｍ／分）との関係をプロットしたグラフである。
【符号の説明】
１…シリコン基板
２…ＳｉＮ拡散防止膜
３…ＳｉＯＣ膜
４…ＳｉＯ２膜
７…絶縁膜
１０…半導体装置
１３…ＴａＮ膜
１６…Ｃｕ埋め込み配線層
２０…半導体装置
５０…多孔性絶縁膜
５１…基板
６１…多孔性絶縁層
７１…障壁層
Claims (5)
- 膜厚全体にわたって微細な空隙を有する多孔性の絶縁膜において、
前記絶縁膜の空隙が、第１の低誘電率被膜形成成分の微粒子に由来するものであり、かつ
前記絶縁膜の表面及び内部の少なくとも一方に、前記第１の被膜形成成分及び該第１の被膜形成成分とは異なる物性を有する第２の被膜形成成分から形成された少なくとも１層の障壁層が備わっていることを特徴とする多孔性絶縁膜。 - 前記障壁層が、前記第１の被膜形成成分の微粒子と、それらの微粒子間に形成された空隙に充填された前記第２の被膜形成成分の微粒子とからなることを特徴とする請求項１に記載の多孔性絶縁膜。
- 膜厚全体にわたって微細な空隙を有する多孔性の絶縁膜を製造する方法であって、
第１の低誘電率被膜形成成分を含む塗布液を基板上に塗布する工程、
形成された塗膜を所定の温度で焼成して、前記第１の被膜形成成分の微粒子からなり、該微粒子間に前記空隙を備えた絶縁膜を形成する工程、及び
前記第１の被膜形成成分とは異なる物性を有する第２の被膜形成成分を前記絶縁膜の空隙に充填して、前記絶縁膜の表面及び内部の少なくとも一方に、前記第１の被膜形成成分及び前記第２の被膜形成成分から形成された少なくとも１層の障壁層を形成する工程、
を含んでなることを特徴とする多孔性絶縁膜の製造方法。 - 請求項１に記載の多孔性絶縁膜を含んでなることを特徴とする電子装置。
- 膜厚全体にわたって微細な空隙を有する多孔性絶縁膜を含む電子装置を製造する方法であって、
請求項３に記載の方法によって前記多孔性絶縁膜を形成する工程を含むことを特徴とする電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003042599A JP4493278B2 (ja) | 2003-02-20 | 2003-02-20 | 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003042599A JP4493278B2 (ja) | 2003-02-20 | 2003-02-20 | 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004253626A true JP2004253626A (ja) | 2004-09-09 |
| JP4493278B2 JP4493278B2 (ja) | 2010-06-30 |
Family
ID=33025836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003042599A Expired - Fee Related JP4493278B2 (ja) | 2003-02-20 | 2003-02-20 | 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4493278B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051214A (ja) * | 2003-07-28 | 2005-02-24 | Internatl Business Mach Corp <Ibm> | 電気的相互接続構造およびその形成方法 |
| WO2011061879A1 (ja) * | 2009-11-20 | 2011-05-26 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2012501076A (ja) * | 2008-08-29 | 2012-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体デバイスのメタライゼーションシステムにおけるキャップ層のｃｍｐ及びエッチング停止層としての使用 |
| KR101173644B1 (ko) * | 2005-08-01 | 2012-08-13 | 주성엔지니어링(주) | 반도체 소자의 금속 배선 및 이의 형성 방법 |
| US8299455B2 (en) | 2007-10-15 | 2012-10-30 | International Business Machines Corporation | Semiconductor structures having improved contact resistance |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111477382A (zh) * | 2020-04-17 | 2020-07-31 | 中国航发北京航空材料研究院 | 一种多孔金属复合透明导电薄膜及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012690A (ja) * | 1998-06-26 | 2000-01-14 | Fujitsu Ltd | 絶縁膜及びその形成方法 |
| JP2000183051A (ja) * | 1998-12-18 | 2000-06-30 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| JP2001520805A (ja) * | 1997-04-17 | 2001-10-30 | アライドシグナル・インコーポレーテッド | 等級化された密度を有するナノポーラス誘電体フィルム及びそのようなフィルムの製造方法 |
| JP2002212503A (ja) * | 2001-01-15 | 2002-07-31 | Shin Etsu Chem Co Ltd | 膜形成用組成物及びその製造方法、並びに多孔質膜の形成方法及び多孔質膜 |
| JP2002252225A (ja) * | 2001-02-22 | 2002-09-06 | Ulvac Japan Ltd | 疎水化多孔質ｓｏｇ膜の作製方法 |
| JP2004079592A (ja) * | 2002-08-12 | 2004-03-11 | Asahi Kasei Corp | 層間絶縁用薄膜 |
| JP2004168588A (ja) * | 2002-11-19 | 2004-06-17 | Asahi Kasei Corp | 塗布組成物 |
-
2003
- 2003-02-20 JP JP2003042599A patent/JP4493278B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001520805A (ja) * | 1997-04-17 | 2001-10-30 | アライドシグナル・インコーポレーテッド | 等級化された密度を有するナノポーラス誘電体フィルム及びそのようなフィルムの製造方法 |
| JP2000012690A (ja) * | 1998-06-26 | 2000-01-14 | Fujitsu Ltd | 絶縁膜及びその形成方法 |
| JP2000183051A (ja) * | 1998-12-18 | 2000-06-30 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| JP2002212503A (ja) * | 2001-01-15 | 2002-07-31 | Shin Etsu Chem Co Ltd | 膜形成用組成物及びその製造方法、並びに多孔質膜の形成方法及び多孔質膜 |
| JP2002252225A (ja) * | 2001-02-22 | 2002-09-06 | Ulvac Japan Ltd | 疎水化多孔質ｓｏｇ膜の作製方法 |
| JP2004079592A (ja) * | 2002-08-12 | 2004-03-11 | Asahi Kasei Corp | 層間絶縁用薄膜 |
| JP2004168588A (ja) * | 2002-11-19 | 2004-06-17 | Asahi Kasei Corp | 塗布組成物 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051214A (ja) * | 2003-07-28 | 2005-02-24 | Internatl Business Mach Corp <Ibm> | 電気的相互接続構造およびその形成方法 |
| JP4709506B2 (ja) * | 2003-07-28 | 2011-06-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電気的相互接続構造およびその形成方法 |
| KR101173644B1 (ko) * | 2005-08-01 | 2012-08-13 | 주성엔지니어링(주) | 반도체 소자의 금속 배선 및 이의 형성 방법 |
| US8299455B2 (en) | 2007-10-15 | 2012-10-30 | International Business Machines Corporation | Semiconductor structures having improved contact resistance |
| US8685809B2 (en) | 2007-10-15 | 2014-04-01 | International Business Machines Corporation | Semiconductor structures having improved contact resistance |
| JP2012501076A (ja) * | 2008-08-29 | 2012-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体デバイスのメタライゼーションシステムにおけるキャップ層のｃｍｐ及びエッチング停止層としての使用 |
| WO2011061879A1 (ja) * | 2009-11-20 | 2011-05-26 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4493278B2 (ja) | 2010-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7972976B1 (en) | VLSI fabrication processes for introducing pores into dielectric materials | |
| US8062983B1 (en) | Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles | |
| KR100726269B1 (ko) | 실리콘계 조성물, 저유전율막, 반도체 장치 및 저유전율막의 제조 방법 | |
| JP3418458B2 (ja) | 半導体装置の製造方法 | |
| US7057287B2 (en) | Dual damascene integration of ultra low dielectric constant porous materials | |
| US7407879B2 (en) | Chemical planarization performance for copper/low-k interconnect structures | |
| US8445377B2 (en) | Mechanically robust metal/low-k interconnects | |
| JP3888794B2 (ja) | 多孔質膜の形成方法、配線構造体及びその形成方法 | |
| JP3886779B2 (ja) | 絶縁膜形成用材料及び絶縁膜の形成方法 | |
| EP1403925A2 (en) | Dielectric material for electronic devices | |
| JPH1074755A (ja) | マイクロエレクトロニク構造および形成方法 | |
| JP4493278B2 (ja) | 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法 | |
| JP4408816B2 (ja) | 半導体装置の製造方法 | |
| JP2004259753A (ja) | 半導体装置およびその製造方法 | |
| KR20040084737A (ko) | 반도체 장치의 제조 방법 | |
| JP2004260076A (ja) | 被膜形成用塗布液、絶縁膜及びその製造方法ならびに半導体装置 | |
| JP4459096B2 (ja) | 半導体装置の製造方法 | |
| US20030010961A1 (en) | Composition for forming low dielectric constant insulating film, method of forming insulating film using the composition and electronic parts having the insulating film produced thereby | |
| JP2004238470A (ja) | 多孔性被膜形成用塗布液、絶縁膜及びその製造方法ならびに半導体装置 | |
| JP4269696B2 (ja) | 絶縁膜形成方法とそれを用いた半導体装置 | |
| JP2004281535A (ja) | 被膜形成材料、絶縁膜の製造方法及び半導体装置 | |
| JP2013004548A (ja) | 半導体装置の製造方法、半導体装置、及びこれらの層間絶縁層の形成に用いる溶液 | |
| JP2011086824A (ja) | 低誘電率膜の形成方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |