FR2862159A1 - Procede pour fabriquer un dispositif a semiconducteur - Google Patents

Procede pour fabriquer un dispositif a semiconducteur Download PDF

Info

Publication number
FR2862159A1
FR2862159A1 FR0411925A FR0411925A FR2862159A1 FR 2862159 A1 FR2862159 A1 FR 2862159A1 FR 0411925 A FR0411925 A FR 0411925A FR 0411925 A FR0411925 A FR 0411925A FR 2862159 A1 FR2862159 A1 FR 2862159A1
Authority
FR
France
Prior art keywords
insulating film
film
heat treatment
porous
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0411925A
Other languages
English (en)
Inventor
Takashi Yunogami
Kaori Misawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Publication of FR2862159A1 publication Critical patent/FR2862159A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

On applique sur un substrat semiconducteur (1) une composition de pellicule isolante contenant un précurseur de pellicule isolante et un matériau générant des pores, et on effectue un premier traitement thermique pour polymériser le précuseur sans vaporiser le matériau générant des pores , et pour former une pellicule isolante non poreuse. Après avoir formé une tranchée dans la pellicule isolante non poreuse, au moyen d'un motif de matière de réserve et d'une opération de gravure par voie sèche, on enlève le motif de matière de réserve et on nettoie la surface du substrat. On effectue ensuite un second traitement thermique pour éliminer le matériau générant des pores contenu dans la pellicule isolante non poreuse, pour former une pellicule isolante poreuse (7). On enterre ensuite une couche de cuivre (9) dans la tranchée, avec interposition d'une pellicule de métal de barrière (8), pour former une interconnexion en cuivre.

Description

PROCEDE POUR FABRIQUER UN DISPOSITIF A SEMICONDUCTEUR
La présente invention concerne un procédé pour fabriquer un dispositif à semiconducteur, et plus particulièrement un procédé pour fa-briquer un dispositif à semiconducteur utilisant une pellicule isolante po- yeuse à faible constante diélectrique.
Avec la miniaturisation et le fonctionnement rapide de dispositifs à semiconducteur au cours des années récentes, des structures d'interconnexion ont été réalisées avec un nombre accru de couches. Cependant, avec une telle tendance, un retard de signal dû à l'augmentation de la résistance d'interconnexion et à la capacité parasite entre des interconnexions et entre des couches d'interconnexion, occasionne des problèmes. Du fait que le retard de signal T est proportionnel au produit de la résistance d'interconnexion R et de la capacité parasite C, il est nécessaire de diminuer la résistance de la couche d'interconnexion ainsi que la capacité parasite afin de minimiser le retard de signal T. Pour diminuer la résistance d'interconnexion R, on doit utiliser des matériaux d'interconnexion ayant une faible résistance. De façon spécifique, on considère le passage de l'interconnexion en aluminium (Al) classique à l'interconnexion en cuivre (Cu).
D'autre part, la capacité parasite C entre des couches d'inter-connexion présente la relation C = (s x S) / d fonction de la constante diélectrique spécifique s de la pellicule isolante intercouche formée entre des couches d'interconnexion, de la distance d entre les couches d'inter-connexion, et de l'aire de face latérale S de la couche d'interconnexion.
Par conséquent, pour diminuer la capacité C, il est nécessaire de diminuer la constante diélectrique de la pellicule isolante intercouche.
Des exemples de pellicules isolantes intercouches connues de façon classique comprennent une pellicule de SiOF formée en utilisant un procédé de dépôt chimique en phase vapeur ou CVD ("Chemical Vapor Deposition"). La constante diélectrique spécifique de la pellicule de SiOF est d'environ 3,3, ce qui est inférieur à la constante diélectrique spécifique d'une pellicule de SiO2 qui est d'environ 3,9. Cependant, s'il est né- cessaire de diminuer encore davantage la constante diélectrique spécifique, il est difficile d'utiliser en pratique la pellicule de SiOF, du fait que la stabilité de la pellicule est insuffisante.
Par conséquent, on a examiné l'application de pellicules de verre déposé par centrifugation, ou SOG ("Spin On Glass") ou de pellicu- les de polymères organiques pour la pellicule isolante intercouche. On sait que la constante diélectrique spécifique de ces pellicules peut être diminuée jusqu'à environ 1,9 si on leur donne une structure poreuse (voir par exemple le brevet japonais ouvert à l'examen du public n 11-330069).
On décrira en référence aux figures 12 à 15 un procédé classique pour former une interconnexion en cuivre en utilisant une pellicule isolante poreuse à faible constante diélectrique (pellicule poreuse à faible k). Dans ces dessins, les éléments désignés par les mêmes numéros de référence sont des éléments identiques.
Premièrement, comme le montre la figure 12, on forme sur un substrat semiconducteur 21 une pellicule isolante poreuse 23 ayant des pores 22. Ensuite, on forme un motif de matière de réserve 24 sur la pellicule isolante poreuse 23, pour former la structure représentée sur la figure 13. Ensuite, on soumet la pellicule isolante poreuse 23 à une atta- que par voie sèche en utilisant comme masque un motif de matière de réserve 24, pour former une tranchée 25 pour l'interconnexion en cuivre, dans la pellicule isolante poreuse 23. Après avoir enlevé par calcination le motif de matière de réserve 24 qui n'est plus nécessaire, on effectue un nettoyage en utilisant une solution de nettoyage pour former la structure représentée sur la figure 14. On dépose ensuite une pellicule de métal de barrière 26 sur la surface intérieure de la tranchée 25, et on en-terre une couche de cuivre 27. Les opérations décrites ci-dessus permettent de former une interconnexion en cuivre représentée sur la figure 15.
La pellicule isolante poreuse présente cependant les problèmes suivants dûs à la présence de pores. De façon spécifique, dans les éta- pes d'attaque par voie sèche et de calcination décrites ci-dessus, la pellicule isolante poreuse est aisément endommagée par l'acquisition d'une charge sous l'effet du plasma. De plus, dans l'étape de nettoyage, la solution de nettoyage pénètre aisément dans la pellicule isolante poreuse.
De ce fait, les caractéristiques de la pellicule isolante poreuse en tant que pellicule isolante intercouche sont dégradées, ce qui occasionne des problèmes consistant en une diminution des propriétés électriques et de la fiabilité du dispositif à semiconducteur.
Le but de la présente invention est de résoudre les problèmes décrits cidessus. De façon spécifique, le but de la présente invention est de procurer un procédé pour fabriquer un dispositif à semiconducteur qui soit excellent en ce qui concerne les propriétés électriques et la fiabilité, en utilisant une pellicule isolante poreuse.
Selon un aspect de la présente invention, dans un procédé de fabrication d'un dispositif à semiconducteur, une composition de pellicule isolante contenant un précurseur de pellicule isolante et un matériau générant des pores (c'est-à-dire un porogène) est appliquée sur un substrat semiconducteur. Un premier traitement thermique est effectué sur la composition de pellicule isolante pour polymériser le précurseur de pellicule isolante dans l'état dans lequel le matériau générant des pores n'est pas vaporisé, et pour former une pellicule isolante non poreuse. Un motif de matière de réserve est formé sur la pellicule isolante non poreuse. La gravure par voie sèche de la pellicule isolante non poreuse est effectuée en utilisant le motif de matière de réserve en tant que masque pour former une tranchée dans la pellicule isolante non poreuse. Le motif de matière de réserve est enlevé par calcination. La surface du substrat semi-conducteur est nettoyée après la calcination. Un second traitement thermique est effectué sur la pellicule isolante non poreuse après le nettoyage, pour éliminer le matériau générant des pores de la pellicule iso- tante non poreuse, et pour former une pellicule isolante poreuse. Une pellicule de métal de barrière est formée sur la surface intérieure de la tranchée. Une couche de cuivre est enterrée dans la tranchée avec interposition de la pellicule de métal de barrière.
Selon un autre aspect de la présente invention, dans un procé- dé de fabrication d'un dispositif à semiconducteur, une composition de pellicule isolante contenant un précurseur de pellicule isolante et un matériau générant des pores est appliquée sur un substrat semiconducteur. Un premier traitement thermique est effectué sur la composition de pellicule isolante pour polymériser le précurseur de pellicule isolante dans l'état dans lequel le matériau générant des pores n'est pas vaporisé, et pour former une pellicule isolante non poreuse. Une pellicule d'arrêt de polissage mécanochimique (ou CMP) est formée sur la pellicule isolante non poreuse. Un motif de matière de réserve est formé sur la pellicule d'arrêt de CMP. L'attaque par voie sèche de la pellicule d'arrêt de CMP et de la pellicule isolante non poreuse est effectuée en utilisant le motif de matière de réserve en tant que masque, pour former une tranchée dans la pellicule isolante non poreuse. Le motif de matière de réserve est enlevé par calcination. La surface du substrat semiconducteur est nettoyée après cette calcination. Un second traitement thermique est effectué sur la pellicule isolante non poreuse après le nettoyage, pour éliminer le matériau générant des pores de la pellicule isolante non poreuse, et pour former une pellicule isolante poreuse. Une pellicule de métal de barrière est formée sur la pellicule d'arrêt de CMP et sur la surface intérieure de la tranchée. Une couche de cuivre est formée sur la pellicule de métal de barrière de façon à enterrer la tranchée. La couche de cuivre et la pellicule de métal de barrière sont polies en utilisant un procédé de polissage mécanochimique (CMP) pour former une interconnexion en cuivre.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre d'un mode de réalisation, donnée à titre d'exemple non limitatif. La suite de la description se réfère aux dessins annexés, dans lesquels: - la figure 1 est une un dispositif à semiconducteur - la figure 2 est une un dispositif à semiconducteur - la figure 3 est une un dispositif à semiconducteur - la figure 4 est une un dispositif à semiconducteur - la figure 5 est une coupe montrant un procédé pour fabriquer conforme au mode de réalisation; coupe montrant un procédé pour fabriquer conforme au mode de réalisation; coupe montrant un procédé pour fabriquer conforme au mode de réalisation; coupe montrant un procédé pour fabriquer conforme au mode de réalisation; coupe montrant un procédé pour fabriquer un dispositif à semiconducteur la figure 6 est une un dispositif à semiconducteur - la figure 7 est une un dispositif à semiconducteur - la figure 8 est une un dispositif à semiconducteur - la figure 9 est une un dispositif à semiconducteur conforme au mode de réalisation; coupe montrant un procédé pour fabriquer conforme au mode de réalisation; coupe montrant un procédé pour fabriquer conforme au mode de réalisation; coupe montrant un procédé pour fabriquer conforme au mode de réalisation; coupe montrant un procédé pour fabriquer conforme au mode de réalisation; - la figure 10 est une coupe montrant un procédé pour fabri- quer un dispositif à semiconducteur conforme au mode de réalisation; - la figure 11 est une coupe montrant un procédé pour fabri- quer un dispositif à semiconducteur conforme au mode de réalisation; - la figure 12 est une coupe montrant un procédé pour fabri-15 quer un dispositif à semiconducteur classique; - la figure 13 est une coupe montrant un procédé pour fabriquer un dispositif à semiconducteur classique; - la figure 14 est une coupe montrant un procédé pour fabriquer un dispositif à semiconducteur classique; - la figure 15 est une coupe montrant un procédé pour fabri- quer un dispositif à semiconducteur classique; On forme une pellicule isolante poreuse, par exemple en appliquant une composition de résine de polysiloxane contenant un matériau générant des pores sur un substrat semiconducteur, et en appliquant un traitement thermique à la composition de résine de polysiloxane. Par le traitement thermique, la réaction de polymérisation du polysiloxane se produit, et le matériau générant des pores se décompose et se vaporise. De cette manière, un grand nombre de pores fins sont formés dans la pellicule isolante.
Cependant, si la décomposition du matériau générant des pores devient active avant l'achèvement de la réaction de polymérisation du polysiloxane, la taille des pores formés devient faible, et la porosité (taux de formation de pores) diminue. Par conséquent, au moment de la conception d'une composition de résine de polysiloxane, on a fait en sorte que la décomposition du matériau générant des pores soit activée à une température supérieure à la température de polymérisation du polysiloxane.
Les présents inventeurs ont effectué des examens répétés et ont établi qu'un dispositif à semiconducteur qui est excellent en ce qui concerne les propriétés électriques et la fiabilité pouvait être fabriqué en formant une tranchée d'interconnexion lorsque le polysiloxane a été polymérisé, et en effectuant ensuite un traitement thermique pour vaporiser et éliminer le matériau générant des pores. Conformément à ce procédé, la tranchée d'interconnexion est formée dans l'état dans lequel aucun pore n'est présent dans la pellicule isolante intercouche. Par conséquent, dans la gravure et la calcination, la pellicule isolante intercouche n'est pas endommagée en étant chargée par le plasma, et la solution de nettoyage ne pénètre pas à l'intérieur de la pellicule isolante intercouche. En outre, du fait que des pores sont formés en décomposant et en vapo- risant le matériau générant des pores après l'achèvement de l'étape pour former la tranchée d'interconnexion, il est possible de former la pellicule isolante intercouche ayant une faible constante diélectrique. Par conséquent, on peut fabriquer un dispositif à semiconducteur qui a une faible capacité parasite entre les couches d'interconnexion et qui est excellent en ce qui concerne les propriétés électriques ainsi que la fiabilité.
Un mode de réalisation de la présente invention sera décrit ci-dessous de façon plus détaillée en référence aux dessins.
Les figures 1 à 10 sont des coupes montrant un procédé pour fabriquer un dispositif à semiconducteur conforme au mode de réalisa- tion. Dans ces dessins, les éléments désignés par les mêmes numéros de référence sont identiques.
Premièrement, comme le montre la figure 1, on applique sur un substrat semiconducteur 1 une composition de pellicule isolante 2 devant constituer une pellicule isolante intercouche. On peut utiliser par exemple un substrat en silicium pour le substrat semiconducteur 1. On peut appliquer la composition de pellicule isolante 2 en utilisant un procédé de revêtement par centrifugation ou autre.
En ce qui concerne la composition de pellicule isolante 2, on peut utiliser par exemple une composition de résine à base de silice contenant un matériau générant des pores. De façon spécifique, la com- position de pellicule isolante 2 peut contenir un précurseur d'une pellicule isolante et un matériau générant des pores. La composition de pellicule isolante 2 peut également contenir un solvant approprié.
Les exemples de pellicules isolantes poreuses applicables au mode de réalisation comprennent des pellicules poreuses consistant en pellicules de polysiloxane poreuses à base de SiO2, comme le méthylsilsesquioxane (MSQ) et le silsesquioxane hydrogéné (HSQ); des pellicules hybrides organiques - inorganiques poreuses; et des pellicules poreuses consistant en polymères de composés aromatiques, tels que des dérivés de polyimides, des dérivés de polyallyléther, des dérivés de polyquinoline et des dérivés de poly-p-xylène. Par conséquent, on peut utiliser n'importe quels précurseurs de ces composés comme les précurseurs décrits ci-dessus pour la pellicule isolante.
Des exemples de matériaux générant des pores pouvant être utilisés pour ce mode de réalisation comprennent des composés d'éther de vinyle, des composés de pyridine de vinyle, des composés de styrène, des composés de vinyle d'ester d'alkyle, des composés d'acide acrylique, des composés d'acide méthacrylique et des polymères comprenant des unités d'oxyde d'alkylène.
Ensuite, comme le montre la figure 2, on applique un premier traitement thermique à la composition de pellicule isolante 2. Le but de ce traitement thermique est de former une pellicule en polymérisant les précurseurs pour la pellicule isolante qui sont contenus dans la composition de pellicule isolante 2. Ici, la température du premier traitement thermique est une température telle que le matériau générant des pores ne se vaporise pas. En d'autres termes, on fait en sorte que le matériau générant des pores reste à l'intérieur de la pellicule, sans être vaporisé par le premier traitement thermique. Dans ce cas, bien que la température soit de préférence la température de décomposition du matériau gé- nérant des pores ou une température inférieure, la température peut être la température à laquelle la réaction de décomposition du matériau générant des pores commence, ou une température supérieure, si c'est une température à laquelle le produit de décomposition peut rester dans la pellicule sans se vaporiser. Bien que la température du premier traitement thermique puisse être sélectionnée comme on le désire en fonction des sortes des précurseurs pour la pellicule isolante et le matériau générant des pores, de façon spécifique, une température de 350 C ou moins est préférable. Par exemple, la composition de pellicule isolante 2 peut être chauffée à 350 C pendant environ 2 minutes.
Le premier traitement thermique est de préférence effectué dans une atmosphère de gaz inerte pour empêcher la décomposition du matériau générant des pores. En ce qui concerne le gaz inerte, on peut utiliser l'azote (N2), l'hélium (He) ou l'argon (Ar). Dans ce cas, il est préférable que la concentration de l'oxygène contenu dans l'atmosphère soit faible, et la décomposition du matériau générant des pores pouvant être suffisamment restreinte si la concentration d'oxygène est de 100 ppm ou moins.
La première étape de traitement thermique n'est pas limitée à une étape accomplie en une seule phase, mais peut être accomplie en deux phases ou plus. Par exemple, si la composition de pellicule isolante 2 contient un solvant, après avoir accompli un traitement thermique visant à la vaporisation et à l'élimination du solvant (Etape 1), on peut accomplir un traitement thermique pour polymériser les précurseurs pour la pellicule isolante afin de former une pellicule (Etape 2). Dans ce cas, le traitement thermique de l'Etape 2 doit être accompli à la température supérieure à la température du traitement thermique de l'Etape 1.
En accomplissant le premier traitement thermique, la composition de pellicule isolante 2 est convertie en une pellicule isolante non poreuse 3 (figure 3). Ici, la pellicule isolante non poreuse 3 est une pelli- cule contenant un matériau générant des pores. En d'autres termes, la pellicule isolante non poreuse 3 est une pellicule isolante intercouche dans l'état dans lequel aucun pore n'a été formé.
Ensuite, on forme un motif de matière de réserve 4 sur la pellicule isolante non poreuse 3 pour fabriquer la structure représentée sur la figure 4. De façon spécifique, après avoir appliqué une matière de réserve photosensible (non représentée) sur la pellicule isolante non poreuse 3, on expose la matière de réserve photosensible à travers un masque prédéterminé (non représenté). Ensuite, on développe la matière de réserve photosensible pour former un motif de matière de réserve 4.
Ensuite, on soumet la pellicule isolante non poreuse 3 à une gravure par voie sèche jusqu'à une profondeur prédéterminée, en utilisant en tant que masque le motif de matière de réserve 4. Une tranchée 5 pour une interconnexion en cuivre est ainsi formée dans la pellicule isolante non poreuse 3, comme le montre la figure 5.
Ici, un exemple de l'appareil de gravure par voie sèche est un appareil de gravure ionique réactive du type à plaques parallèles et à ex-citation par deux fréquences, qui peut appliquer des radiofréquences de 60 MHz et 2 MHz respectivement aux électrodes supérieure et inférieure. De façon spécifique, on introduit dans l'appareil, en tant que gaz de gra- vure, un mélange gazeux consistant en octafluorobutène (C4F8), azote (N2) et argon (Ar), et dans l'état dans lequel la pression est maintenue à 20 Pa, et les puissances RF de 1000 W et 1400 W sont respectivement appliquées aux électrodes supérieure et inférieure, pour générer un plasma. A ce moment, les rapports des débits de gaz de gravure, en va- leurs normalisées, peuvent être par exemple 10 cm3/min: 225 cm3/min 1400 cm3/min, respectivement pour l'octafluorobutène, l'azote et l'argon. La température de surface du plateau pour placer le substrat peut être maintenue à 25 C.
Pour la gravure de la pellicule isolante non poreuse 3, on peut utiliser un gaz autre que le mélange de gaz décrit ci-dessus. Par exemple, on peut également utiliser un mélange de gaz consistant en tétrafluorométhane (CF4), difluorométhane (CH2F2), néon (Ne) et argon (Ar). Après que la tranchée 5 a été formée, le motif de matière de réserve 4 qui n'est plus nécessaire est enlevé par calcination. Ici, un exemple de l'appareil de calcination est un appareil de gravure ionique réactive du type à plaques parallèles qui peut appliquer une radiofréquence de 13,56 MHz à l'électrode inférieure. De façon spécifique, on introduit dans l'appareil un gaz consistant en ammoniac (NH3) ayant un débit en valeur normalisée de 300 cm3/min, et dans l'état dans lequel la pression est maintenue à 10 Pa, on applique une puissance RF de 300 W à l'électrode inférieure pour produire un plasma. A ce moment, la température de surface du plateau pour placer le substrat peut être maintenue à 25 C.
Conformément à ce mode de réalisation, du fait que des étapes de gravure par voie sèche et de calcination sont accomplies dans l'état dans lequel aucun pore n'a été formé dans la pellicule isolante intercouche, il est possible d'éliminer le phénomène d'accumulation de charge dans des pores, et il est possible d'éviter l'endommagement de la pellicule isolante intercouche par l'acquisition d'une charge.
Après la calcination du motif de matière de réserve 4, on nettoie la surface du substrat semiconducteur 1 en utilisant une solution de nettoyage appropriée. On peut effectuer le nettoyage en éjectant la solution de nettoyage sur le substrat semiconducteur 1, à partir de l'appareil de nettoyage. Les contaminants ou autres qui adhèrent au cours des éta- pes de gravure par voie sèche et de calcination peuvent ainsi être enlevés. Dans ce mode de réalisation, du fait que le nettoyage est effectué dans l'état d'une pellicule isolante non poreuse, c'est-à-dire l'état dans lequel des pores n'ont pas été formés dans la pellicule isolante intercouche, il est possible d'éviter la pénétration de la solution de nettoyage dans la pellicule isolante intercouche, occasionnée par la solution de nettoyage introduite dans les pores.
Après avoir formé la tranchée 5 dans la pellicule isolante non poreuse 3 en utilisant les étapes ci-dessus, on soumet la pellicule isolante non poreuse 3 à un second traitement thermique. Le but de ce trai- tement thermique est de décomposer et de vaporiser de manière active le matériau générant des pores qui reste dans la pellicule isolante non poreuse 3. En vaporisant le matériau générant des pores, et en l'extrayant de la matrice de résine composant la pellicule isolante non poreuse 3, la pellicule isolante non poreuse 3 peut être convertie en une pellicule iso- lante poreuse 7 ayant un grand nombre de pores 6 (figure 6).
La seconde étape de traitement thermique est effectuée à une température supérieure à la température de la première étape de traite-ment thermique (par exemple une température supérieure d'environ 100 C), qui peut décomposer et vaporiser le matériau générant des po- res. Du point de vue de la décomposition et de la vaporisation actives du matériau générant des pores, il est plus préférable que la température de la seconde étape de traitement thermique soit plus élevée. D'autre part, du point de vue de la fiabilité de l'interconnexion en cuivre et autres, il est plus préférable que la température de la seconde étape de traitement :35 thermique soit inférieure. De façon spécifique, la température de la se- conde étape de traitement thermique est de préférence de 450 C ou moins, et est plus préférablement sélectionnée à partir d'une température de 450 C ou moins, en fonction des sortes du matériau générant des pores et du précurseur de la pellicule isolante. Par exemple, la seconde étape de traitement thermique peut être effectuée à 450 C pendant 10 minutes.
La seconde étape de traitement thermique peut être accomplie dans une atmosphère de gaz oxydant. Chauffer dans une atmosphère de gaz oxydant peut accélérer la décomposition et la vaporisation du maté- riau générant des pores, et peut diminuer la température de chauffage dans cette étape. Pour le gaz oxydant, on peut utiliser l'oxygène ou un gaz contenant de l'oxygène. On peut également utiliser un gaz contenant de l'oxygène et de l'ozone, ou de l'oxygène et des radicaux oxygène.
Dans ce mode de réalisation, les première et seconde étapes de traitement thermique peuvent être effectuées en utilisant une plaque chaude ou un four.
La pellicule isolante intercouche devient poreuse par l'accomplissement de la seconde étape de traitement thermique, comme le montre la figure 6. Du fait que la constante diélectrique spécifique de la pelli- cule isolante intercouche est abaissée par la formation de pores, la capacité parasite peut être diminuée, et il est possible de fabriquer un dispositif à semiconducteur ayant d'excellentes propriétés électriques.
Après l'achèvement de la seconde étape de traitement thermique, on forme une pellicule de métal de barrière 8 sur la surface inté- rieure de la tranchée 5, et on enterre une couche de cuivre 9 dans la tranchée 5 à travers la pellicule de métal de barrière 8, pour former l'interconnexion en cuivre 10 (figure 7). Cette étape peut être effectuée de la façon suivante: Premièrement, on forme sur la pellicule isolante poreuse 7, incluant la surface intérieure de la tranchée 5, une pellicule de métal de barrière 8, telle qu'une pellicule de nitrure de titane ou une pellicule de nitrure de tantale, en utilisant un procédé de dépôt chimique en phase vapeur (ou CVD) ou un procédé de pulvérisation cathodique. On forme ensuite une couche de cuivre 9 sur la pellicule de métal de barrière 8 de façon à enterrer la tranchée 5. Ensuite, on polit la couche de cuivre 9 et la pellicule de métal de barrière 8 en utilisant un procédé de polissage mécanochimique (qu'on appelle ci-après CMP). La couche de cuivre 9 et la pellicule de métal de barrière 8 peuvent ainsi rester seulement dans la tranchée 5.
On peut employer d'autres procédés pour la formation de la pellicule de métal de barrière 8 et l'enterrement de la couche de cuivre 9. Par exemple, après avoir formé la pellicule de métal de barrière 8 seule-ment dans la tranchée 5, en utilisant un procédé de CVD et un procédé de CMP, on peut enterrer la couche de cuivre 9 dans la tranchée 5 par un procédé de revêtement utilisant un électrolyte consistant principalement en sulfate de cuivre (CuSO4).
Dans ce mode de réalisation, bien qu'un motif de matière de réserve soit formé sur une pellicule isolante non poreuse, la présente invention n'est pas limitée à ceci. Par exemple, comme le montre la figure 8, on peut former un motif de matière de réserve 14 après la formation d'une pellicule d'arrêt de CMP 13 sur une pellicule isolante non poreuse 12, formée sur un substrat semiconducteur 11. Dans ce cas, après la formation d'une tranchée 15 dans la pellicule isolante non poreuse 12, par attaque par voie sèche de la pellicule d'arrêt de CMP 13 et de la pellicule isolante non poreuse 12, en utilisant le motif de matière de réserve 14 en tant que masque, on enlève par calcination le motif de matière de réserve 14 qui n'est plus nécessaire, pour former la structure représentée sur la figure 9.
La figure 10 est une coupe montrant l'état dans lequel une cou- che de métal de barrière 16 et une couche de cuivre 17 ont été formées après la seconde étape de traitement thermique. De façon spécifique, on peut former la structure représentée sur la figure 10 en formant la couche de métal de barrière 16 sur la pellicule d'arrêt de CMP 13 et la surface intérieure de la tranchée 15, et en formant ensuite la couche de cuivre 17 sur la couche de métal de barrière 16 de façon à rernplir la tranchée 15.
Comme le montre la figure 10, la pellicule isolante non poreuse 12 a étconvertie en une pellicule isolante poreuse 19 ayant des pores 18. A partir de cet état, on polit la couche de cuivre 17 et la couche de métal de barrière 16 en utilisant un procédé de CMF' pour former la struc- ture dans laquelle la couche de cuivre 17 et la couche de métal de bar- rière 16 sont enterrées seulement dans la tranchée 15, comme le montre la figure 11. Ici, on peut effectuer le polissage de façon à maintenir l'épaisseur de la pellicule isolante poreuse 19 dans une plage prédéterminée, et à ne pas occasionner une mise en court-circuit entre des inter- connexions. Cependant, si la vitesse de polissage de la pellicule isolante poreuse est élevée, la marge de polissage rétrécit, et il devient difficile d'effectuer le polissage de façon à satisfaire à l'exigence ci-dessus. Du fait que la formation de la pellicule d'arrêt de CMP 13 sur la pellicule isolante poreuse 19 peut garantir une marge de polissage suffisante indépendamment de la vitesse de polissage de la pellicule isolante poreuse 19, la précision du polissage est améliorée, et la mise en court-circuit et la variation de la résistance d'interconnexion peuvent être réduites.
La pellicule d'arrêt de CMP 13 est formée en utilisant un matériau isolant ayant un grand rapport de sélectivité de vitesse de polissage vis- à-vis de la pellicule isolante poreuse 19. De façon spécifique, on peut sélectionner le matériau approprié conformément au type de la pellicule isolante poreuse 19, et on peut utiliser par exemple une pellicule de SiC, une pellicule de SiXNy (telle que Si3N4, Si2N3 et SiN), une pellicule de SiCN, ou une pellicule de SiOC. On peut former ces pellicules en utilisant un procédé de dépôt chimique en phase vapeur (qu'on appelle ci- après CVD), un procédé de pulvérisation cathodique, ou un procédé de revête-ment.
L'épaisseur de la pellicule d'arrêt de CMP 13 peut être une épaisseur suffisante pour garantir une marge de polissage désirée. Ce- pendant, du fait que la constante diélectrique spécifique de matériaux utilisés pour la pellicule d'arrêt de CMP 13 est normalement élevée, il est préférable que l'épaisseur de la pellicule d'arrêt de CMP 13 qui reste après le polissage soit aussi faible que possible. Par exemple, on forme la pellicule d'arrêt de CMP 13 de façon qu'elle ait une épaisseur de 50 nm à 100 nm, et l'épaisseur devient 30 nm ou moins après l'achèvement du polissage.
Conformément à ce mode de réalisation, comme décrit ci-dessus, du fait que la gravure par voie sèche de la pellicule isolante intercouche et la calcination du motif de matière de réserve sont accom- plies dans l'état dans lequel le matériau générant des pores n'est pas décomposé et vaporisé, il est possible d'éviter l'endommagement de la pellicule isolante intercouche par l'acquisition d'une charge, sous l'effet du plasma. De façon similaire, du fait que le nettoyage est effectué dans l'état dans lequel le matériau générant des pores n'est pas décomposé et vaporisé, il est possible d'éviter la pénétration de la solution de nettoyage dans la pellicule isolante intercouche. Par conséquent, il est possible d'éviter la dégradation des caractéristiques de la pellicule isolante intercouche, et il est possible de fabriquer un dispositif à semiconducteur qui est excellent en ce qui concerne les propriétés électriques et la fiabi- lité.
Conformément à ce mode de réalisation, du fait que la pellicule isolante intercouche est rendue poreuse en décomposant et en vaporisant le matériau générant des pores, il est possible de former la pellicule isolante intercouche ayant une faible constante diélectrique spécifique.
De cette manière, il est possible de diminuer la capacité parasite entre des couches d'interconnexion, et il est possible de fabriquer un dispositif à semiconducteur ayant d'excellentes propriétés électriques.
De plus, conformément à ce mode de réalisation, la marge de polissage dans la formation de l'interconnexion en cuivre peut être élar- gie en formant la pellicule d'arrêt de CMP. Par conséquent, il est possible d'améliorer la précision du polissage et il est possible de réduire la mise en court-circuit et la variation de la résistance d'interconnexion.
Dans ce mode de réalisation, bien qu'on décrive l'exemple de la formation d'une tranchée pour l'interconnexion en cuivre sur le substrat semiconducteur, la présente invention n'est pas limitée à ceci. La présente invention peut être appliquée à n'importe quel cas dans lequel une pellicule isolante poreuse est formée par une étape de traitement par plasma ou une étape de nettoyage. Par exemple, la présente invention peut également être appliquée au cas dans lequel une pellicule isolante intercouche est formée sur un substrat semiconducteur sur lequel une couche d'interconnexion en cuivre est formée, et un trou d'interconnexion ou une tranchée d'interconnexion est formé sur la pellicule isolante inter-couche en utilisant un motif de matière de réserve. Le métal enterré dans la tranchée ou le trou d'interconnexion n'est pas limité au cuivre, et on peut également utiliser d'autres métaux pour former la couche conduc- trice.
On peut résumer de la façon suivante les caractéristiques et avantages de la présente invention.
Selon un aspect, comme décrit ci-dessus, du fait que l'étape de gravure par voie sèche, l'étape de calcination et l'étape de nettoyage sont accomplies dans l'état dans lequel le premier traitement thermique a été effectué sur une composition de pellicule isolante pour former une pellicule isolante non poreuse, l'endommagement de la pellicule isolante par l'acquisition d'une charge sous l'effet du plasma peut être évité, et la pénétration de la solution de nettoyage dans la pellicule isolante peut également être évitée. Du fait que la pellicule isolante non poreuse est soumise au second traitement thermique pour former une pellicule isolante poreuse, il est possible de former une pellicule isolante intercouche ayant une faible constante diélectrique.
En outre, selon un autre aspect, du fait que la marge de polis-sage dans la formation d'une interconnexion en cuivre peut être élargie en formant une pellicule d'arrêt de CMP, il est possible d'améliorer la précision de polissage, et de réduire la mise en court-circuit et la variation de la résistance d'interconnexion.
Il va de soi que de nombreuses modifications peuvent être apportées au procédé décrit et représenté, sans sortir du cadre de l'invention.

Claims (8)

REVENDICATIONS
1. Procédé pour fabriquer un dispositif à semiconducteur, caractérisé en ce qu'il comprend les étapes suivantes: on applique sur un substrat semiconducteur (1) une composition de pellicule isolante (2) contenant un précurseur de pellicule isolante et un matériau générant des pores; on effectue un premier traitement thermique sur la composition de pellicule isolante (2) pour polymériser le précurseur de pellicule isolante dans l'état dans lequel le matériau générant des pores n'est pas vapori- sé, et pour former une pellicule isolante non poreuse (3); on forme un motif de matière de réserve (4) sur la pellicule isolante non poreuse (3); on effectue la gravure par voie sèche de la pellicule isolante non poreuse (3) en utilisant le motif de matière de réserve (4) en tant que masque, pour former une tranchée (5) dans la pellicule isolante non poreuse (3); on enlève le motif de matière de réserve (4) par calcination; on nettoie la surface du substrat semiconducteur (1) après la calcination; on effectue un second traitement thermique sur la pellicule isolante non poreuse (3) après le nettoyage, pour éliminer le matériau générant des pores de la pellicule isolante non poreuse (3), et pour former une pellicule isolante poreuse (7); on forme une pellicule de métal de barrière (8) sur la surface inté- rieure de la tranchée (5); et on enterre une couche de cuivre (9) dans la tranchée (5) avec interposition de la pellicule de métal de barrière (8).
2. Procédé pour fabriquer un dispositif à semiconducteur selon la revendication 1, suivant lequel on effectue le premier traitement thermique à une température de 350 C ou moins.
3. Procédé pour fabriquer un dispositif à semiconducteur selon la revendication 1 ou la revendication 2, suivant lequel on effectue le second traitement thermique à une température de 450 C ou moins.
4. Procédé pour fabriquer un dispositif à semiconducteur selon l'une quelconque des revendications précédentes, suivant lequel la pellicule isolante poreuse (7) est une pellicule poreuse sélectionnée dans un groupe comprenant une pellicule de MSQ, une pellicule de HSQ, une pellicule hybride organique - inorganique, une pellicule de dérivé de poly- imide, une pellicule de dérivé de polyallyléther, une pellicule de dérivé de polyquinone, et une pellicule de dérivé de poly-p-xylène.
5. Procédé pour fabriquer un dispositif à semiconducteur, caractérisé en ce qu'il comprend les étapes suivantes: on applique sur un substrat semiconducteur (1 1) une composition de pellicule isolante contenant un précurseur de pellicule isolante et un ma- tériau générant des pores; on effectue un premier traitement thermique sur la composition de pellicule isolante pour polymériser le précurseur de pellicule isolante dans l'état dans lequel le matériau générant des pores n'est pas vapori- sé, et pour former une pellicule isolante non poreuse (12); on forme une pellicule d'arrêt de polissage CMP (13) sur la pellicule isolante non poreuse (12); on forme un motif de matière de réserve (14) sur la pellicule d'arrêt de CMP; on effectue la gravure par voie sèche sur la pellicule d'arrêt de CMP (13) et la pellicule isolante non poreuse (12) en utilisant le motif de matière de réserve (14) en tant que masque, pour former une tranchée (15) dans la pellicule isolante non poreuse (12); on enlève le motif de matière de réserve (14) par calcination; on net- toie la surface du substrat semiconducteur (1 1) après la calcination; on effectue un second traitement thermique sur la pellicule isolante non poreuse (12) après le nettoyage, pour éliminer le matériau générant des pores de la pellicule isolante non poreuse (12), et pour former une pellicule isolante poreuse (19); on forme une pellicule de métal de barrière (16) sur la pellicule d'ar- rêt de CMP (13) et la surface intérieure de la tranchée (15); on forme une couche de cuivre (17) sur la pellicule de métal de barrière (16) de façon à enterrer la tranchée (15); et on polit la couche de cuivre (17) et la pellicule de métal de barrière (16) en utilisant un procédé de CMP pour former une interconnexion en cuivre.
6. Procédé pour fabriquer un dispositif à semiconducteur selon la revendication 5, suivant lequel on effectue le premier traitement thermique à une température de 350 C ou moins.
7. Procédé pour fabriquer un dispositif à semiconducteur selon la revendication 5 ou la revendication 6, suivant lequel on effectue le second traitement thermique à une température de 450 C ou moins.
8. Procédé pour fabriquer un dispositif à semiconducteur selon l'une quelconque des revendications 5 à 7, suivant lequel la pellicule isotante poreuse (19) est une pellicule poreuse sélectionnée dans un groupe comprenant une pellicule de MSQ, une pellicule de HSQ, une pellicule hybride organique - inorganique, une pellicule de dérivé de polyimide, une pellicule de dérivé de polyallyléther, une pellicule de dérivé de polyquinone, et une pellicule de dérivé de poly-p-xylène.
FR0411925A 2003-11-10 2004-11-09 Procede pour fabriquer un dispositif a semiconducteur Pending FR2862159A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003379675A JP2005142473A (ja) 2003-11-10 2003-11-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
FR2862159A1 true FR2862159A1 (fr) 2005-05-13

Family

ID=34510421

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0411925A Pending FR2862159A1 (fr) 2003-11-10 2004-11-09 Procede pour fabriquer un dispositif a semiconducteur

Country Status (4)

Country Link
US (1) US6998325B2 (fr)
JP (1) JP2005142473A (fr)
FR (1) FR2862159A1 (fr)
TW (1) TWI343602B (fr)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4194508B2 (ja) * 2004-02-26 2008-12-10 三洋電機株式会社 半導体装置の製造方法
KR100583520B1 (ko) * 2004-12-30 2006-05-25 동부일렉트로닉스 주식회사 반도체 소자의 ｓｔｉ 형성 방법
US7294923B2 (en) * 2005-05-04 2007-11-13 Texas Instruments Incorporated Metallization scheme including a low modulus structure
JP4993607B2 (ja) * 2005-06-20 2012-08-08 国立大学法人東北大学 層間絶縁膜および配線構造と、それらの製造方法
JP4788415B2 (ja) * 2006-03-15 2011-10-05 ソニー株式会社 半導体装置の製造方法
JP5147751B2 (ja) 2009-02-06 2013-02-20 パナソニック株式会社 半導体装置の製造方法
CN104183481B (zh) * 2014-08-27 2019-12-13 上海华力微电子有限公司 一种提高金属阻挡层沉积质量的方法
KR102406977B1 (ko) * 2015-07-16 2022-06-10 삼성전자주식회사 소자 분리막을 포함하는 반도체 장치의 제조 방법
CN105226013B (zh) * 2015-09-24 2018-10-02 清华大学 多孔状绝缘介质层的三维互连装置及其制备方法
WO2022256617A1 (fr) 2021-06-03 2022-12-08 Inherent Biosciences, Inc. Analyse de méthylation d'adn pour identifier un type de cellule

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074659A1 (en) * 2000-12-18 2002-06-20 International Business Machines Corporation Method for forming a porous dielectric material layer in a semiconductor device and device formed

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3756666B2 (ja) 1998-05-08 2006-03-15 松下電器産業株式会社 多孔質膜の形成方法及びその形成装置
EP1280193B1 (fr) * 2000-05-02 2011-06-29 JGC Catalysts and Chemicals Ltd. Procede de realisation d'un circuit integre, et substrat dote d'un circuit integre forme a l'aide dudit procede
JP2004509468A (ja) * 2000-09-13 2004-03-25 シップレーカンパニー　エル　エル　シー 電子デバイスの製造
US6603204B2 (en) * 2001-02-28 2003-08-05 International Business Machines Corporation Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics
US20030218253A1 (en) * 2001-12-13 2003-11-27 Avanzino Steven C. Process for formation of a wiring network using a porous interlevel dielectric and related structures
US6818285B2 (en) * 2002-12-31 2004-11-16 International Business Machines Corporation Composition and method to achieve reduced thermal expansion in polyarylene networks

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074659A1 (en) * 2000-12-18 2002-06-20 International Business Machines Corporation Method for forming a porous dielectric material layer in a semiconductor device and device formed

Also Published As

Publication number Publication date
TWI343602B (en) 2011-06-11
US6998325B2 (en) 2006-02-14
US20050101157A1 (en) 2005-05-12
TW200520093A (en) 2005-06-16
JP2005142473A (ja) 2005-06-02

Similar Documents

Publication Publication Date Title
US6506692B2 (en) Method of making a semiconductor device using a silicon carbide hard mask
US8282842B2 (en) Cleaning method following opening etch
JP5554951B2 (ja) 半導体装置の製造方法
CN1518075B (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
JP4667165B2 (ja) 半導体装置の製造方法
US7358182B2 (en) Method of forming an interconnect structure
US7052932B2 (en) Oxygen doped SiC for Cu barrier and etch stop layer in dual damascene fabrication
US7064060B2 (en) Method for manufacturing semiconductor device
US7314828B2 (en) Repairing method for low-k dielectric materials
US8759212B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20090075474A1 (en) Methods for forming dual damascene wiring using porogen containing sacrificial via filler material
US6680262B2 (en) Method of making a semiconductor device by converting a hydrophobic surface of a dielectric layer to a hydrophilic surface
US20130295334A1 (en) Method for Removal of Carbon from an Organosilicate Material
FR3000602A1 (fr) Procede de gravure d'un materiau dielectrique poreux
JP2006128543A (ja) 電子デバイスの製造方法
JP2009194072A (ja) 半導体装置の製造方法
FR2862159A1 (fr) Procede pour fabriquer un dispositif a semiconducteur
US7022582B2 (en) Microelectronic process and structure
CN110034063B (zh) 半导体装置的制造方法
US6251753B1 (en) Method of sidewall capping for degradation-free damascene trenches of low dielectric constant dielectric by selective liquid-phase deposition
JP2004296476A (ja) 半導体装置の製造方法
FR2860098A1 (fr) Procede de fabrication d'un dispositif a semiconducteur
CA2409241A1 (fr) Procede de fabrication d'un composant electronique incorporant un micro-composant inductif
JP2004363447A (ja) 半導体装置およびその製造方法
JP2004253626A (ja) 多孔性絶縁膜、電子装置及びそれらの製造方法

Legal Events

Date Code Title Description
TP Transmission of property