JPS63111628A - 半導体デバイスのパターン形成方法 - Google Patents

半導体デバイスのパターン形成方法

Info

Publication number
JPS63111628A
JPS63111628A JP62265514A JP26551487A JPS63111628A JP S63111628 A JPS63111628 A JP S63111628A JP 62265514 A JP62265514 A JP 62265514A JP 26551487 A JP26551487 A JP 26551487A JP S63111628 A JPS63111628 A JP S63111628A
Authority
JP
Japan
Prior art keywords
layer
etching
semiconductor device
dry plasma
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62265514A
Other languages
English (en)
Inventor
チーフア・ツアン
ガレン・カワモト
レオポルド・デイ・ヨウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPS63111628A publication Critical patent/JPS63111628A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49099—Coating resistive material on a base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔利用分野〕 本発明は半導体デバイス製作の分野に関する。
特に、製作において選択された層のパターン形成の分野
に適用される。
〔発明の背景〕
初期の酸化金属牛導体（ＭＯＳ）技術では、集積回路の
抵抗要素はポリシリコンやそれと同様な物質から成る基
板内の拡散領域であった。抵抗要素は回路内のかなシ広
範囲を占めていたが、よシ高密度かつよシ高抵抗のより
複雑な回路の出現によってそれ程広く使用されなくなっ
ている。
高密度半導体集積回路（ｒｃ）で使用する抵抗の不足に
よって、それらのＩＣの使用は避けられるようになった
。回路はだんだんよシ少ない抵抗を使用するように設計
され、多くの場合トランジスタが使用された。たとえば
、静的記憶装置は従来、６つのトランジスタのうち２つ
が負荷として働く６つのトランジスタ双安定回路から構
成されていた。
最近は、シリコンの豊富なシリコン窒化物タイプのフィ
ルムを有する縦負荷抵抗の使用が盛んになってきている
。抵抗を縦に並べることにより、半導体ウェハ上の領域
が保護され、複合高密度回路化を可能にした。だがあい
にく、シリコン窒化物またはシリコンフィルムのパター
ン形成における従来技術は高密度半導体デバイス上の縦
抵抗のパターン形成には余シ役に立たない。
米国特許出願中１化学真空めっきされた縦抵抗のプラズ
マ励起（ＵＳＳＮ　８２５．３１４号、　１９８６年２
月３日出願）′は本発明の譲受人に譲渡されたが、その
記述によると、Ｎ　またはＰ　のドープシリコンを有す
る浅いトランジスタ接合点の近くの領域上には縦抵抗の
層がしばしば必要とされ、選択接合点からは縦抵抗層が
除去されるがその他の領域には残る。先行技術である化
学真空めっき技術はそれらデリケートな浅い領域を腐食
させない。
しかし抵抗層のドライプラズマエッチングは十分に選択
的ではないので浅い接合点をエツチングすることができ
る。プラズマは抵抗層が完全に取シ除かれる前に浅い接
合部のエツチングを開始する。
ウェットエツチングにもまた問題点がおる。第１に、フ
ォトレジストは誘電体すなわちシリコン層上の縦負荷抵
抗を選択的にエツチングできるウェットエツチング溶液
によって残らず取シ除がれるだろう。第２に、他のウェ
ットエツチング溶液は縦負荷抵抗を選択的にエツチング
せず、その下層を溶解させる。第３にウェットエツチン
グは異方性ではないので、表両に現れた下層をくり抜い
てしまう傾向がある。
本発明はこれらの問題点のすべてを回避できる。
特にＭＯ８靜的静的ダムアクセスメモリ（ＳＲＡＭ）デ
バイスの縦負荷抵抗の製作において有用だがほとんどい
かなる半導体デバイスの製作においても利用できる。
〔発明の概要〕
本発明は半導体ウェハ上の抵抗層パターン形成の新しい
プロセスである。抵抗層はウェハ上に置かれその上に拡
散バリヤ層が重なる。その上にフォトレジストが重ねら
れさらにマスクされる。ドライプラズマエッチングは拡
散バリヤ層とマスクされてい々い領域の抵抗層の大部分
を除去するのに使用される。プラズマエツチングによっ
テアオドレジストのマスクが除去された後、ウェットエ
ツチングによって残っている抵抗層を除去する。
ウェットエツチングの間、拡散バリヤの一部がマスクと
して働く。この様にして抵抗層と拡散パリヤ層はウェハ
上でパターン形成される。本発明は特に、エツチングプ
ロセスにおいてシリコン、ポリシリコン、シリコン化合
物、及び誘電体が露出している場合によく適合する。ド
ライプラズマエッチングとウェットエツチングの２つの
工程は露出した下層の領域を損傷することなく抵抗層及
び拡散バリヤ層を完全に素早くエツチングする。
〔発明の実施例〕
次に述べる説明は図示され、また本発明はこれに限定さ
れない。たくさんの仕様上の詳細を述べるが、それらの
詳細な説明は本発明を限定するものではなく、特別な実
施例を示すに過ぎない。以下に説明される方法の多くの
修正案が本発明の特許請求の範囲から逸脱するものでな
いことは理解される。さらに、本発明のいくつかの要素
については、技術の熟練者には周知の様に、十分に説明
されてはいない。
本実施例において、本発明のプロセスは第１図に示す様
にシリコンウェハ１において始まる。基板１０を含むウ
ェハ１はドープ領域２を有する。
ドープ領域２は、トランジスタのドレインやソース領域
などの様々なデバイス要素を形成するために使用される
拡散の様な従来のドープ技術によって形成される。高密
度回路ではドープ領域はとても浅く、典型的には１００
０〜２００ＯＡの深さなので、以下に説明する様に過剰
にエツチングされ易い。基板１０と領域２の上に誘電体
層４が形成され誘電体層４はウィンドーカット３を有し
ておシ、そのために領域２が露出する。誘電体層４はそ
の下の層とその上に塗布された層との間を絶縁しておシ
、なめらかな表面を有する。誘電体層４は様々な先行技
術による酸化化合物でもよいが、本実施例ではガラスを
使用しておシ、それもボロン珪酸塩ガラス又はボロン燐
珪酸塩ガラスを使用している。
第２図について説明すると、電気抵抗層５が誘電体層４
と領域２の上に塗布されている。本実施例では、抵抗層
５は２０００〜２５００λの厚みのシリコンの豊富なシ
リコン窒化物から成る。この窒化物は先行技術として知
られている励起プラズマ化学真空めつ＊　（ｐＥｃｖｏ
）を使用して塗布されるがその他の周知の先行技術も使
用できる。さらに、抵抗層５はドープ領域２と誘電体層
４の上に塗布されているが、シリコン、ポリシリコン、
ポリ化合物、及びシリコン基板の様な様々々下層を本発
明の特許請求の範囲から逸脱することなく使用すること
ができる。
次に第３図について説明すると、拡散バリヤ層６が抵抗
層５の上に塗布されている。この拡散層６は抵抗層５と
通常金属で後から塗布される層との間の破壊的な反応を
防いでいる。さらに層６は以下に説明するウェットエツ
チング中のエツチングマスクとしても働く。本実施例に
おいて、４５０〜１５００　Ａの厚さのチタン窒化物は
層６を形成する先行技術として周知の通りの反応スパッ
タリング装置によって塗布される。しかし、効果的か拡
散バリヤとしての機能を有し、かつウェットエツチング
工程において抵抗層５よりエッチが遅いか同等の速度で
ある様な物質ならどんな物質でも使用できる。
第４図について説明すると、市場に出ているフォトレジ
スト層Ｔは縦抵抗が置かれる領域の上に形成される。層
７は先行技術で周知の通シのフォトリングラフィを使用
してパターン形成される。
次にウェハは市場に出ているプラズマエツチング装置内
にエツチングのためセットされる。
第１エツチング工程はプラズマエツチングでおる。第５
図に示す様にこのエツチング工程ではバリヤ層６のマス
クされていない部分がエッチされるが、抵抗層５のすべ
てはそのままで残される。
本実施例においては、電極間ギャップは０．５〜１．２
頌、高周波電力は約２５０〜３５０ｗａｔｔｍ、及び圧
力は３００〜５００　ｍ１ｌｌｉｔｏｒｒである。プラ
ズマは流量率５０〜２００　＠ｅｅｍ　（立方センチ１
分）で循環する塩素ガスを有している。均一性改善のた
め０〜１００５ｌｃｅの流量率のヘリウムが加えられる
。
次に、第２ドライプラズマエッチングが行われ抵抗層５
のマスクされていない部分が除去される。
デリケートな浅いドープ領域が脅かされるのはこの工程
の際である。ドライプラズマエッチングは従来のウェッ
トエツチングよシ、ずっと制御し易い一方で、ドープシ
リコンやポリ化合物やあるいは防電体と本実施例では抵
抗層５として使用されているシリコンの豊富々シリコン
窒化物とを十分に選択でき表い。
さらにドライプラズマエッチングは均一に行ワれない。
これは窒化物フィルムが均一の厚みもしくは密度ではな
いことと、エッチされる化合物がプラズマ中に平らに配
置されていないことになる。
さらに、デバイスの形状が均一な層の形成を妨げている
。最後の結果はシリコンの豊富なシリコン窒化物層５は
任意の領域で除去されるのだが一方で残留層が残ること
である。シリコンの豊富なシリコン窒化物層の望まれる
全てが除去されるまでエツチングが継続すると、ドープ
領域２の一部がドープ領域２の一部をエツチングしてし
まうプラズマ中に露出する。たった２００〜５００Ａの
厚みのシリコンの除去を接合部の保全性を損なうことな
しにできる高密度回路においてはドープ領域２のエツチ
ングは特に困難である。
ドープ領域２のエツチングを避けるために、エツチング
装置は従来の終点検知デバイスと共に設置される。この
デバイスは、シリコンの豊富なシリコン窒化物がウェハ
上のどこかにおいて完全にエッチされそれによって下層
が露出すると、そのことを検知し信号を発生する。この
ことが起きると、第６図に示す様に残留抵抗層１１を残
してエツチングは停止する。
本実施例においては、第２ドライプラズマエッチは第１
ドライプラズマエッチ工程と同じ商品のプラズマエツチ
ング装置を使用して行われる。この工程では流量率５０
〜２００　ｓｅｃｍ（Ｄ　Ｃ２Ｆｇがプラズマ物質とし
てエツチング装置内に導入される。
０２がエツチング率を増加させるために加えられ、θ〜
１０１００５ｅのヘリウムがエツチングの均一性を達成
するために加えられる。電極間ギャップは同じ（０，５
〜１．２ｃｌＲであり、圧力３００〜７００ｍ１ｌｌｉ
ｔｏｒｒ、高周波電力２００〜４００ｗａｔｔｇの下で
使用される。
最後のエッチはウェットエッチである。ウェットエッチ
はすべてのマスクされていない残留抵抗物質を下層２及
び４を損なうことなく除去できるはずである。フォトレ
ジストが除去されても、抵抗層５の先にマスクされた部
分はバリヤ層６によってまだマスクされている。本実施
例においては、熱い燐酸バスは１５０’Ｃよシ高い温度
で使用される。酸はＨＩＰＯ４及び消イオン水とを含有
し、下層上のシリコンの豊富なシリコン窒化物をエツチ
ングする。このエッチングによりシリコンの豊富なシリ
コン窒化物残留層１１拡全て除去されるが、典型的には
所要時間は５分よシ短い。抵抗をつくっている窒化物層
５はバリヤ層６によって効果的にマスクされている。本
実施例ではバリヤ層６としてチタン窒化物を使用してい
る。チタン窒化物は燐酸中でシリコン窒化物よシ遅い速
度で１〜３回とエツチングされるので、第７図に示す様
にチタン窒化物６の下で抵抗層５がまだ守られていても
残留層１１は除去できる。
ドライプラズマエッチングとウェットエツチングの結合
の有用性はドライあるいはウェットエツチングを単独で
実施した時と比べとても大きい。
ウェットエツチング単独だとバリヤ層の物質同様、除去
したくない抵抗物質も除去してしまうが、高温の酸は抵
抗を溶かしてしまうか変形させてしまう。適応するエツ
チング方法のはとんどけ低温では望まれる様な機能を果
たさないであろう。
ドライプラズマエッチングプロセスは、関連する製作に
ついてはウェットエツチングよシ望ましい。しかし不均
一なエツチング同様不均一な層形成のために、もし必要
のない抵抗物質のすべてが除去されてしまうと、いぐり
かの領域では過剰なエツチングを行ってしまう。前記し
た様に、この過剰エツチングが基板のドープ領域で発生
すると、デバイスが損傷するだろう。この損傷は、高密
度半導体デバイスでは典型的である浅いドープ領域にお
いては重大である。さらに、本発明は比較的高速で実行
されるし、また高い確実性を有する。
第８図乃至第１０図について説明すると、本発明のその
他の実施例が示されている。その他の実施例は基板２１
、ドープ領域２２、誘電体層２４及び抵抗層２５を有す
るウェハ２０を有し、第１及び２図のデバイスに類似し
ている。しかしその他の実施例ではバリヤ層は使用され
力い。その代わシ、フォトレジスト物質２７が縦抵抗が
望まれる位置まで履って形成されている。
先の実施例の第２ドライプラズマエッチング工程に類似
したプラズマエツチング工程が実施され、必要々い領域
から抵抗物質２５を除去するが、先の実施例でもそうだ
った様に残留部２３が残る。
フォトレジスト２２が次に除去され、ウェハはウェット
エッチハスへ入しラレる。ウェットバス内では、マスク
されていないシリコンの豊富々シリコン窒化物の残留物
を含んだ層２５が、以前マスクされていたシリコンの豊
富なシリコン窒化物の様に除去される。しかし、もしシ
リコンの豊富なシリコン窒化物層がとても薄いのなら、
シリコンの豊富カシリコン窒化物は以前マスクされてい
た領域に残シ、シかし残留層２３はウェットエツチング
によって除去されるだろう。
第１０図における最終デバイスは、縦レジスタは領域２
８の上に形成されるが領域２９はいか々る抵抗物質から
解放されている点に注目しなければ力ら力い。拡散バリ
ヤ層はまた、もし望まれれば後の工程で形成され得る。
先の実施例もその他の実施例と同様に特別な材料を使用
していると説明されるが、先行技術で周知の様々な材料
が本発明の特許請求の範囲を逸脱することなく基板とし
て使用可能であることが認められる。さらに、チタンと
チタンタングステンの様なバリヤ金属のバラエティがチ
タン窒化物の代用として使用できるし、電気抵抗材料の
バラエティはシリコンの豊富なシリコン窒化物の代用と
して使用できる。さらに１　ドライエツチングガスＣｍ
　ｒｓは２つのドライエツチング工程のどちらの場合で
もＣＨＦ５及びＣＦ、が代用として使用できる。
以上が半導体ウェハ上の抵抗層パターン形成における新
技術の説明である。
【図面の簡単な説明】
第１図は、誘電体層がウィンドカットされてドープ領域
が露出しているシリコンウェハの一部を示す断面図、第
２図は、抵抗層が塗布された後の第１図のウェハを示す
断面図、第３図は、拡散バリヤ層が塗布された後の第２
図のウェハを示す断面図、第４図は、フォトレジスト層
が形成された後の第３図のウェハを示す断面図、第５図
は、第１のドライプラズマエッチングが行われた後の第
４図のウェハを示す断面図、第６図は、第２のドライプ
ラズマエッチングが行われた後の第５図のウェハを示す
断面図、第７図は、プラズマがフォトレジストを除去し
た後ウェットバス内でエツチングを行いパターン形成さ
れた縦抵抗と拡散バリヤを示す断面図、第８図は、抵抗
層の上にフォトレジスト層を形成したシリコンウェハの
一部を示すその他の実施例の断面図、第９図は、ドライ
プラズマエッチングを行った後の第８図のウェハの断面
図、第１０図は、プラズマが７オトレジストを除去した
後ウェットバス内でエツチングを行いパターン形成され
た縦抵抗を示す断面図。 １．２０・・・・シリコンウェハ、１０．２１　・――
・シリコン基板、２，２２・・・・ドープ領域、１１．
２３・・拳・残留層、４．２４・・・・誘電体、５．２
５・・・・抵抗層、６・・・・バリヤ層、７．２７−・
拳・フォトレジスト。

Claims (1)

  1. 【特許請求の範囲】 （１）半導体デバイスの抵抗層パターン形成方法であつ
    て、この方法は：電気抵抗層の塗布の工程と；ドライプ
    ラズマ中でのエッチングにより前記抵抗層のマスクされ
    ていない部分を除去する工程と；ウェットバス内でのエ
    ッチングにより前記のマスクされていない部分の残留物
    を除去する工程とを有し、それらによつて前記半導体デ
    バイス上に縦抵抗が形成されることを特徴とする方法。 （２）特許請求の範囲第１項に記載の方法であつて、前
    記ドライプラズマがＣ＿２Ｆ＿６を含有することを特徴
    とする方法。 （３）特許請求の範囲第２項に記載の方法であつて、前
    記ウェットバスがＨ＿３ＰＯ＿４を含有することを特徴
    とする方法。 （４）特許請求の範囲第３項に記載の方法であつて、前
    記抵抗層がシリコンの豊富なシリコン窒化物を含有する
    ことを特徴とする方法。 （５）特許請求の範囲第４項に記載の方法であつて、前
    記半導体デバイスがシリコン基板上に形成されることを
    特徴とする方法。 （６）特許請求の範囲第５項に記載の方法であつて、前
    記縦抵抗の上に、バリヤ層を形成する工程を有すること
    を特徴とする方法。 （７）半導体デバイス上に抵抗を形成する方法であつて
    、この方法は：電気抵抗層の塗布の工程と；前記抵抗層
    上にバリヤ層を塗布する工程と；前記抵抗が形成される
    べき場所で前記抵抗とバリヤ層の一部にマスクをかける
    工程と；第１ドライプラズマエッチサイクルでエッチン
    グを行い前記バリヤ層のマスクされていない部分を除去
    する工程と；第２ドライプラズマエッチサイクルでエッ
    チングを行い前記抵抗層のマスクされていない部分を除
    去する工程と；ウェットバス内でエッチングを行い前記
    のマスクされていない部分の残留物を除去する工程とを
    有し、それらによつて前記半導体デバイス上に縦抵抗が
    形成されることを特徴とする方法。 （８）特許請求の範囲第７項に記載の方法であつて、前
    記第１ドライプラズマエッチサイクルが塩素ガスから形
    成される第１プラズマを有することを特徴とする方法。 （９）特許請求の範囲第８項に記載の方法であつて、前
    記第２ドライプラズマエッチサイクルがＣ＿２Ｆ＿６か
    ら形成される第２プラズマを有することを特徴とする方
    法。 （１０）特許請求の範囲第９項に記載の方法であつて、
    前記ウェットバスがＨ＿３ＰＯ＿４と消イオン水の中で
    機能することを特徴とする方法。 （１１）特許請求の範囲第１０項に記載の方法であつて
    、前記抵抗層がシリコンの豊富なシリコン窒化物を含有
    することを特徴とする方法。 （１２）特許請求の範囲第１１項に記載の方法であつて
    、前記バリヤ層がチタン窒化物を含有することを特徴と
    する方法。 （１３）特許請求の範囲第１２項に記載の方法であつて
    、前記半導体デバイスがシリコン基板上に形成されるこ
    とを特徴とする方法。 （１４）特許請求の範囲第１３項に記載の方法であつて
    、前記第２プラズマがさらに酸素を含有することを特徴
    とする方法。 （１５）特許請求の範囲第１４項に記載の方法であつて
    、前記第１及び第２プラズマが、さらにヘリウムを含有
    することを特徴とする方法。 （１６）半導体デバイス上の抵抗のパターン形成の方法
    であつて、この方法は：下層の上に電気抵抗を塗布する
    工程と；前記抵抗層の上にバリヤ層を塗布する工程と；
    前記抵抗が形成されるべき場所で前記抵抗とバリヤ層の
    一部にマスクをかける工程と；第１ドライプラズマエッ
    チサイクルにおいてエッチングを行い、前記バリヤ層の
    マスクされていない部分を除去する工程と；第２ドライ
    プラズマエッチサイクルにおいてエッチングを行い、前
    記抵抗層のマスクされていない部分を除去するが、前記
    下層が露出したらすぐに前記第２ドライプラズマエッチ
    を終了する工程と；ウェットバス内でエッチングを行い
    、前記のマスクされていない部分の残留物を除去する工
    程とを有し、それによつて前記半導体デバイス上に縦抵
    抗を形成することを特徴とする方法。 （１７）特許請求の範囲第１６項に記載の方法であつて
    、前記第１ドライプラズマエッチサイクルがＣｌ＿２か
    ら形成される第１プラズマを含有し、圧力３００〜５０
    ０ｍｉｌｌｉｔｏｒｒ、流量率５０〜２００ｓｃｃｍで
    循環し、かつ２５０〜３５０ｗａｔｔｓの高周波電力を
    有することを特徴とする方法。 （１８）特許請求の範囲第１７項に記載の方法であつて
    、前記第１ドライプラズマエッチサイクルが０〜１００
    ｓｃｃｍのヘリウムの導入を含むことを特徴とする方法
    。 （１９）特許請求の範囲第１８項に記載の方法であつて
    、前記第２ドライプラズマエッチサイクルがＣ＿２Ｆ＿
    ６から形成される第２プラズマを含有し、圧力３００〜
    ７００ｍｉｌｌｉｔｏｒｒ、流量率５０〜２００ｓｃｃ
    ｍで循環し、かつ２００〜４００ｗａｔｔｓの高周波電
    力を有することを特徴とする方法。 （２０）特許請求の範囲第１９項に記載の方法であつて
    、前記ウェットバスがＨ＿３ＰＯ＿４と消イオン水の中
    で機能することを特徴とする方法。 （２１）特許請求の範囲第２０項に記載の方法であつて
    、前記バリヤ層を塗布した後に前記バリヤ層上にフォト
    レジスト層を形成する工程をさらに有することを特徴と
    する方法。（２２）特許請求の範囲第２１項に記載の方
    法であつて、前記抵抗層がシリコンの豊富なシリコン窒
    化物を含有することを特徴とする方法。 （２３）特許請求の範囲第２２項に記載の方法であつて
    、前記バリヤ層がチタン窒化物を含有することを特徴と
    する方法。 （２４）特許請求の範囲第２３項に記載の方法であつて
    、前記半導体デバイスがシリコン基板上に形成されるこ
    とを特徴とする方法。 （２５）特許請求の範囲第２４項に記載の方法であつて
    、前記下層が誘電体層であることを特徴とする方法。 （２６）特許請求の範囲第２５項に記載の方法であつて
    、前記誘電体層がガラスであることを特徴とする方法。 （２７）特許請求の範囲第２６項に記載の方法であつて
    、前記第１プラズマがヘリウムを含有しており、かつ前
    記第２プラズマが酸素とヘリウムをさらに含有している
    ことを特徴とする方法。 （２８）特許請求の範囲第２４項に記載の方法であつて
    、前記下層がポリシリコンを含有していることを特徴と
    する方法。 （２９）特許請求の範囲第２４項に記載の方法であつて
    、前記下層がポリ化合物を含有していることを特徴とす
    る方法。 （３０）特許請求の範囲第２４項に記載の方法であつて
    、前記下層がシリコン基板を構成することを特徴とする
    方法。
JP62265514A 1986-10-23 1987-10-22 半導体デバイスのパターン形成方法 Pending JPS63111628A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US922.289 1986-10-23
US06/922,289 US4690728A (en) 1986-10-23 1986-10-23 Pattern delineation of vertical load resistor

Publications (1)

Publication Number Publication Date
JPS63111628A true JPS63111628A (ja) 1988-05-16

Family

ID=25446832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62265514A Pending JPS63111628A (ja) 1986-10-23 1987-10-22 半導体デバイスのパターン形成方法

Country Status (3)

Country Link
US (1) US4690728A (ja)
JP (1) JPS63111628A (ja)
KR (1) KR960013147B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750284A (ja) * 1993-05-26 1995-02-21 Hyundai Electron Ind Co Ltd 半導体物質の非等方性エッチング方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63132452A (ja) * 1986-11-24 1988-06-04 Mitsubishi Electric Corp パタ−ン形成方法
JPH0770524B2 (ja) * 1987-08-19 1995-07-31 富士通株式会社 半導体装置の製造方法
US4808259A (en) * 1988-01-25 1989-02-28 Intel Corporation Plasma etching process for MOS circuit pregate etching utiliizing a multi-step power reduction recipe
US4980301A (en) * 1988-12-21 1990-12-25 At&T Bell Laboratories Method for reducing mobile ion contamination in semiconductor integrated circuits
US5015323A (en) * 1989-10-10 1991-05-14 The United States Of America As Represented By The Secretary Of Commerce Multi-tipped field-emission tool for nanostructure fabrication
JP2509412B2 (ja) * 1991-05-09 1996-06-19 サムスン エレクトロニクス カンパニー リミテッド 半導体装置の製造方法
US5241206A (en) * 1991-07-03 1993-08-31 Micron Technology, Inc. Self-aligned vertical intrinsic resistance
US5177030A (en) * 1991-07-03 1993-01-05 Micron Technology, Inc. Method of making self-aligned vertical intrinsic resistance
US5296093A (en) * 1991-07-24 1994-03-22 Applied Materials, Inc. Process for removal of residues remaining after etching polysilicon layer in formation of integrated circuit structure
US5147499A (en) * 1991-07-24 1992-09-15 Applied Materials, Inc. Process for removal of residues remaining after etching polysilicon layer in formation of integrated circuit structure
WO1993007629A1 (en) * 1991-10-04 1993-04-15 Motorola, Inc. Integrated deposited vertical resistor in a sequential multilayer substrate
JPH06260470A (ja) * 1992-12-16 1994-09-16 Texas Instr Inc <Ti> パターンに作成された金属層の清浄化法
US5433823A (en) * 1993-09-30 1995-07-18 Cain; John L. Selective dry-etching of bi-layer passivation films
US5461000A (en) * 1994-07-05 1995-10-24 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing dielectric as load resistor in 4T SRAM
JPH09503627A (ja) * 1994-08-05 1997-04-08 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 電気的抵抗構造体
US5587696A (en) * 1995-06-28 1996-12-24 Taiwan Semiconductor Manufacturing Company Ltd. High resistance polysilicon resistor for integrated circuits and method of fabrication thereof
US5665629A (en) * 1995-08-11 1997-09-09 International Business Machines Corporation Four transistor SRAM process
US5867087A (en) * 1995-08-24 1999-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional polysilicon resistor for integrated circuits
US5699292A (en) * 1996-01-04 1997-12-16 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5751630A (en) * 1996-08-29 1998-05-12 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5808941A (en) * 1996-01-04 1998-09-15 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5899724A (en) * 1996-05-09 1999-05-04 International Business Machines Corporation Method for fabricating a titanium resistor
US20100330748A1 (en) 1999-10-25 2010-12-30 Xi Chu Method of encapsulating an environmentally sensitive device
US6395644B1 (en) * 2000-01-18 2002-05-28 Advanced Micro Devices, Inc. Process for fabricating a semiconductor device using a silicon-rich silicon nitride ARC
US6491978B1 (en) * 2000-07-10 2002-12-10 Applied Materials, Inc. Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors
GB2379284A (en) * 2001-09-01 2003-03-05 Zarlink Semiconductor Ltd Multiple level photolithography
GB2379796A (en) * 2001-09-14 2003-03-19 Zarlink Semiconductor Ltd A method of forming a low resistance contact
GB2381407B (en) * 2001-10-24 2004-06-30 Zarlink Semiconductor Ltd Dynamic buffering in packet systems
GB2381693B (en) * 2001-11-01 2004-07-14 Zarlink Semiconductor Ltd Automatic masking of interrupts
US8808457B2 (en) 2002-04-15 2014-08-19 Samsung Display Co., Ltd. Apparatus for depositing a multilayer coating on discrete sheets
US20040129674A1 (en) * 2002-08-27 2004-07-08 Tokyo Electron Limited Method and system to enhance the removal of high-k dielectric materials
JP5276824B2 (ja) * 2007-10-17 2013-08-28 スパンション エルエルシー 半導体装置の製造方法
US9184410B2 (en) 2008-12-22 2015-11-10 Samsung Display Co., Ltd. Encapsulated white OLEDs having enhanced optical output
US8590338B2 (en) 2009-12-31 2013-11-26 Samsung Mobile Display Co., Ltd. Evaporator with internal restriction
US10410966B2 (en) 2017-12-19 2019-09-10 International Business Machines Corporation BEOL embedded high density vertical resistor structure
CN110854068B (zh) * 2019-10-28 2022-06-07 Tcl华星光电技术有限公司 Tft阵列基板的制备方法及tft阵列基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900944A (en) * 1973-12-19 1975-08-26 Texas Instruments Inc Method of contacting and connecting semiconductor devices in integrated circuits
JPS5513426B2 (ja) * 1974-06-18 1980-04-09
US4208781A (en) * 1976-09-27 1980-06-24 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer
US4341594A (en) * 1981-02-27 1982-07-27 General Electric Company Method of restoring semiconductor device performance
JPS5850770A (ja) * 1981-09-21 1983-03-25 Hitachi Ltd 半導体装置
US4575923A (en) * 1983-04-06 1986-03-18 North American Philips Corporation Method of manufacturing a high resistance layer having a low temperature coefficient of resistance and semiconductor device having such high resistance layer
US4445966A (en) * 1983-06-20 1984-05-01 Honeywell Inc. Method of plasma etching of films containing chromium
JPS618966A (ja) * 1984-06-22 1986-01-16 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン 金属間化合物半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750284A (ja) * 1993-05-26 1995-02-21 Hyundai Electron Ind Co Ltd 半導体物質の非等方性エッチング方法

Also Published As

Publication number Publication date
KR960013147B1 (ko) 1996-09-30
KR880005663A (ko) 1988-06-29
US4690728A (en) 1987-09-01

Similar Documents

Publication Publication Date Title
JPS63111628A (ja) 半導体デバイスのパターン形成方法
US5880035A (en) Dry etching method
US4289574A (en) Process for patterning metal connections on a semiconductor structure by using an aluminum oxide etch resistant layer
JP2959758B2 (ja) コンタクトホール内の導電性プラグ形成方法
US6647994B1 (en) Method of resist stripping over low-k dielectric material
US4915779A (en) Residue-free plasma etch of high temperature AlCu
US6491042B1 (en) Post etching treatment process for high density oxide etcher
US4184933A (en) Method of fabricating two level interconnects and fuse on an IC
US4980301A (en) Method for reducing mobile ion contamination in semiconductor integrated circuits
JP3259529B2 (ja) 選択エッチング方法
JPH07230988A (ja) 高温金属層上に絶縁体層を形成する方法
KR20040059982A (ko) 반도체소자의 전도 패턴 형성 방법
JP3097338B2 (ja) コンタクトホールの形成方法
US6613680B2 (en) Method of manufacturing a semiconductor device
KR100197116B1 (ko) 반도체 소자의 다층금속배선 형성 방법
KR100282416B1 (ko) 반도체소자의제조방법
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
EP0375255A2 (en) Method for reducing mobile ion contamination in semiconductor integrated circuits
JP2001332510A (ja) 半導体装置およびその製造方法
KR100228343B1 (ko) 반도체 장치의 금속배선 형성방법
JP3466796B2 (ja) 半導体装置の製造方法
JPH0799178A (ja) 半導体装置の製造方法
KR100234907B1 (ko) 반도체 소자 제조방법
JP2003017436A (ja) 半導体装置の製造方法
JP2678049B2 (ja) 半導体装置の洗浄方法