JPS618966A - 金属間化合物半導体集積回路 - Google Patents
金属間化合物半導体集積回路Info
- Publication number
- JPS618966A JPS618966A JP3066285A JP3066285A JPS618966A JP S618966 A JPS618966 A JP S618966A JP 3066285 A JP3066285 A JP 3066285A JP 3066285 A JP3066285 A JP 3066285A JP S618966 A JPS618966 A JP S618966A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- group
- resistive element
- compound semiconductor
- intermetallic compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路に於ける抵抗素子の形成に係
る。
る。
本発明は、例えばゲルマニウム又はシリコンである、■
族半導体の抵抗素子を用いることによって、シート抵抗
がより自由に調節可能な抵抗素子を有する、例えばＧａ
Ａｓである、■−ｖ族金属間化合物半導体集積回路を提
供する。上記抵抗素子は、例えば錫である、抵抗率を制
御するドーパントとともに同時に付着され、又は上記■
族半導体に上記ドーパントが注入又は拡散されてもよい
。
族半導体の抵抗素子を用いることによって、シート抵抗
がより自由に調節可能な抵抗素子を有する、例えばＧａ
Ａｓである、■−ｖ族金属間化合物半導体集積回路を提
供する。上記抵抗素子は、例えば錫である、抵抗率を制
御するドーパントとともに同時に付着され、又は上記■
族半導体に上記ドーパントが注入又は拡散されてもよい
。
半導体集積回路に於ける素子の密度が増加するとともに
、抵抗素子に用い得る一物理的領域は益々小さくなり、
ＧａＡｓ及びその合金の如き金属間化合物半導体を含む
集積回路の場合には、半導体結晶の元素が、抵抗素子と
反応し、抵抗素子に関する特性を変化させることがあり
、これは抵抗素子の抵抗値の調節及び物理的寸法に制約
を与える。
、抵抗素子に用い得る一物理的領域は益々小さくなり、
ＧａＡｓ及びその合金の如き金属間化合物半導体を含む
集積回路の場合には、半導体結晶の元素が、抵抗素子と
反応し、抵抗素子に関する特性を変化させることがあり
、これは抵抗素子の抵抗値の調節及び物理的寸法に制約
を与える。
米国特許第３２４８６７７号明細書は、半導体に影響を
与える不純物が半導体の抵抗素子に与える影響について
記載しており、温度の変動を補償するために異なる種類
の不純物を用いている。
与える不純物が半導体の抵抗素子に与える影響について
記載しており、温度の変動を補償するために異なる種類
の不純物を用いている。
従来、金属間化合物半導体集積回路技術に於て、抵抗素
子は、Ｔｈ１ｎ ５ｏｌｉｄ Ｆｉｌｍｓ 旦、
（１９７１）８１〜１００の文献に記載されている如く
、付着されたＴａＮ及びＴｉＮの如き耐熱材料から形成
されている。しかしながら、それらの材イ
料は、極めて小さなシート抵抗を有するので回路設計を
限定し、又過度の応力により亀裂及びひびを生じる。
子は、Ｔｈ１ｎ ５ｏｌｉｄ Ｆｉｌｍｓ 旦、
（１９７１）８１〜１００の文献に記載されている如く
、付着されたＴａＮ及びＴｉＮの如き耐熱材料から形成
されている。しかしながら、それらの材イ
料は、極めて小さなシート抵抗を有するので回路設計を
限定し、又過度の応力により亀裂及びひびを生じる。
本５発明は、改良された抵抗素子を有する金属間化合物
半導体集積回路を提供することである。
半導体集積回路を提供することである。
〔問題点を解決するための手段〕
本発明は、改良された抵抗素子を有する金属間化合物半
導体集積回路を提供する。本発明により、少くとも１つ
の相互接続された能動素子と抵抗素子とを有する■−■
族金属間化合物半導体集積回路に於て、上記抵抗素子が
、ドープされた■族半導体の領域である、金属間化合物
半導体集積回路が得られる。
導体集積回路を提供する。本発明により、少くとも１つ
の相互接続された能動素子と抵抗素子とを有する■−■
族金属間化合物半導体集積回路に於て、上記抵抗素子が
、ドープされた■族半導体の領域である、金属間化合物
半導体集積回路が得られる。
上記抵抗素子は、上記金属間化合物半導体集積回路がさ
らされる処理条件及び使用条件に適合する、■族の元素
より成る。今日の技術レベルに於て、そのような元素に
は、例えばゲルマニウム及 トびシリコンが
あり、又ダイアモンド同素体の形の炭素及び”灰色錫″
として知られる形の錫がある。
らされる処理条件及び使用条件に適合する、■族の元素
より成る。今日の技術レベルに於て、そのような元素に
は、例えばゲルマニウム及 トびシリコンが
あり、又ダイアモンド同素体の形の炭素及び”灰色錫″
として知られる形の錫がある。
現時点では、ダイアモンド同素体の形の炭素及び灰色錫
の形の錫はコスト及び温度に関して問題があり、従って
今日の集積回路にはゲルマニウム及びシリコンがより有
用である。
の形の錫はコスト及び温度に関して問題があり、従って
今日の集積回路にはゲルマニウム及びシリコンがより有
用である。
集積回路に抵抗素子を設ける場合には、抵抗素子の領域
及び厚さが制限きれ、それらは集積回路の密度及び配線
により決定されるので、抵抗素子に用いられる材料の抵
抗率を調節し得ることが極めて重要となる。更に、既に
配置された抵抗素子は、集積回路の形成に於ける処理工
程の影響に耐えねばならない。拡散、化学的気相付着、
及びアニーリングの如き処理工程は、しばしば、抵抗素
子の中に又は外へ元素を移動させて、抵抗値を変化させ
、又基板中の隣接する元素に影響を与える可能性があり
、化学反応が生じる場合には、寸法の変化をも生ぜしめ
ることがある。金属間化合物半導体が、ＧａＡｓ、又は
ＧａＡｌＡｓの如きその合金の場合のように、揮発性又
は高拡散性の如き特性を１つの元素が有している化合物
である場合には、すべての問題を解決する抵抗素子を得
ることは困難である。
及び厚さが制限きれ、それらは集積回路の密度及び配線
により決定されるので、抵抗素子に用いられる材料の抵
抗率を調節し得ることが極めて重要となる。更に、既に
配置された抵抗素子は、集積回路の形成に於ける処理工
程の影響に耐えねばならない。拡散、化学的気相付着、
及びアニーリングの如き処理工程は、しばしば、抵抗素
子の中に又は外へ元素を移動させて、抵抗値を変化させ
、又基板中の隣接する元素に影響を与える可能性があり
、化学反応が生じる場合には、寸法の変化をも生ぜしめ
ることがある。金属間化合物半導体が、ＧａＡｓ、又は
ＧａＡｌＡｓの如きその合金の場合のように、揮発性又
は高拡散性の如き特性を１つの元素が有している化合物
である場合には、すべての問題を解決する抵抗素子を得
ることは困難である。
■族の元素、即ちゲルマニウム及びシリコンは、所望の
抵抗率ρを生じるようにドーグすることができ、使用条
件及び処理条件による抵抗率の調節はドーピングにより
行われ、砒化ガリウム又はその合金からの元素は抵抗素
子に於てドーパントとして働くにすぎないことが解った
。抵抗素子をｌ１ｌ−■族金属間化合物半導体内に直接
設けることができるが、同一のドーパントは■族の元素
に対してより大きな固溶解度を有しており、従ってＧｅ
又はＳｌを用いることにより、抵抗率をより自由に調節
することができる。
抵抗率ρを生じるようにドーグすることができ、使用条
件及び処理条件による抵抗率の調節はドーピングにより
行われ、砒化ガリウム又はその合金からの元素は抵抗素
子に於てドーパントとして働くにすぎないことが解った
。抵抗素子をｌ１ｌ−■族金属間化合物半導体内に直接
設けることができるが、同一のドーパントは■族の元素
に対してより大きな固溶解度を有しており、従ってＧｅ
又はＳｌを用いることにより、抵抗率をより自由に調節
することができる。
本発明による抵抗素子の形成に於て、ゲルマニウム又は
シリコンを抵抗率を制御するドーパントとともに同時に
付着することができるが、又は別個に付着したゲルマニ
ウム又はシリコンにドーパントを注入又は拡散してもよ
い。ゲルマニウム及びシリコンの格子間隔はＧａＡｓの
如きＩ−Ｖ族金属間化合物半導体の格子間隔と余り異な
っていないので、歪み及び亀裂が最小限になり、ゲルマ
ニウム又はシリコンに於ける、硼素の如き、導電型に影
響を与える不純物は、概してＧａＡｓに対する絶縁特性
を与える。
シリコンを抵抗率を制御するドーパントとともに同時に
付着することができるが、又は別個に付着したゲルマニ
ウム又はシリコンにドーパントを注入又は拡散してもよ
い。ゲルマニウム及びシリコンの格子間隔はＧａＡｓの
如きＩ−Ｖ族金属間化合物半導体の格子間隔と余り異な
っていないので、歪み及び亀裂が最小限になり、ゲルマ
ニウム又はシリコンに於ける、硼素の如き、導電型に影
響を与える不純物は、概してＧａＡｓに対する絶縁特性
を与える。
ゲルマニウム及びシリコンに於ける、■−■族金属間化
合物半導体の成分、特に砒素の固溶解度は、ＧａＡｓに
於ける殆どのＮ型ドーパントよりも高い。従って、シー
ト抵抗をより自由に調節することが可能になり、より小
さな回路素子の形成が可能になる。砒素はＧａＡｓの元
素成分であるので、砒素をドープされたゲル、マニウム
又はシリコンを付着しても、又はＧａＡｓ上のゲルマニ
ウム又はシリコン中に砒素をイオン注入しても、ＧａＡ
ｓは何ら悪影響を受けない。ゲルマニウム又はシリコン
中に、砒素の如き他のドーパントを用いることもできる
。Ｐ型抵抗素子の形成とともにｃａＡ８集積回路の素子
分離を同時に行う場合には、ゲルマニウム又はシリコン
は、Ｇ ａＡ ｓを′ −ツチ・グしない溶
液又は気体により容易に−ツチングされる。従って、抵
抗素子の湿式の化学的エツチング又はプラズマ・エツチ
ングに於て、高い選択性が得られる。又、高濃度にドー
プされたゲルマニウム又はシリコンの元素は、ＧａＡｓ
の元素よりも光の影響を受けず、又ゲルマニウム又はツ
リコンが極めて狭い禁止帯の幅を有することにより、ゲ
ルマニウム又はシリコン中及びその界面の両方に於ける
深いレベルのトラップの影響を余り受けない。抵抗素子
が多結晶の場合、光の影響は更に減少する。
合物半導体の成分、特に砒素の固溶解度は、ＧａＡｓに
於ける殆どのＮ型ドーパントよりも高い。従って、シー
ト抵抗をより自由に調節することが可能になり、より小
さな回路素子の形成が可能になる。砒素はＧａＡｓの元
素成分であるので、砒素をドープされたゲル、マニウム
又はシリコンを付着しても、又はＧａＡｓ上のゲルマニ
ウム又はシリコン中に砒素をイオン注入しても、ＧａＡ
ｓは何ら悪影響を受けない。ゲルマニウム又はシリコン
中に、砒素の如き他のドーパントを用いることもできる
。Ｐ型抵抗素子の形成とともにｃａＡ８集積回路の素子
分離を同時に行う場合には、ゲルマニウム又はシリコン
は、Ｇ ａＡ ｓを′ −ツチ・グしない溶
液又は気体により容易に−ツチングされる。従って、抵
抗素子の湿式の化学的エツチング又はプラズマ・エツチ
ングに於て、高い選択性が得られる。又、高濃度にドー
プされたゲルマニウム又はシリコンの元素は、ＧａＡｓ
の元素よりも光の影響を受けず、又ゲルマニウム又はツ
リコンが極めて狭い禁止帯の幅を有することにより、ゲ
ルマニウム又はシリコン中及びその界面の両方に於ける
深いレベルのトラップの影響を余り受けない。抵抗素子
が多結晶の場合、光の影響は更に減少する。
第１図に於て、上面に能動領域２及び３を有するＧａＡ
ｓ基板１、並びにそれらの能動領域の外部オーム接点４
及び６が部分的に示されている。
ｓ基板１、並びにそれらの能動領域の外部オーム接点４
及び６が部分的に示されている。
基板１の表面７上に、２つの能動領域２及び３を接続し
ている抵抗素子６が示されている。
ている抵抗素子６が示されている。
本発明に於て、抵抗素子６は■族半導体より成り、基板
１は■−■族金属間化合物半導体より成る。領域２及び
３は、例えば、ＦＥＴのンース及びドレイン電極、又は
バイポーラ型素子のエミツ２１、−、、え、よ−ｓｖ、
ｐ−ｃあ、０ “ｉ第２図の構造体は
、金属間化合物半導体の基板１上に於ける抵抗素チロの
形成を示している。基板１０表面Ｚ上に、該表面を露出
させる開孔９を有するレジスト・パターン８を付着する
。Ｓｉ又はＧｅ０層即ち抵抗素子６を、矢印の方向に、
開孔９内に付着する。抵抗素子の周囲の輪郭はレジスト
・パターン８中の開孔９により限定され、厚さは概して
付着条件によって限定される。勿論、レジスト・パター
ン８上にも、同じ厚さのＧｅ又はＳｉの層１ｏが付着さ
れるが、この層１ｏは後にレジスト・パターン８ととも
に除去する。レジスト・パターン８の代りに、５ｔ０２
の如きレジスト以外の材料の層を用いた場合には、その
層は抵抗素子６だけを残すように除去する。
１は■−■族金属間化合物半導体より成る。領域２及び
３は、例えば、ＦＥＴのンース及びドレイン電極、又は
バイポーラ型素子のエミツ２１、−、、え、よ−ｓｖ、
ｐ−ｃあ、０ “ｉ第２図の構造体は
、金属間化合物半導体の基板１上に於ける抵抗素チロの
形成を示している。基板１０表面Ｚ上に、該表面を露出
させる開孔９を有するレジスト・パターン８を付着する
。Ｓｉ又はＧｅ０層即ち抵抗素子６を、矢印の方向に、
開孔９内に付着する。抵抗素子の周囲の輪郭はレジスト
・パターン８中の開孔９により限定され、厚さは概して
付着条件によって限定される。勿論、レジスト・パター
ン８上にも、同じ厚さのＧｅ又はＳｉの層１ｏが付着さ
れるが、この層１ｏは後にレジスト・パターン８ととも
に除去する。レジスト・パターン８の代りに、５ｔ０２
の如きレジスト以外の材料の層を用いた場合には、その
層は抵抗素子６だけを残すように除去する。
矢印１１により示されている抵抗素チロの付着に於て、
抵抗素チロのための元素と、抵抗率を制御するための適
当なドーパントとを、同時に付着することができる。
抵抗素チロのための元素と、抵抗率を制御するための適
当なドーパントとを、同時に付着することができる。
次に、第６図を参照して、抵抗素子を形成した後の抵抗
率の変更について説明する。第６図に於て、抵抗素子６
を、通常は他の処理工程の一部として、表面７上に形成
し、それから例えばＳｎ、Ａｓ、Ｂ、Ｐ、Ｉｎ、Ｇａ、
又はＡ４の元素の１つを用いて、イオン注入又は拡散に
よるドーピングの如き技術により、適当な抵抗率に変更
する。
率の変更について説明する。第６図に於て、抵抗素子６
を、通常は他の処理工程の一部として、表面７上に形成
し、それから例えばＳｎ、Ａｓ、Ｂ、Ｐ、Ｉｎ、Ｇａ、
又はＡ４の元素の１つを用いて、イオン注入又は拡散に
よるドーピングの如き技術により、適当な抵抗率に変更
する。
抵抗素子６は、単結晶又は多結晶のいずれでもよい。イ
オン注入又はドーパントの導入が隣接領域に望ましくな
い影響を与えないように、マスク（図示せず）が用いら
れる。
オン注入又はドーパントの導入が隣接領域に望ましくな
い影響を与えないように、マスク（図示せず）が用いら
れる。
砒素をイオン注入又は拡散によりドープすることによっ
て、■族半導体の抵抗素子６はＮ型になるが、その砒素
はＧａＡｓの基板に何ら著しい影響を与えない。同様に
、硼素がイオン注入される場合には、抵抗素子６はＰ型
になり、その硼素はＧａＡｓの基板１のマスクされてい
ない部分に絶縁特性を与える。
て、■族半導体の抵抗素子６はＮ型になるが、その砒素
はＧａＡｓの基板に何ら著しい影響を与えない。同様に
、硼素がイオン注入される場合には、抵抗素子６はＰ型
になり、その硼素はＧａＡｓの基板１のマスクされてい
ない部分に絶縁特性を与える。
本発明の一実施例について、第１図を参照して説明する
と、基板１はＧａＡｓであり、抵抗素子６は錫をドープ
されたＧｅである。ゲルマニウムを、抵抗加熱又は電子
ビームを用いて、基板の表面Ｚ上に蒸着する。錫の蒸気
圧はゲルマニウムの蒸気圧と実質的に同一であり、又錫
はゲルマニウムに対して極めて高い固溶解度を有してい
るので、ドープされていないゲルマニウムを測定された
量の錫と混合し、矢印１１により示す如く、同一のボー
トから同時にそれらを蒸着することによって、制御され
た量の錫を有するゲルマニウムの抵抗素子６を形成する
ことができる。出発混合物に比例する再現性を最終的な
抵抗素子の組成物に与えるためには、蒸着が最後迄行わ
れる。粒度を修正することにより、抵抗素子の特性及び
再現性を更に調節するために、基板温度を用いることが
できる。
と、基板１はＧａＡｓであり、抵抗素子６は錫をドープ
されたＧｅである。ゲルマニウムを、抵抗加熱又は電子
ビームを用いて、基板の表面Ｚ上に蒸着する。錫の蒸気
圧はゲルマニウムの蒸気圧と実質的に同一であり、又錫
はゲルマニウムに対して極めて高い固溶解度を有してい
るので、ドープされていないゲルマニウムを測定された
量の錫と混合し、矢印１１により示す如く、同一のボー
トから同時にそれらを蒸着することによって、制御され
た量の錫を有するゲルマニウムの抵抗素子６を形成する
ことができる。出発混合物に比例する再現性を最終的な
抵抗素子の組成物に与えるためには、蒸着が最後迄行わ
れる。粒度を修正することにより、抵抗素子の特性及び
再現性を更に調節するために、基板温度を用いることが
できる。
本発明により、改良された抵抗素子を有する金属間化合
物半導体集積回路が得られる。
物半導体集積回路が得られる。
第１図は基板に於ける２つの能動領域を接続している本
発明の一実施例に於ける抵抗素子を示す断面図、第２図
は本発明に於ける抵抗素子の付着を示す断面図、第３図
は本発明に於ける抵抗素子の抵抗率の変更を示す断面図
である。 １・・・・■−■族金属間化合物半導体（ＧａＡｓ）の
基板、２．６・・・・能動領域、４．５・・・・オーム
接点、６・・・・抵抗素子（Ｇｅ又はＳｉ０層）、７・
・・・基板の表面、８・・・・レジスト・パターン、９
・・・・開孔、１０・・・・Ｇｅ又はＳｌの層、１１・
・・・抵抗素子の付着。
発明の一実施例に於ける抵抗素子を示す断面図、第２図
は本発明に於ける抵抗素子の付着を示す断面図、第３図
は本発明に於ける抵抗素子の抵抗率の変更を示す断面図
である。 １・・・・■−■族金属間化合物半導体（ＧａＡｓ）の
基板、２．６・・・・能動領域、４．５・・・・オーム
接点、６・・・・抵抗素子（Ｇｅ又はＳｉ０層）、７・
・・・基板の表面、８・・・・レジスト・パターン、９
・・・・開孔、１０・・・・Ｇｅ又はＳｌの層、１１・
・・・抵抗素子の付着。
Claims (3)
- （１）少くとも１つの相互接続された能動素子と抵抗素
子とを有するIII−Ｖ族金属間化合物半導体集積回路に
於て、上記抵抗素子が、ドープされたIV族半導体の領域
である、金属間化合物半導体集積回路。 - （２）IV族半導体のためのドーパントがＳｎ、Ａｓ、Ｂ
、Ｐ、Ｉｎ、Ｇａ、及びＡｌより成る群から選択されて
いる、特許請求の範囲第（１）項に記載の金属間化合物
半導体集積回路。 - （３）III−Ｖ族金属間化合物半導体がＧａＡｓであり
、IV族半導体がＧｅ及びＳｉより成る群から選択され、
上記IV族半導体のためのドーパントが錫である、特許請
求の範囲第（１）項に記載の金属間化合物半導体集積回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62382084A | 1984-06-22 | 1984-06-22 | |
| US623820 | 1984-06-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS618966A true JPS618966A (ja) | 1986-01-16 |
| JPH0558581B2 JPH0558581B2 (ja) | 1993-08-26 |
Family
ID=24499525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3066285A Granted JPS618966A (ja) | 1984-06-22 | 1985-02-20 | 金属間化合物半導体集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0165538B1 (ja) |
| JP (1) | JPS618966A (ja) |
| DE (1) | DE3583970D1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4755480A (en) * | 1986-02-03 | 1988-07-05 | Intel Corporation | Method of making a silicon nitride resistor using plasma enhanced chemical vapor deposition |
| GB2186116B (en) * | 1986-02-03 | 1989-11-22 | Intel Corp | Plasma enhanced chemical vapor deposited vertical resistor |
| US4690728A (en) * | 1986-10-23 | 1987-09-01 | Intel Corporation | Pattern delineation of vertical load resistor |
| JPH01308063A (ja) * | 1988-06-07 | 1989-12-12 | Oki Electric Ind Co Ltd | 半導体抵抗素子及びその形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074465A (ja) * | 1983-06-03 | 1985-04-26 | エレクトロニクス リサ−チ アンド サ−ビス オ−ガニゼ−シヨン，インダストリアル テクノロジイ リサ−チ インスチチユ−ト | 多結晶シリコン抵抗体 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4467519A (en) * | 1982-04-01 | 1984-08-28 | International Business Machines Corporation | Process for fabricating polycrystalline silicon film resistors |
-
1985
- 1985-02-20 JP JP3066285A patent/JPS618966A/ja active Granted
- 1985-06-11 DE DE8585107135T patent/DE3583970D1/de not_active Expired - Fee Related
- 1985-06-11 EP EP19850107135 patent/EP0165538B1/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074465A (ja) * | 1983-06-03 | 1985-04-26 | エレクトロニクス リサ−チ アンド サ−ビス オ−ガニゼ−シヨン，インダストリアル テクノロジイ リサ−チ インスチチユ−ト | 多結晶シリコン抵抗体 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0165538B1 (en) | 1991-09-04 |
| JPH0558581B2 (ja) | 1993-08-26 |
| EP0165538A3 (en) | 1987-11-25 |
| EP0165538A2 (en) | 1985-12-27 |
| DE3583970D1 (de) | 1991-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6524924B1 (en) | Semiconductor device and process of producing the same | |
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| US5242858A (en) | Process for preparing semiconductor device by use of a flattening agent and diffusion | |
| US4643777A (en) | Method of manufacturing a semiconductor device comprising resistors of high and low resistances | |
| GB1567808A (en) | Semiconductor devices and method of manufacturing the same | |
| US5187559A (en) | Semiconductor device and process for producing same | |
| DE69123884T2 (de) | Verfahren und Struktur zur Verbindung von verschiedenen Zonen aus Polysilizium für integrierte Schaltkreise | |
| EP0646970B1 (en) | Semiconductor device having a deep impurity level for high temperature range operation | |
| US3629782A (en) | Resistor with means for decreasing current density | |
| EP0045181A2 (en) | High electron mobility heterojunction semiconductor device and method of manufacturing | |
| US5587326A (en) | Method of forming bipolar junction transistor of epitaxial planar type | |
| JPS618966A (ja) | 金属間化合物半導体集積回路 | |
| US4912538A (en) | Structured semiconductor body | |
| US3582410A (en) | Process for producing metal base semiconductor devices | |
| US4851359A (en) | Method of producing an electrical resistor by implanting a semiconductor material with rare gas | |
| US5793109A (en) | Structure of ohmic electrode for semiconductor by atomic layer doping | |
| US6465816B2 (en) | Semiconductor device and manufacturing method of the same | |
| US5138425A (en) | Semiconductor integrated circuit device with nitride barrier layer ion implanted with resistivity decreasing elements | |
| JP2793837B2 (ja) | 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ | |
| GB2137019A (en) | Semiconductor Device and Method for Manufacturing | |
| JPH0230573B2 (ja) | ||
| KR940005445B1 (ko) | 반도체 저항소자와 제조방법 | |
| KR800000888B1 (ko) | 반도체 장치 | |
| KR0129127B1 (ko) | 반도체 장치 | |
| KR930010675B1 (ko) | Mbe를 이용한 반도체 소자 제조방법 |