JPH1092934A - 半導体素子の金属層間絶縁膜形成方法 - Google Patents

半導体素子の金属層間絶縁膜形成方法

Info

Publication number
JPH1092934A
JPH1092934A JP9165858A JP16585897A JPH1092934A JP H1092934 A JPH1092934 A JP H1092934A JP 9165858 A JP9165858 A JP 9165858A JP 16585897 A JP16585897 A JP 16585897A JP H1092934 A JPH1092934 A JP H1092934A
Authority
JP
Japan
Prior art keywords
insulating film
forming
peripheral circuit
semiconductor device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9165858A
Other languages
English (en)
Inventor
Tozen Shin
東 善 辛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH1092934A publication Critical patent/JPH1092934A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 層間絶縁膜の一部を構成するSOGがビアホ
−ル6側壁に露出されることを防止するためSOGの変
形及びその内部に含有された水分がビアホ−ル内部に流
入することを防止することができる層間絶縁膜形成方法
を提供する。 【解決手段】 セル領域20と周辺回路領域30に区分
された基板の下部構造層1上に多数の下部金属パタ−ン
2を形成し、下部構造層上に第1絶縁膜3及び第2絶縁
膜4を形成し、第2絶縁膜4を周辺回路領域30に形成
された下部金属パタ−ン2上端まで除去し、下部金属パ
タ−ン2間に第2絶縁膜4を残留させることにより周辺
回路領域を平坦化させる。この後、全体構造上部にO3
−TEOS酸化膜5を形成して周辺回路領域及びセル領
域を平坦化することになる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は多重金属配線構造を
有する半導体素子の金属層間絶縁膜形成方法に関し、特
にセル領域と周辺回路領域間に広域段差(global
topology)を有する素子における上部金属配
線と下部金属配線を信頼できるように連結することがで
きる金属層間絶縁膜形成方法に関するものである。
【0002】
【従来の技術】多重金属配線間の絶縁膜平坦化に主に用
いられる方法はSOG(spin on glass)
平坦化方法,O3 −TEOS(Tetra Ethyl
eneOrtho Silicate)酸化膜平坦化方
法,SOG部分全面蝕刻平坦化方法及びO3 −TEOS
酸化膜+SOG全面蝕刻平坦化方法等がある。
【0003】上述した平坦化方法には各々長短所がある
が、先ずSOG平坦化方法の場合、金属パターン間の埋
め立て効果及び平坦化特性は優秀な反面、ビアホール側
面においてSOGが露出されるためビアホール形成時、
側壁の屈曲現象或いは水分放出現象等が発生する。した
がって、微細なビアホール内部において上部金属パター
ンと下部金属パターンを連結することが難しいためビア
ホールを通じた配線の信頼性を低下することになる。
【0004】O3 −TEOS酸化膜平坦化方法の場合、
ビアホールを通じた配線の信頼性を確保することができ
る反面、下層構造の段差が不良であるか、周辺回路領域
等パターン間の間隔が広い場合、平坦化の限界のため金
属パターン間の断線、合線が発生し、上部金属パターン
が細くなるため金属配線の信頼性が低下することにな
る。
【0005】更に、SOG部分全面蝕刻平坦化方法の場
合、ビアホール側面におけるSOGの露出程度を減少す
ることができるためO3 −TEOS酸化膜平坦化方法と
同様にビアホールを通じた配線側面においては良好であ
るが、SOGの露出程度を減少しようとすればするほど
平坦性が低下するため限界がある。
【0006】O3 −TEOS酸化膜とSOG膜の全面蝕
刻平坦化技術は平坦性が優秀で更にビアホール側面にお
けるSOG露出を抑制することができるため信頼性のあ
る金属配線をすることができる反面、SOG全面蝕刻時
3 −TEOS酸化膜との蝕刻選択比制御等の工程上の
難度が高く、工程マージンが小さいのみならずSOGと
上部金属配線との隔離のため絶縁膜の蒸着を必要とし、
工程数が多くなるため製造単価が高くなる。
【0007】
【発明が解決しようとする課題】したがって、本発明は
金属層間絶縁膜平坦化工程を改善し、上述した問題点を
解決することができる半導体素子の金属層間絶縁膜形成
方法を提供することにその目的がある。
【0008】
【課題を解決するための手段】上述した目的を達成する
ための本発明はセル領域と周辺回路領域に区分された基
板の下部構造層上に多数の下部金属パターンを形成する
段階と、下部金属パターンを包含した下部構造層に第1
絶縁膜を形成する段階と、第1絶縁膜上に第2絶縁膜を
形成する段階と、第2絶縁膜を周辺回路領域に形成され
た下部金属パターン上端まで除去し、下部金属パターン
間に第2絶縁膜を残留させ、周辺回路領域を平坦化させ
る段階と、全体構造上にO3 −TEOS酸化膜を形成
し、周辺回路領域及びセル領域を平坦化させる段階とに
よりなる。
【0009】
【発明の実施の形態】以下、本発明を添付した図面を参
照して詳細に説明する。図1乃至図6は本発明の実施例
による半導体素子の金属層間絶縁膜形成方法を説明する
ため図示した素子の断面図であり、本発明を各段階別に
説明する。
【0010】図1を参照すると、先ず基板10上部にセル
領域20と周辺回路領域30に区分された下部構造層1を形
成し、下部構造層1上部に多数の下部金属パターン2を
形成する。第1絶縁膜3は多数の下部金属パターン2を
包含する下部構造層1上に形成される。
【0011】図1に図示されたように、下部構造層1に
はセル領域20が周辺回路領域30より高いため形成される
広域屈曲部40が存在するようになる。セル領域20の下部
金属パターン2の夫々の間隔は狭く均一である反面、周
辺回路領域30に形成された下部金属パターン2の夫々の
間隔は広く均一ではない。
【0012】図2は第1絶縁膜3上に第2絶縁膜4が形
成されたことを図示する。第2絶縁膜4は炭素成分を含
有した有機系SOG又はSOP(spin on po
lymer)を回転方式により塗布し、450℃以下に
おいて熱処理(curing)を実施して形成する。
【0013】図3は第2絶縁膜4を周辺回路領域30にあ
る下部金属パターン2上端まで全面蝕刻(etch−b
ack)し、下部金属パターン2間の空間に第2絶縁膜
4Aを残留させた状態を図示した。残留した第2絶縁膜4A
のため周辺回路領域30が平坦化されることが分かる。
【0014】第2絶縁膜4に対する全面蝕刻工程は酸素
プラズマを用いたものであり、既存の蝕刻装置、光感光
膜除去装置或いはプラズマ蒸着装置等を用いてなり、蝕
刻時第1絶縁膜3或いは下部構造層1等に蝕刻損失を発
生させることなく第2絶縁膜4のみを蝕刻する。
【0015】図4は下部金属パターン2間に第2絶縁膜
4Aを残留させた後全体構造上にO3−TEOS酸化膜5
を蒸着した状態を図示した。したがって、第1絶縁膜
3、残留した第2絶縁膜4A及びO3 −TEOS酸化膜5
とによりなる金属層間絶縁膜が最終的に形成される。
【0016】O3 −TEOS酸化膜5を形成することに
より酸素プラズマによる第2絶縁膜4(図2参照)蝕刻
時に平坦性が低下したセル領域20の互いの間隔が狭く均
一な下部金属パターン2が再平坦化されるため下部金属
パターン2は全領域20,30において完全に平坦化され、
且つセル領域20と周辺回路領域30間の段差も緩和され
る。
【0017】図5は層間絶縁膜を構成するO3 −TEO
S酸化膜5及び第1絶縁膜の一部分を順次に蝕刻するこ
とにより周辺回路領域30の下部金属パターン2上にビア
ホール6が形成された状態を図示した。
【0018】図6はビアホール6を包含する全体構造上
部に上部金属パターン7を形成した状態を図示した素子
の断面図である。上部金属パターン7がビアホール6を
通じて下部金属パターン2と連結されて多重金属配線が
完成する。
【0019】図5及び図6に図示されたように、ビアホ
ール6側壁には下部金属パターン3間に残留するSOG
又はSOPで形成された第2絶縁膜4Aは露出されない。
したがって、SOG膜又はSOP膜が後退することによ
り発生するビアホール6側壁の屈曲現象とSOG膜内に
存在する水分がビアホール6内部に流出される現象が起
きないようになり上部金属パターン7と下部金属パター
ン2間に断線及び空極(void)が発生しないように
なる。
【0020】
【発明の効果】上述したように本発明はセル領域と周辺
回路領域の段差が大きいメモリ半導体素子の多層間金属
配線において、ビアホール内における金属線の断線及び
合線等を防止して配線の信頼性を増大させることができ
るとともに、最も信頼性のある工程のO3 −TEOS+
SOG全面蝕刻平坦化工程よりも工程が容易であり且つ
工程数も減少する。したがって収率増大及び工程製造単
価の面で効果があり,金属配線下部のキャパシタ形成工
程等においても工程マージンを確保することができるた
め、より高集積的な半導体素子開発が容易になる。
【図面の簡単な説明】
【図1】本発明による半導体素子の金属層間絶縁膜形成
過程を説明するための素子の断面図である。
【図2】本発明による半導体素子の金属層間絶縁膜形成
過程を説明するための素子の断面図である。
【図3】本発明による半導体素子の金属層間絶縁膜形成
過程を説明するための素子の断面図である。
【図4】本発明による半導体素子の金属層間絶縁膜形成
過程を説明するための素子の断面図である。
【図5】本発明による半導体素子の金属層間絶縁膜形成
過程を説明するための素子の断面図である。
【図6】本発明による半導体素子の金属層間絶縁膜形成
過程を説明するための素子の断面図である。
【符号の説明】
1…下部構造層 2…下部金属パターン 3…第1絶縁膜 4…第2絶縁膜 4A…第2残留絶縁膜 5…O3 −TEOS酸化膜 6…ビアホール 7…上部金属パターン 10…基板 20…セル領域 30…周辺回路領域 40…広域屈曲部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子の金属層間絶縁膜形成方法に
    おいて、 セル領域と周辺回路領域に区分された基板の下部構造層
    上に多数の下部金属パターンを形成する段階と、 前記下部金属パターンを包含する前記下部構造層上に第
    1絶縁膜を形成する段階と、 前記第1絶縁膜上に第2絶縁膜を形成する段階と、 前記第2絶縁膜を前記周辺回路領域に形成された前記下
    部金属パターン上端まで除去し、前記下部金属パターン
    間に第2絶縁膜を残留させ、前記周辺回路領域を平坦化
    させる段階と、 全体構造上部にO3 −TEOS酸化膜を形成し、前記周
    辺回路領域及び前記セル領域を平坦化させる段階とから
    なることを特徴とする半導体素子の金属層間絶縁膜形成
    方法。
  2. 【請求項2】 請求項1において、 前記第2絶縁膜はSOGを回転方式により塗布した後、
    450℃以下における熱処理を通じて形成されることを
    特徴とする半導体素子の金属層間絶縁膜形成方法。
  3. 【請求項3】 請求項1において、 前記第2絶縁膜はSOPを回転方式により塗布した後、
    450℃以下における熱処理を通じて形成されることを
    特徴とする半導体素子の金属層間絶縁膜形成方法。
  4. 【請求項4】 請求項1において、 前記第2絶縁膜は酸素プラズマを用いた全面蝕刻工程を
    通じて除去されることを特徴とする半導体素子の金属層
    間絶縁膜形成方法。
  5. 【請求項5】 半導体素子の金属層間絶縁膜形成方法に
    おいて、 セル領域と周辺回路領域に区分された基板の下部構造層
    上に多数の下部金属パターンを形成する段階と、 前記下部金属パターンを包含する前記下部構造層上に第
    1絶縁膜を形成する段階と、 前記第1絶縁膜上に第2絶縁膜を形成する段階と、 前記第2絶縁膜を前記周辺回路領域に形成された前記下
    部金属パターン上端まで全面蝕刻し、前記下部金属パタ
    ーン間に第2絶縁膜を残留させ、前記周辺回路領域を平
    坦化させる段階と、 全体構造上部にO3 −TEOS酸化膜を蒸着して前記周
    辺回路領域及び前記セル領域を平坦化させる段階と、 前記O3 −TEOS酸化膜と前記第1絶縁膜の一部分を
    順次に蝕刻し、前記周辺回路領域の下部金属パターン上
    にビアホールを形成する段階と、 前記ビアホールを包含する全体構造上部に金属パターン
    を形成する前記上部金属パターンを前記ビアホールを通
    じて下部金属パターンと連結させる段階とによりなるこ
    とを特徴とする半導体素子の金属層間絶縁膜形成方法。
JP9165858A 1996-06-28 1997-06-23 半導体素子の金属層間絶縁膜形成方法 Pending JPH1092934A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR96-24949 1996-06-28
KR1019960024949A KR100221583B1 (ko) 1996-06-28 1996-06-28 반도체 소자의 금속 층간 절연막 형성 방법

Publications (1)

Publication Number Publication Date
JPH1092934A true JPH1092934A (ja) 1998-04-10

Family

ID=19464180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9165858A Pending JPH1092934A (ja) 1996-06-28 1997-06-23 半導体素子の金属層間絶縁膜形成方法

Country Status (3)

Country Link
JP (1) JPH1092934A (ja)
KR (1) KR100221583B1 (ja)
CN (1) CN1091946C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607363B1 (ko) 2004-12-29 2006-08-01 동부일렉트로닉스 주식회사 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607363B1 (ko) 2004-12-29 2006-08-01 동부일렉트로닉스 주식회사 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법

Also Published As

Publication number Publication date
KR980005573A (ko) 1998-03-30
CN1177205A (zh) 1998-03-25
CN1091946C (zh) 2002-10-02
KR100221583B1 (ko) 1999-09-15

Similar Documents

Publication Publication Date Title
JPH0955429A (ja) 半導体装置およびその製造方法
JPH10294316A (ja) 半導体装置及びその製造方法
JP2008042219A (ja) 半導体装置の多層金属配線の形成方法
KR0179289B1 (ko) 금속배선 형성방법
TW200910520A (en) Method for forming contact in semiconductor device
JP3920590B2 (ja) 半導体装置の製造方法
JP2001210645A (ja) 半導体装置及び半導体装置の製造方法
US5966632A (en) Method of forming borderless metal to contact structure
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JPH1092934A (ja) 半導体素子の金属層間絶縁膜形成方法
JP2000003915A (ja) 集積回路にコンタクトプラグを形成し、同時に基板表面を平坦化する方法
JP3400162B2 (ja) 半導体装置の製造方法
JP2003338539A (ja) 半導体素子の金属配線形成方法
JP2001203159A (ja) 半導体素子のオーバーレイバーニヤ形成方法
KR100257151B1 (ko) 반도체 소자의 다중 금속 배선의 층간 절연막 형성방법
KR101068142B1 (ko) 반도체소자의 콘택플러그 형성방법
KR20030050790A (ko) 반도체 패드 영역 및 퓨즈 영역 형성방법
KR100368979B1 (ko) 반도체소자의다층금속배선형성방법
JPH08288385A (ja) 半導体装置の製造方法
JPH07211714A (ja) 半導体装置の製造方法
KR100290466B1 (ko) 반도체소자의 제조방법
KR100439477B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR20000015122A (ko) 반도체 소자의 바이어 컨택 형성 방법
JPS61187251A (ja) 半導体装置の製造方法
KR100265835B1 (ko) 반도체소자의금속배선형성방법