CN1177205A - 形成半导体器件的层间绝缘膜的方法 - Google Patents
形成半导体器件的层间绝缘膜的方法 Download PDFInfo
- Publication number
- CN1177205A CN1177205A CN97111872A CN97111872A CN1177205A CN 1177205 A CN1177205 A CN 1177205A CN 97111872 A CN97111872 A CN 97111872A CN 97111872 A CN97111872 A CN 97111872A CN 1177205 A CN1177205 A CN 1177205A
- Authority
- CN
- China
- Prior art keywords
- dielectric film
- film
- peripheral circuit
- lower metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000011229 interlayer Substances 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000002184 metal Substances 0.000 claims abstract description 39
- 230000002093 peripheral effect Effects 0.000 claims abstract description 28
- 239000011521 glass Substances 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 230000001413 cellular effect Effects 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 2
- 230000035515 penetration Effects 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种形成层间绝缘膜的方法,能够防止部分层间绝缘膜暴露,从而可以防止绝缘层的弯曲和绝缘层中所含水汽散发。本发明的方法包括以下步骤:在分成单元区和外围电路区的底层上形成多个下层金属图形;在底层上形成第一绝缘膜和第二绝缘膜;去除第二绝缘膜直至外围电路区上形成的下层金属图形的上部,由此使第二绝缘膜的某些部分留在下层金属图形之间,从而使外围电路区平面化。然后,在整个结构上形成O3－TEOS氧化膜,以使外围电路区和单元区平面化。
Description
本发明涉及一种形成半导体器件的层间绝缘膜的方法，特别涉及一种能够可靠地连接器件的上层金属布线和下层金属布线的形成层间绝缘膜的方法，所述器件的单元区和外围电路区之间具有球面形貌。
一般用于整平金属布线间绝缘膜的平面化技术包括SOG(旋涂玻璃)平面化、O3-TEOS氧化膜平面化、SOG局部深腐蚀平面化和O3-TEOS氧化膜+SOG深腐蚀平面化技术等等。上述每种技术各有其优缺点。
首先，关于SOG平面化技术，金属图形间的间隙掩埋效应和平面化特性优良。然而，由于SOG通过通孔的侧壁被暴露，通孔的侧壁变弯曲或使SOG中所含水汽散发出来。这样，便很难用细通孔来连接上层金属图形和下层金属图形，这会导致通过通孔布线的可靠性降低。
第二，关于O3-TEOS氧化膜平面化技术，可获得通过通孔布线的可靠性，然而，在底层形貌不佳或如外围电路区等图形间的间隙较宽的情况下，无法实现金属图形间的连接，且由于平面化的限制使得上层金属图形变薄，导致了金属布线可靠性降低。
第三，关于SOG局部深腐蚀平面化技术，因为可以减少通孔侧壁处暴露的SOG部分，所以通过通孔布线的性能和O3-TEOS氧化膜平面化一样好。然而，SOG暴露部分越减少，则平面度越差。
最后，关于O3-TEOS氧化膜+SOG深腐蚀平面化技术，该技术平面度优良，且避免了通过通孔暴露SOG，这样，可以实现可靠的金属布线。然而，在SOG深腐蚀期间难以控制SOG和O3-TEOS氧化膜间的选择腐蚀比。另外，需要很多工艺步骤，且由于需要淀积绝缘膜来隔离SOG与上层金属布线，所以导致生产成本增加。
因此，本发明的目的在于提供一种能够解决上述问题的形成半导体器件的层间绝缘膜的方法。
为了实现上述目的，根据本发明形成半导体器件层间绝缘膜的方法包括以下步骤：在分成单元区和外围电路区的底层上形成多个底层金属图形；在包括下层金属图形的底层上形成第一绝缘膜；在第一绝缘膜上形成第二绝缘膜；去除第二绝缘膜直至在外围电路区上形成的下层金属图形的上部，由此使第二绝缘膜的某些部分留在下层金属图形之间，从而使外围电路区平面化；在整个结构上形成O3-TEOS氧化膜，以使外围电路区和单元区平面化。第二绝缘由SOG或SOP形成，第二绝缘膜涂敷在第一绝缘膜上，然后在低于450℃的温度下固化。通过利用氧等离子的深腐蚀工艺去除第二绝缘膜。
通过阅读结合附图对实施例的详细说明，可以理解本发明的其它目的和优点，其中：
图1A-1F是说明根据本发明形成半导体器件的层间绝缘膜的工艺的器件剖面图。
参见图1A，在衬底10上形成分成单元区20和外围电路区30的底层1，然后在底层1上形成多个下层金属图形2。在包括多个下层金属图形2的底层1上形成第一绝缘膜3。如图1A所示，由于单元区20高于外围电路区30，所以，底层1内存在球面形貌部分40。在单元区20中，下层金属图形2的宽度和下层图形20间的间隔窄且均匀，而外围电路区30中，下层金属图形2的宽度和下层金属图形间间隔宽且不均匀。
图1B示出了在第一绝缘膜3上形成第二绝缘膜4的情况。第二绝缘膜4由含碳成分的有机旋涂玻璃(SOG)或旋涂聚合物(SOP)形成。把第二绝缘膜4涂于第一绝缘膜3上，然后在低于450℃的温度下固化。
图1C示出了深腐蚀第二绝缘膜4直到外围电路区30中下层金属图形2上部的情况。第二绝缘膜4的4A部分保留在下层金属图形2之间的空间中，这样，靠这些留下的第二绝缘膜4A平面化外围电路区30。可以借助腐蚀设备、去胶设备或等离子淀积设备等等利用氧等离子体对第二绝缘膜4进行深腐蚀。在利用这些设备深腐蚀第二绝缘膜4时，只腐蚀第二绝缘膜4，不腐蚀第一绝缘膜3和底层1。
图1D示出了在下层金属图形2之间保留第二绝缘膜4A后，在整个结构上淀积O3-TEOS氧化膜5的情况。由此，最后形成了由第一绝缘膜3、保留的第二绝缘膜4A和O3-TEOS氧化膜5构成的层间绝缘膜。
如图1D所示，通过形成O3-TEOS氧化膜5使得在腐蚀第二绝缘膜4期间未平面化的单元区20平面化。因此，平面化了单元区20和外围电路区30，调整了单元区20和外围电路区30之间的形貌。
参见图1E，依次腐蚀部分O3-TEOS氧化膜5和第一绝缘膜3，暴露下层金属图形2，于是在外围电路区30的下层金属图形2上形成通孔6。
图1F示出了在包括通孔6的整个结构上形成上层金属图形7的情况。上层金属图形7通过通孔6与下层金属图形2连接，由此实现多层金属布线。
如图1E和1F所示，由SOG或SOP形成的且保留于下层金属图形2之间的留下第二绝缘膜4A未通过通孔6的侧壁暴露出来。由此防止了因绝缘膜(SOG膜或SOP膜)的收缩引起的通孔6侧壁弯曲现象。另外，绝缘膜中所含水汽未散发到通孔6中，未发生上层金属图形7和下层金属图形2断开。
如上所述，在单元区和外围电路区之间存在球面形貌的半导体器件中，本发明不仅能通过防止通孔中金属布线间断开来提高可靠性，而且能提供比O3-TEOS+SOG深腐蚀平面化工艺更容易的工艺。
前面的说明，尽管在对优选实施例说明中带有某种程度的特殊性，但它只是对本发明原理的说明。应该明了，本发明并不限于这里所公开和图示的这些优选实施例。因此，在不脱离本发明的范围和精神的情况下，可以做出各种变化，但所有变化皆包含于本发明的另外的实施例中。
Claims (9)
1.一种形成半导体器件的层间绝缘膜的方法，其特征在于，该方法包括以下步骤：
在分成单元区和外围电路区的底层上形成多个下层金属图形；
在包括所述下层金属图形的所述底层上形成第一绝缘膜；
在所述第一绝缘膜上形成第二绝缘膜；
去除所述第二绝缘膜直至在所述外围电路区上形成的所述下层金属图形的上部，由此使所述第二绝缘膜的某些部分留在所述下层金属图形之间，从而使所述外围电路区平面化；
在整个结构上形成氧化膜，以使所述外围电路区和所述单元区平面化。
2.根据权利要求1的形成半导体器件的层间绝缘膜的方法，其特征在于，所述第二绝缘膜是在低于450℃的温度下固化的SOG(旋涂玻璃)膜。
3.根据权利要求1的形成半导体器件的层间绝缘膜的方法，其特征在于，所述第二绝缘膜是在低于450℃的温度下固化的SOP(旋涂聚合物)膜。
4.根据权利要求1的形成半导体器件的层间绝缘膜的方法，其特征在于，所述第二绝缘膜是通过利用氧等离子体的深腐蚀工艺去除的。
5.根据权利要求1的形成半导体器件的层间绝缘膜的方法，其特征在于，所述氧化膜是由O3-TEOS形成的。
6.一种形成半导体器件中的金属层间绝缘膜的方法，该方法包括以下步骤：
在分成单元区和外围电路区的底层上形成多个下层金属图形；
在包括所述下层金属图形的所述底层上形成第一绝缘膜；
在所述第一绝缘膜上形成第二绝缘膜；
去除所述第二绝缘膜直至在所述外围电路区上形成的所述下层金属图形的上部，由此使所述第二绝缘膜的某些部分留在所述下层金属图形之间，从而使所述外围电路区平面化；及
在整个结构上淀积O3-TEOS氧化膜，用于整平所述外围电路区和所述单元区；
依次腐蚀所述O3-TEOS氧化膜和所述第一绝缘膜的某些部分，以便在形成于所述外围电路区中的所述下层金属图形上形成通孔；以及
在包括所述通孔的整个结构上形成上层金属图形，以通过所述通孔使所述上层金属图形与所述下层金属图形连接。
7.根据权利要求6的形成半导体器件的层间绝缘膜的方法，其特征在于，所述第二绝缘膜是在低于450℃的温度下固化的SOG(旋涂玻璃)膜。
8.根据权利要求6的形成半导体器件的层间绝缘膜的方法，其特征在于，所述第二绝缘膜是在低于450℃的温度下固化的SOP(旋涂聚合物)膜。
9.根据权利要求6的形成半导体器件的层间绝缘膜的方法，其特征在于，所述第二绝缘膜是通过利用氧等离子体的深腐蚀工艺去除的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR24949/96 | 1996-06-28 | ||
| KR1019960024949A KR100221583B1 (ko) | 1996-06-28 | 1996-06-28 | 반도체 소자의 금속 층간 절연막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1177205A true CN1177205A (zh) | 1998-03-25 |
| CN1091946C CN1091946C (zh) | 2002-10-02 |
Family
ID=19464180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97111872A Expired - Fee Related CN1091946C (zh) | 1996-06-28 | 1997-06-27 | 形成半导体器件的层间绝缘膜的方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH1092934A (zh) |
| KR (1) | KR100221583B1 (zh) |
| CN (1) | CN1091946C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1314100C (zh) * | 2001-11-07 | 2007-05-02 | 株式会社日立制作所 | 半导体器件的制造方法和半导体器件 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100607363B1 (ko) | 2004-12-29 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법 |
-
1996
- 1996-06-28 KR KR1019960024949A patent/KR100221583B1/ko not_active IP Right Cessation
-
1997
- 1997-06-23 JP JP9165858A patent/JPH1092934A/ja active Pending
- 1997-06-27 CN CN97111872A patent/CN1091946C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1314100C (zh) * | 2001-11-07 | 2007-05-02 | 株式会社日立制作所 | 半导体器件的制造方法和半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100221583B1 (ko) | 1999-09-15 |
| KR980005573A (ko) | 1998-03-30 |
| CN1091946C (zh) | 2002-10-02 |
| JPH1092934A (ja) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789648A (en) | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias | |
| DE69323628T2 (de) | Chip-verbindung mit gasdurchlässiger ätzsperrschicht | |
| US7208836B2 (en) | Integrated circuitry and a semiconductor processing method of forming a series of conductive lines | |
| US5665657A (en) | Spin-on-glass partial etchback planarization process | |
| CN1943023A (zh) | 层内电容降低的集成电路布线结构 | |
| US20050285272A1 (en) | Conductive structures in integrated circuits | |
| GB2306776A (en) | Multilevel interconnection structure | |
| CN1091946C (zh) | 形成半导体器件的层间绝缘膜的方法 | |
| US6066548A (en) | Advance metallization process | |
| US4109275A (en) | Interconnection of integrated circuit metallization | |
| CN1103496C (zh) | 形成相邻于信号线的屏蔽线的方法 | |
| CN1148264A (zh) | 半导体器件薄膜的平面化方法 | |
| KR100351888B1 (ko) | 반도체소자의 배선구조 및 형성방법 | |
| KR100432785B1 (ko) | 반도체 소자의 제조 방법 | |
| US7211488B2 (en) | Method of forming inter-dielectric layer in semiconductor device | |
| KR100567021B1 (ko) | 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법 | |
| JP3052892B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100642460B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR20030000728A (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100361524B1 (ko) | 반도체소자의다층절연막형성방법 | |
| KR100417687B1 (ko) | 반도체 소자의 금속전 절연막 형성 방법 | |
| KR100452315B1 (ko) | 반도체 소자 제조방법 | |
| KR100427539B1 (ko) | 반도체소자의다중금속층형성방법 | |
| KR19990004683A (ko) | 반도체 소자의 금속배선 층간 절연막 형성방법 | |
| KR19980015075A (ko) | 반도체 소자의 금속 배선 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |