KR980005573A - 반도체 소자의 금속층간 절연막 형성방법 - Google Patents

반도체 소자의 금속층간 절연막 형성방법 Download PDF

Info

Publication number
KR980005573A
KR980005573A KR1019960024949A KR19960024949A KR980005573A KR 980005573 A KR980005573 A KR 980005573A KR 1019960024949 A KR1019960024949 A KR 1019960024949A KR 19960024949 A KR19960024949 A KR 19960024949A KR 980005573 A KR980005573 A KR 980005573A
Authority
KR
South Korea
Prior art keywords
insulating film
forming
interlayer insulating
metal interlayer
peripheral circuit
Prior art date
Application number
KR1019960024949A
Other languages
English (en)
Other versions
KR100221583B1 (ko
Inventor
신동선
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960024949A priority Critical patent/KR100221583B1/ko
Priority to JP9165858A priority patent/JPH1092934A/ja
Priority to CN97111872A priority patent/CN1091946C/zh
Publication of KR980005573A publication Critical patent/KR980005573A/ko
Application granted granted Critical
Publication of KR100221583B1 publication Critical patent/KR100221583B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 1차 금속 층간 절연막, SOG(또는 SOP) 막 및 O3-TEOS 산화막으로 된 금속 층간 절연막에서 1차 금속 층간 절연막을 형성한 후 SOG(또는 SOP) 막을 도포하고, SOG(또는 SOP) 막을 주변 회로 지역의 하층 금속 패턴의 상단부까지 전면 식각 공정으로 식각한 후 O3-TEOS 산화막을 형성하여 금속 층간의 절연막의 평탄화를 이루는 방법이 기술된다.

Description

반도체 소자의 금속층간 절연막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a 내지 1f 도는 본 발명의 실시 예에 의한 반도체 소자의 금속층간 절연막 형성 방법을 설명하기 위해 도시된 소자의 단면도.

Claims (5)

  1. 반도체 소자의 금속 층간 절연막 형성방법에 있어서 하부 구조층을 갖는 웨이퍼가 제공되는 단계; 셀지역과 주변회로 지역으로 된 하부 구조 층상에 하층 금속패턴을 다수개 형성하는 단계; 상기 다수의 하층 금속 패턴을 포함한 상기 하부구조 층상에 1차 금속층간 절연막을 형성하는 단계; 상기 1차 금속층간 절연막 상에 평탄 절연막을 형성하는 단계; 상기 평탄 절연막을 상기 주변 회로 지역에 있는 상기 하층 금속 패턴 상단까지 전면 식각 하여 잔류 평탄 절연막을 남기므로, 상기주변 회로 지역이 평탄화 되는 단계; 및 상기 잔류 평탄 절연막 형성 후의 전체 구조상에 산화막을 증착하므로, 상기 주변 회로 지역뿐만 아니라 상기 셀 지역이 평탄화 되는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 층간 절연막 형성 방법.
  2. 제1항에 있어서, 상기 전면 식각 공정은 산소 플라즈마를 이용하는 것을 특징으로 하는 반도체 소자의금속 층간 절연막 형성방법.
  3. 제1항에 있어서, 상기 평탄 절연막은 SOG를 사용하여 회전 방식으로 도포하고, 450℃이하에서 열공정을 실시하여 형성되는 것을 특징으로 하는 반도체 소자의 금속 층간 절연막 형성방법.
  4. 제1항에 있어서 상기 평탄 절연막은 SOP를 사용하여 회정방식을 도포하고, 450℃이하에서 열공정을 실시하여 형성되는 것을 특징으로 하는 반도체 소자의 금속 층간 절연막 형성 방법.
  5. 제1항에 있어서 상기 산화막은 O3-TEOS인 것을 특징으로 하는 반도체 소자의 금속 층간 절연막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960024949A 1996-06-28 1996-06-28 반도체 소자의 금속 층간 절연막 형성 방법 KR100221583B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960024949A KR100221583B1 (ko) 1996-06-28 1996-06-28 반도체 소자의 금속 층간 절연막 형성 방법
JP9165858A JPH1092934A (ja) 1996-06-28 1997-06-23 半導体素子の金属層間絶縁膜形成方法
CN97111872A CN1091946C (zh) 1996-06-28 1997-06-27 形成半导体器件的层间绝缘膜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024949A KR100221583B1 (ko) 1996-06-28 1996-06-28 반도체 소자의 금속 층간 절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR980005573A true KR980005573A (ko) 1998-03-30
KR100221583B1 KR100221583B1 (ko) 1999-09-15

Family

ID=19464180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024949A KR100221583B1 (ko) 1996-06-28 1996-06-28 반도체 소자의 금속 층간 절연막 형성 방법

Country Status (3)

Country Link
JP (1) JPH1092934A (ko)
KR (1) KR100221583B1 (ko)
CN (1) CN1091946C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
KR100607363B1 (ko) 2004-12-29 2006-08-01 동부일렉트로닉스 주식회사 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법

Also Published As

Publication number Publication date
CN1091946C (zh) 2002-10-02
JPH1092934A (ja) 1998-04-10
CN1177205A (zh) 1998-03-25
KR100221583B1 (ko) 1999-09-15

Similar Documents

Publication Publication Date Title
KR970030682A (ko) 반도체장치 및 그 제조방법
TW373263B (en) Process for plasma etching anti-reflective coatings
KR980005573A (ko) 반도체 소자의 금속층간 절연막 형성방법
KR19990071113A (ko) 반도체 소자의 제조방법
KR980005592A (ko) 자기 정렬 콘택 홀 형성 방법
KR970053546A (ko) 반도체 장치의 금속 배선 형성 방법
KR100532981B1 (ko) 반도체소자 식각방법
KR960039285A (ko) 반도체 소자 제조방법
KR950021107A (ko) 콘택홀 형성방법
KR980005626A (ko) 반도체 소자의 콘택 형성방법
KR980005474A (ko) 반도체 소자 제조방법
KR970003639A (ko) 반도체 소자의 층간절연막 평탄화 방법
KR960002649A (ko) 다층절연막 구조를 갖는 반도체 장치 및 제조방법
KR970018106A (ko) 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법
KR940016629A (ko) 삼층감광막 패턴 형성방법
KR980005834A (ko) 반도체 소자의 제조방법
KR950007066A (ko) 반도체 소자의 금속배선 형성방법
KR950034424A (ko) 글로벌평탄화방법
KR970013032A (ko) 고집적 반도체장치의 콘택트 형성방법
KR970003635A (ko) 반도체소자 제조방법
KR940001374A (ko) 필라반대형상 평탄화를 이용한 다층배선의 반도체 장치의 제조방법
KR980005690A (ko) 반도체 소자의 평탄화 방법
KR980003891A (ko) 노광용 정렬 키 제조방법
KR960039420A (ko) 3극 필드 에미터 제조방법
TW366582B (en) Method for forming laser repair contact in semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070518

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee