KR950007066A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR950007066A
KR950007066A KR1019930017310A KR930017310A KR950007066A KR 950007066 A KR950007066 A KR 950007066A KR 1019930017310 A KR1019930017310 A KR 1019930017310A KR 930017310 A KR930017310 A KR 930017310A KR 950007066 A KR950007066 A KR 950007066A
Authority
KR
South Korea
Prior art keywords
insulating film
metal wiring
forming
film
etching
Prior art date
Application number
KR1019930017310A
Other languages
English (en)
Other versions
KR960009987B1 (ko
Inventor
박상훈
김원길
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930017310A priority Critical patent/KR960009987B1/ko
Publication of KR950007066A publication Critical patent/KR950007066A/ko
Application granted granted Critical
Publication of KR960009987B1 publication Critical patent/KR960009987B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 소자간의 전기적 접속을 위한 금속배선 형성방법에 관한 것으로, 특히 플라즈마 식각에 의한 금속배선의 손상을 최소화하기 위해 제1금속배선 상부에 식각비가 서로 다른 절연막을 순차적으로 형성하고 상부의 절연막을 노출시킨 다음 선택적으로 상부의 절연막을 식각함으로써 비아홀 부분 특히 상대적으로 높은 단차부분에 가해지는 플라즈마 식각 손상을 최소화할 수 있어 배선간의 접속상태가 개선되어 소자의 신뢰성 향상이 기대된다.

Description

반도체 소자의 금속배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일시예에 따른 금속배선 형성 공정 단면도.

Claims (5)

  1. 반도체 소자의 제조공정중 소자간 전기적 접속을 위한 금속 배선 형성방법에 있어서, 금속배선을 형성하고자 하는 소정부위에 금속배선(24)을 형성하는 단계와, 전체구조 상부에 식각비가 서로 다른 제1절연막(25), 제2절연막(27)을 형성하는 단계와, 상기 제2절연막(27)을 식각하여 제1금속배선(24) 상부의 제2절연막(27)만을 남긴 다음, 전체구조 상부에 평탄화막(28)을 형성하는 단계와, 상기 평탄화막(28)을 블랭킷 식각하여 상기 제2절연막(27)의 소정 부위를 노출시킨 후 습식식각 하여 제2절연막(27)을 제거하는 단계와, 제1절연막(25)을 블랭킷 식각하여 제1금속배선(24)을 소정 부위 노출시킨 다음 소정 패턴의 제2금속배선(29)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 제1절연막(25), 제2절연막(27)은 각각 플라즈마보조산화막, 플라즈마보조 질화막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제1항에 있어서, 상기 평탄화막(28)은 감광막 또는 화학기상증착막 중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제1항 또는 제2항에 있어서, 상기 제1절연막(25), 제2절연막(27)의 형성 두께는 각각 500내지 1000Å, 8000내지 12000Å인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제1항에 있어서, 상기 습식식각시 식각제는 150 내지 200℃의 인산(H3PO4)인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930017310A 1993-08-31 1993-08-31 반도체 소자의 금속배선 형성방법 KR960009987B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930017310A KR960009987B1 (ko) 1993-08-31 1993-08-31 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930017310A KR960009987B1 (ko) 1993-08-31 1993-08-31 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR950007066A true KR950007066A (ko) 1995-03-21
KR960009987B1 KR960009987B1 (ko) 1996-07-25

Family

ID=19362562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930017310A KR960009987B1 (ko) 1993-08-31 1993-08-31 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR960009987B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8015645B2 (en) 2003-05-28 2011-09-13 Lg Electronics Inc. Washing machine and a method of controlling the same based on measured hardness of water

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8015645B2 (en) 2003-05-28 2011-09-13 Lg Electronics Inc. Washing machine and a method of controlling the same based on measured hardness of water

Also Published As

Publication number Publication date
KR960009987B1 (ko) 1996-07-25

Similar Documents

Publication Publication Date Title
US4040891A (en) Etching process utilizing the same positive photoresist layer for two etching steps
US4070501A (en) Forming self-aligned via holes in thin film interconnection systems
KR100278273B1 (ko) 반도체장치의콘택홀형성방법
US5747383A (en) Method for forming conductive lines and stacked vias
US4855252A (en) Process for making self-aligned contacts
KR950007066A (ko) 반도체 소자의 금속배선 형성방법
KR100208450B1 (ko) 반도체 소자의 다중 금속층 형성 방법
KR930011113A (ko) 반도체장치의 콘택 형성방법
KR100312379B1 (ko) 반도체소자의다중금속배선형성방법
KR0137980B1 (ko) 텅스텐 플러그 제조방법
KR0121562B1 (ko) 반도체 장치의 비아홀 형성방법
KR100274337B1 (ko) 반도체소자의제조방법
KR100265990B1 (ko) 반도체장치의 금속배선 형성방법
KR100224778B1 (ko) 반도체 소자의 제조방법
KR960008563B1 (ko) 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법
KR0179229B1 (ko) 패턴 인식용 얼라인 키의 형성 방법
KR100223756B1 (ko) 반도체 장치의 금속 콘택방법
KR0151224B1 (ko) 반도체 소자의 전도층간 연결방법
KR960011250B1 (ko) 반도체 접속장치 제조방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR19990060824A (ko) 반도체 소자의 비트 라인 형성 방법
KR19980030405A (ko) 반도체 장치의 콘택홀 형성방법
KR20000003751A (ko) 반도체 소자의 금속배선 형성방법
KR950007028A (ko) 반도체 소자의 금속배선 적층방법
KR20000002783A (ko) 반도체소자의 층간절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee