KR100312379B1 - 반도체소자의다중금속배선형성방법 - Google Patents

반도체소자의다중금속배선형성방법 Download PDF

Info

Publication number
KR100312379B1
KR100312379B1 KR1019940013509A KR19940013509A KR100312379B1 KR 100312379 B1 KR100312379 B1 KR 100312379B1 KR 1019940013509 A KR1019940013509 A KR 1019940013509A KR 19940013509 A KR19940013509 A KR 19940013509A KR 100312379 B1 KR100312379 B1 KR 100312379B1
Authority
KR
South Korea
Prior art keywords
forming
etching
film
contact hole
blanket
Prior art date
Application number
KR1019940013509A
Other languages
English (en)
Other versions
KR960002759A (ko
Inventor
박상훈
최용근
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019940013509A priority Critical patent/KR100312379B1/ko
Publication of KR960002759A publication Critical patent/KR960002759A/ko
Application granted granted Critical
Publication of KR100312379B1 publication Critical patent/KR100312379B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 반도체 소자의 다중 금속배선 형성방법에 관한 것으로, 플라즈마 식각방법에 의한 금속배선 접속용 콘택홀 형성시 하부금속배선의 표면이 손상되는 것을 방지하기 위하여 하부금속배선 상부에 제 1 및 제 2 절연막을 형성하고 상기 하부 금속배선상의 소정부위에만 제 2 절연막을 잔류시킨 후 산화막으로 평탄화하고 블렝켓 식각(Blanket Etch)하여 상기 제 2 절연막을 노출시킨 다음 습식식각(Wet Etch)방법으로 상기 제 2 절연막을 제거하고 블렝켓 식각방법으로 노출된 제 1 절연막을 제거시켜 금속배선 접속용 콘택 홀(Contact hole)을 형성한 상태에서 이 콘택내부에 텅스텐 플러그(W plug)를 형성시키고 열처리한 후 상부 금속배선을 형성시키므로써 하부 금속배선 표면의 식각피해를 최소화할 수 있고 금속배선간의 접촉 상태가 개선되어 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 다중 금속배선 형성 방법에 관한 것이다.

Description

반도체 소자의 다중 금속배선 형성방법
본 발명은 반도체 소자의 다중 금속배선 형성 방법에 관한 것으로, 특히 하부금속배선 상부에 제 1 및 제 2 절연막을 형성하고 상기 하부 금속 배선상의 소정부위에만 제 2 절연막을 잔류시킨 후 산화막으로 평탄화하고 블렝켓 식각(Blanket Etch)하여 상기 제 2 절연막을 노출시킨 다음 습식식각(Wet Etch)방법으로 상기 제 2 절연막을 제거하고 블렝켓 식각방법으로 노출된 제 1 절연막을 제거시켜 금속배선 접속용 콘택 홀(Contact hole)을 형성한 상태에서 이 콘택내부에 텅스텐 플러그(W plug)를 형성시키고 열처리한 후 상부 금속배선을 형성시키므로써 금속배선간의 접속이 개선되고 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 다중 금속배선 형성방법에 관한 것이다.
종래 반도체 소자의 다중 금속배선 형성방법은 제 1 도에 도시된 바와같이 필드 산화막(2)이 형성된 실리콘 기판(1)상부에 BPSG막(3)을 형성 시키고 소정의 패턴을 갖는 제 1 금속배선(4A 및 4B)을 형성시킨 상태에서 절연막(5)을 형성하고 산화막(6)으로 평탄화시킨 후 사진 및 식각공정에 의해 상기 제 1 금속배선(4A 및 4B)상부에 금속배선 접속용 콘택 홀을 형성시키고 소정의 패턴을 갖는 제 2 금속배선(7)을 형성하는데, 상기 콘택홀 형성시 상기 절연막(5)을 식각하기 위해 건식식각(Dry Etch)방법인 플라즈마 식각(plasma etch)을 실시하기 때문에 상기 제 1 금속배선(4A 및 4B)의 표면은 플라즈마에 의한 손상을 입게된다. 특히 상기 필드 산화막(2) 상부와 같이 상대적으로 단차가 큰 부분에 형성된 상기 제 1 금속배선(4B)의 표면은 플라즈마 식각손상이 심하며 또한, 후속공정시 자연산화막이 두껍게 형성되어 금속배선간의 접촉이 불량해지므로 소자의 신뢰성이 저하되는 원인이 된다.
따라서 본 발명은 하부금속배선 상부에 제 1 및 제 2 절연막을 형성하고 상기 하부 금속배선상의 소정부위에만 제 2 절연막을 잔류시킨 후 산화막으로 평탄화하고 블렝켓 식각(Blanket Etch)하여 상기 제 2 절연막을 노출시킨 다음 습식식각(Wet Etch)방법으로 상기 제 2 절연막을 제거하고 블렝켓 식각방법으로 노출된 제 1 절연막을 제거시켜 금속배선 접속용 콘택홀(Contact hole)을 형성한 상태에서 이 콘택내부에 텅스텐 플러그(W plug)를 형성시키고 열처리한 후 상부 금속배선을 형성시키므로써 상기한 단점을 해소할 수 있는 반도체 소자의 다중 금속배선 형성 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 필드 산화막(2)이 형성된 실리콘 기판(1) 상부에 BPSG막(3)을 형성시키고 소정의 패턴을 갖는 제 1 금속배선(4A 및 4B)을 형성시킨 상태에서 제 1 및 제 2 절연막(8 및 9)을 순차적으로 형성시키는 단계와, 상기 단계로부터 감광막(10)을 도포하고 패터닝하여 상기 제 1 금속배선(4A 및 4B)상부에 소정크기의 감광막 패턴을 형성시키는 단계와, 상기 단계로부터 건식식각 공정을 진행하여 상기 제 2 절연막(9)을 식각한 후 상기 감광막(10)을 제거하고 전체 상부면을 산화막(13)으로 평탄화시키는 단계와, 상기 단계로부터 상기 제 2 절연막(9)의 소정부분을 노출시키기 위해 상기 산화막(13)을 블렝켓 식각하는 단계와, 상기 단계로부터 상기 제 1 금속배선(4A및 4B)상부에 콘택 홀(14)을 형성시키기 위해 습식식각 공정에 의해 상기 제 2 절연막(9)을 제거하고 블렝켓 식각방법에 의해 노출된 제 1 절연막(8)을 제거시키는 단계와, 상기 단계로부터 상기 콘택홀(14)내부에 텅스텐 플러그(11)를 형성시키고 열처리한 후 제 2 금속층을 형성시키고 패터닝하여 제 2 금속배선(12)을 형성시키는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제 2A 내지 제 2E 도는 본 발명에 따른 반도체 소자의 다중 금속배선 형성방법을 설명하기 위한 소자의 단면도로서,
제 2A 도는 필드 산화막(2)이 형성된 실리콘 기판(1) 상부에 BPSG막(3)을 형성시키고 소정의 패턴을 갖는 제 1 금속배선(4A 및 4B)을 형성시킨 상태에서, 제 1 및 제 2 절연막(8 및 9)을 순차적으로 형성시킨 후 감광막(10)을 도포하고 패터닝하여 상기 제 1 금속배선(4A 및 4B)상부에 소정 크기의 감광막 패턴이 형성된 상태의 단면도인데, 상기 제 1 및 제 2 절연막(8 및 9)으로는 플라즈마 산화막 및 플라즈마 보조 질화막을 각각 형성시킨다.
제 2B 도는 제 2A 도의 상태에서 건식식각 공정을 진행하여 상기 제 2 절연막(9)을 식각한 후 상기 감광막(10)을 제거하고 전체상부면을 산화학(13)으로 평탄화시킨 상태의 단면도이다.
제 2C 도는 상기 산화막(13)을 블렝켓 식각방법에 의해 식각하여 상기 제 2 절연막(9)의 소정부분을 노출시킨 상태의 단면도이다.
제 2D 도는 150℃ 이상의 인산(H3PO4)용액을 이용한 습식식각 공정에 의해 제 2C 도의 제 2 절연막(9)을 제거하고 블렝켓 식각방법에 의해 노출된 제 1 절연막(8)을 제거하여 상기 제 1 금속배선의 표면이 노출되도록 콘택 홀(14)을 형성시킨 상태의 단면도이다.
제 2E 도는 상기 콘택 홀(14)내부에 텅스텐 플러그(11)를 형성시키고 열처리한 다음 제 2 금속층을 형성시키고 패터닝하여 제 2 금속배선(12)이 형성된 상태의 단면도인데, 상기 열처리시 상기 텅스텐 플러그(11)는 텅스텐 실리사이드로 변화된다.
상술한 바와같이 본 발명에 의하면 습식식각 공정 및 블렝켓 식각공정에 의해 금속배선 접속용 콘택홀을 형성시키기 때문에 하부금속층 표면의 식각피해를 최소화할 수 있고 금속배선간의 접촉상태가 개선되어 소자의 신뢰성을 향상시킬 수 있는 탁월한 효과가 있다.
제 1 도는 종래 반도체 소자의 다중 금속배선 형성방법을 설명하기 위한 소자의 단면도.
제 2A 내지 제 2E 도는 본 발명에 따른 반도체 소자의 다중 금속배선 형성 방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1: 실리콘 기판 2: 필드 산화막
3: BPSG막 4A 및 4B: 제 1 금속배선
5: 절연막 6 및 13: 산화막
7: 제 2 금속배선 8 및 9: 제 1 및 제 2 절연막
10: 감광막 11: 텅스텐 플러그
12: 제 2 금속배선 14: 콘택홀

Claims (3)

  1. 필드 산화막이 형성된 실리콘 기판 상부에 BPSG막을 형성시키고 소정의 패턴을 갖는 제 1 금속배선을 형성시킨 상태에서 제 1 및 제 2 절연막을 순차적으로 형성시키는 단계와,
    상기 제 2 절연막 상부에 감광막을 도포하고 패터닝하여 소정 크기의 감광막 패턴을 형성시키는 단계와,
    상기 감광막 패턴을 이용한 식각공정을 행하여 상기 제 2 절연막을 식각하여 더미패턴을 형성한 후 상기 감광막 패턴을 제거하고 전체 상부면을 산화막으로 평탄화시키는 단계와,
    상기 더미패턴의 소정 부분을 노출시키기 위해 상기 산화막을 블렝켓 식각하는 단계와,
    상기 더미패턴을 습식식각 공정을 행하여 제거하고 블렝켓 식각방법을 행하여 노출된 상기 제 1 절연막을 제거시켜 콘택홀을 형성시키는 단계와,
    상기 콘택홀 내부에 텅스텐 플러그를 형성시키고 열처리한 후 제 2 금속층을 형성시키고 패터닝하여 제 2 금속배선을 형성시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 다중 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 절연막은 플라즈마 보조 산화막 및 플라즈마 보조 질화막이 각각 형성되는 것을 특징으로 하는 반도체 소자의 다중 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 텅스텐 플러그는 열처리 공정에 의해 텅스텐 실리사이드로 변환되는 것을 특징으로 하는 반도체 소자의 다중 금속배선 형성방법.
KR1019940013509A 1994-06-15 1994-06-15 반도체소자의다중금속배선형성방법 KR100312379B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940013509A KR100312379B1 (ko) 1994-06-15 1994-06-15 반도체소자의다중금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940013509A KR100312379B1 (ko) 1994-06-15 1994-06-15 반도체소자의다중금속배선형성방법

Publications (2)

Publication Number Publication Date
KR960002759A KR960002759A (ko) 1996-01-26
KR100312379B1 true KR100312379B1 (ko) 2002-04-06

Family

ID=37531231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940013509A KR100312379B1 (ko) 1994-06-15 1994-06-15 반도체소자의다중금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100312379B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568098B1 (ko) * 1999-01-25 2006-04-05 삼성전자주식회사 금속 패턴 형성 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198685A (ja) * 1991-10-24 1993-08-06 Kawasaki Steel Corp 多層配線構造およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198685A (ja) * 1991-10-24 1993-08-06 Kawasaki Steel Corp 多層配線構造およびその製造方法

Also Published As

Publication number Publication date
KR960002759A (ko) 1996-01-26

Similar Documents

Publication Publication Date Title
JP2000077625A5 (ko)
KR100340879B1 (ko) 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트 전극 형성방법
US5966632A (en) Method of forming borderless metal to contact structure
KR100312379B1 (ko) 반도체소자의다중금속배선형성방법
KR100587036B1 (ko) 반도체소자의 컨택 형성방법
KR100208450B1 (ko) 반도체 소자의 다중 금속층 형성 방법
KR100524813B1 (ko) 불화아르곤용 포토레지스트를 이용한 비트라인 형성 방법
KR960009987B1 (ko) 반도체 소자의 금속배선 형성방법
KR100317327B1 (ko) 반도체 소자의 제조방법
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
KR950013385B1 (ko) 고집적 소자용 콘택형성방법
KR100224778B1 (ko) 반도체 소자의 제조방법
KR950014268B1 (ko) 콘택형성방법
KR100226753B1 (ko) 반도체 소자의 금속배선 형성방법
KR100507869B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR20000015122A (ko) 반도체 소자의 바이어 컨택 형성 방법
KR100372657B1 (ko) 반도체소자의콘택형성방법
KR100223894B1 (ko) 반도체 메모리 소자의 커패시터 제조방법
KR100339422B1 (ko) 반도체 소자의 제조 방법
KR100604759B1 (ko) 반도체 소자의 제조 방법
KR100306905B1 (ko) 접촉홀형성방법
KR100227635B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100226252B1 (ko) 반도체 소자 및 그의 제조방법
KR100436131B1 (ko) 반도체소자의미세패턴형성방법
KR100506053B1 (ko) 다층 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee