JP2000003915A - 集積回路にコンタクトプラグを形成し、同時に基板表面を平坦化する方法 - Google Patents

集積回路にコンタクトプラグを形成し、同時に基板表面を平坦化する方法

Info

Publication number
JP2000003915A
JP2000003915A JP12774699A JP12774699A JP2000003915A JP 2000003915 A JP2000003915 A JP 2000003915A JP 12774699 A JP12774699 A JP 12774699A JP 12774699 A JP12774699 A JP 12774699A JP 2000003915 A JP2000003915 A JP 2000003915A
Authority
JP
Japan
Prior art keywords
insulating film
forming
contact plug
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12774699A
Other languages
English (en)
Other versions
JP4031148B2 (ja
Inventor
Fugen In
普彦 尹
Sekichi Ko
錫智 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000003915A publication Critical patent/JP2000003915A/ja
Application granted granted Critical
Publication of JP4031148B2 publication Critical patent/JP4031148B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 集積回路にコンタクトプラグ形成すると同時
に基板表面を平坦化する方法を提供する。 【解決手段】 多数の拡散領域を有する半導体基板上に
導電構造を形成する段階と、導電構造を含んで半導体基
板全面に導電構造が形成されない２番目領域Ｂ、Ｄより
導電構造が形成された１番目領域Ａ、Ｃよりさらに高い
ステップを有する第１絶縁膜を形成する段階と、コンタ
クトホール形成用マスクを使用して第１絶縁膜をエッチ
ングする段階と、第１絶縁膜上に導電膜を形成する段階
と、第１絶縁膜の上部表面が露出されるときまで導電膜
をエッチングする段階と、第１絶縁膜全面に第２絶縁膜
を形成する段階と、コンタクトプラグを形成し、同時に
２番目領域Ｂ、Ｄにある第２絶縁膜の一部を残すことに
よって基板表面を平坦化するように第２絶縁膜と第１絶
縁膜を平坦化エッチングすることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものであり、より詳しくは、集積回路にコ
ンタクトプラグを形成し、同時に基板表面を平坦化する
新たな方法に関するものである。
【０００２】
【従来の技術】集積回路装置がより複雑になり、もっと
多くの配線レベル(interconnect level)が装置のいろい
ろ部分を連結するように要求される。一般にコンタクト
ビア(contactvia)が配線レベルの間に形成されて１のレ
ベルと他のレベルを連結する。多重配線膜がこのような
方式で使用されるとき、下部配線レベルによって、平坦
ではないトポグラフィー模様が生じる。その結果、上部
配線レベルとコンタクトビアを形成することが難しくな
る。従って、配線レベルのトポグラフィーは集積回路装
置の安定的な製造に影響を与える。
【０００３】多重配線レベルの平坦ではないトポグラフ
ィー模様は、各々の膜上にいろいろ配線膜(interconnec
t layer)を形成しながら生じ、結果的に装置の表面上に
丘(hill)と谷(valley)が生成される。技術的に熟達され
た人々は、平坦ではないトポグラフィーを交差(crossin
g over)するとき、一定の断面を維持するように上部配
線膜を形成することが難しいことが分かる。一定の断面
を維持できないことにより、電子が移動しにくいという
問題を生じ、これに起因して、装置不良を発生し、配線
ラインに高電流密度を有する部分が生じることにもな
る。このような段差問題は、配線ラインそのものにある
ボイド(void)や他の欠陥による可能性もあるし、配線ラ
インの間に形成されたコンタクトビアにあるボイドや他
の欠陥による可能性もある。
【０００４】配線ラインにおける他の欠陥の一例とし
て、配線ラインの中に発生される断線(open)回路、又は
短絡(short)回路がある。即ち、種々の多重膜構造にお
いて配線膜によって発生されるトポグラフィー（平坦で
はない）により、その配線膜上に形成された他の配線膜
において、上述の断線回路や短絡回路が発生する。
【０００５】配線ラインにおける他の欠陥の例として、
コンタクトプラグを形成するための非常に厚い絶縁膜が
下部領域（又は半導体基板）上に成長させたり、蒸着さ
せるコンタクトプラグ形成のための一般的な方法が使用
されることである。この方法によると、コンタクトプラ
グは、導電膜がコンタクトホールを充填するように蒸着
された後、又はビアが非常に厚い絶縁膜を貫通して形成
された後、すぐに行われるＣＭＰ(Chemical Mechanical
Polishing)工程で形成される。
【０００６】絶縁膜は、コンタクトプラグを形成するた
めのＣＭＰ工程を考慮して非常に厚く形成される。コン
タクトホールとビアが非常に厚い絶縁膜を貫通して形成
されるとき、それの縦横比が増加される。これによっ
て、次のような２つ欠陥を発生させる。第一、導電膜が
コンタクトホールとビアを充電しながら、絶縁膜上に蒸
着される間、ボイドが発生し得る。第二、絶縁膜が非常
に厚いため、ＣＭＰ工程の時間を増加させる。
【０００７】
【発明が解決しようとする課題】本発明は、上述の諸般
問題を解決するために提案されたものとして、ボイドや
その他の欠陥のないコンタクトビアを形成するための方
法を提供することによって、もっと平坦なトポグラフィ
ーを形成することを目的とする。又、製造工程の複雑さ
を増加させない方法を提供することも重要である。
【０００８】
【課題を解決するための手段】上述の目的を達成するた
めの本発明によると、コンタクト形成と同時に基板表面
を平坦化する方法は、多数の拡散領域を有する半導体基
板上に導電構造を形成する段階と、導電構造を含んで半
導体基板全面に導電構造が形成されない２番目領域より
導電構造が形成された１番目領域よりもっと高いステッ
プを有する第１絶縁膜を形成する段階と、コンタクトホ
ールを形成するためコンタクトホール形成用マスクを使
用して第１絶縁膜をエッチングする段階と、導電膜でコ
ンタクトホールを充填しながら第１絶縁膜上に導電膜を
形成する段階と、第１絶縁膜の上部表面が露出されると
きまで導電膜をエッチングする段階と、第１絶縁膜全面
に第２絶縁膜を形成する段階と、コンタクトプラグを形
成し、同時に２番目領域第２絶縁膜の一部を残すことに
よって第１、第２絶縁膜を平坦化エッチングすることに
よって基板表面が平坦化される段階とを含む。
【０００９】障壁膜は、導電膜形成前にコンタクトホー
ルの側面と底全部を含んで第１絶縁膜上に形成される。
又導電構造形成前に酸化膜が導電構造と半導体基板との
間に形成されることができる。
【００１０】後述される工程段階と構造は、集積回路を
製造するための完全な工程流れではない。本発明は、技
術的に現在使用される集積回路製造と結合して実用化さ
れることができ、本発明の理解のため必要な程度の普通
の実用される工程段階だけが含まれている。製造過程の
うち、集積回路の部分的な断面を表現する図面は実際尺
度に示すものではない。本発明の重要な事項を説明する
ために必要なものだけを示している。
【００１１】
【発明の実施の形態】（第１実施の形態）図１乃至図４
を参照すると、改善された第１実施の形態は、２の導電
膜が電気的に連結されるようにその間に挟まれた層間絶
縁膜にコンタクトプラグが形成され、同時に基板表面が
製造過程で平坦化される。より詳しくは、図１を参照す
ると、一般的にポリシリコンで形成される導電膜１１０
は、集積回路にコンタクトホール１０８を貫通して、下
部領域１００上に形成される。下部領域１００は、半導
体基板または配線ラインにすることができる。導電膜１
１０が半導体基板１００にあるコンタクトホール１０８
を通して充填される場合、基板１００は、図１に示すよ
うに活性領域と非活性領域に区分される装置隔離領域１
０２を有することができる。例えば、装置隔離領域１０
２は、ＳＴＩ(Shallow Trench Isolation)法で形成され
る。
【００１２】半導体メモリのワードライン(word line)
で使用されることができるゲート電極１０４は、ゲート
電極と基板との間に成長、又は蒸着されたゲート酸化膜
（未図示）を有する基板１００上に形成される。図面に
示さなかったが、例えばメモリ装置のソースとドレーン
領域の拡散領域は、ゲート電極１０４両側にある活性領
域内にあり得る。ＣＭＰ工程時間を減少させることがで
きる程度の適当な厚さを有する第１絶縁膜１０６がゲー
ト電極１０４を含んで基板１００全面に蒸着される。
【００１３】ここに、この実施の形態に２つの重要事項
がある。その１つは、第１絶縁膜１０６がコンタクトプ
ラグ形成が行われるようにＣＭＰ工程のための固有の厚
さを有することである。蒸着する過程で、第１絶縁膜１
０６がコンタクトプラグ形成のための後続ＣＭＰ工程を
考慮して厚く形成しなければならない。その理由は、第
１絶縁膜１０６がコンタクトプラグが形成されるように
第１絶縁膜形成後直ぐに平坦化エッチングされないため
である。コンタクトプラグは、多層構造で上部と下部の
配線ライン、又は各々の拡散領域と配線ラインを電気的
に連結するように使用される。
【００１４】第１絶縁膜１０６は、一般にシリコン酸化
膜ＳｉＯ2で形成されるが、ＣＶＤ(Chemical Vapor Dep
osition)、リフロー(reflow)、蒸着／エッチング、そし
てＨＤＰ(High Density Plasma)法のうちの１つを使用
してＵＳＧ(Undoped SilicateGlass)、ＢＰＳＧ(Boron
Phosphorous Silicate Glass)、ＰＳＧ（PhosphorousSi
licate Glass)、ＳｉＮ、ＳｉＯＮ、ＳｉＯＦ、または
それらの混合物からなるものから選択して形成すること
ができる。第１絶縁膜１０６は、又スピン−コーティン
グ(spin-coating)法を使用して、ＳＯＧ、ＦＯＸ(flowa
ble oxide)、ポリマー(polymer)、またはそれらの混合
物からなるものから選択して形成することができる。
【００１５】再び、図１を参照すると、フォトレジスト
マスク（未図示）が第１絶縁膜１０６上に蒸着され、パ
ターン形成される。そしてコンタクトプラグ１１０ａが
形成される第１絶縁膜１０６を貫通するオープニング
（コンタクトホール１０８）を形成するためオープニン
グ形成用マスクとしてパターンされたフォトレジストマ
スクを使用してエッチング工程が行われる。一般に、ポ
リシリコンで形成される導電膜１１０がコンタクトホー
ル１０８を充填しながら、第１絶縁膜１０６上に蒸着さ
れる。
【００１６】導電膜１１０は、ポリシリコンの代わりに
ＣＶＤ、ＰＶＤ（Physical Vapor Deposition)、リフロ
ー(reflow)、又はフォースフィル(force fill)法を使用
してＷ、Ａｌ、Ｃｕ、Ｔ、ＴｉＮ、Ｗ−Ｓｉ、Ａｌ−Ｃ
ｕ、Ａｌ−Ｃｕ−Ｓｉで構成されたことのうち１つで形
成されることができる。実施の形態では、導電性ポリシ
リコン膜が１つの例として以後に続いて説明する。
【００１７】図２は、平坦化エッチング工程がポリシリ
コンコンタクトプラグ１１０ａが形成されるように行わ
れた後、集積回路を説明するするための図である。導電
性ポリシリコン膜１１０が第１絶縁膜１０６の上部表面
が完全に露出されるときまで、湿式、又は乾式平坦化エ
ッチングされ、それによってポリシリコンコンタクトプ
ラグ１１０ａが形成される。ここに従来技術に説明した
ようにゲート電極１０４が形成された領域‘Ａ’はゲー
ト電極１０４が形成されない領域‘Ｂ’より高い（凸凹
な表面）。これは、基板１００表面の平坦ではないトポ
グラフィー、即ち基板表面上に丘と谷が生成される結果
を催す。
【００１８】詳しくは、領域‘Ｂ’の第１絶縁膜１０６
が領域‘Ａ’の第１絶縁膜１０６より薄いためトポグラ
フィー（平坦ではない）が領域‘Ａ’と‘Ｂ’との間に
発生される。実施の形態によると、基板１００表面の平
坦ではないトポグラフィーを除去するため絶縁膜の蒸着
と平坦化が図３と図４によって第１絶縁膜１０６上に行
われなければならない。
【００１９】言い換えて、導電性ポリシリコン膜１１０
が過エッチングされることができる。それによって形成
されたポリシリコンコンタクトプラグ１１０ａが第１絶
縁膜１０６よりさらに深く掘られなければならない。そ
れから、平坦化のためのＣＭＰ工程が行われる。図３を
参照すると、第２絶縁膜１１２がポリシリコンコンタク
トプラグ１１０ａを含んで第１絶縁膜１０６上に蒸着さ
れる。第２絶縁膜１１２は、第１絶縁膜１０６、又はそ
の上に形成される層間絶縁膜のような物質で形成され
る。
【００２０】最後に、図４を参照すると、技術的によく
知られたＣＭＰ工程がポリシリコンコンタクトプラグ１
１０ａの上部が露出されるときまで行われ、それによっ
て第２絶縁膜１１２の一部が谷が位置している‘Ｂ’領
域に残るようにする。ＣＭＰ工程には、第１、第２絶縁
膜１０６、１１２と導電性ポリシリコン膜１１０とが１
０：１から１：１０までの間のエッチング選択比を有す
るスラリー(slurry)が研磨剤(polishing)として使用さ
れる。コンタクトプラグ１１０ａは、ＣＭＰ工程のう
ち、エッチング停止役割を果たす。ここで、平坦ではな
い基板１００表面の谷が第２絶縁膜１１２で充填された
後、ＣＭＰ工程がコンタクトプラグ１１０ａを形成する
ように行われることが重要である。
【００２１】その結果、本発明によると、コンタクトプ
ラグ１１０ａが完全に形成され、同じ時間に基板表面が
‘Ｂ’領域に残っている第２絶縁膜の一部分１１２ａに
よって平坦化される。
【００２２】又、コンタクトプラグ１１０ａ形成のため
後続ＣＭＰ工程を考慮して第１絶縁膜１０６を厚く形成
させる必要がない。即ち、本発明の第１絶縁膜１０６
は、適当な厚さを有して形成されることができ、従来技
術と比較して厚くなく形成されることができる。従っ
て、コンタクトプラグ１１０ａ形成のため必要なＣＭＰ
工程の時間が減少される。さらに、第１絶縁膜１０６が
割と薄く形成されるためコンタクトホール１０８とビア
の縦横比が減少される。ボイドのないコンタクトプラグ
１１０ａが形成されることができる。
【００２３】（第２実施の形態）図５乃至図８は、本発
明の第２実施の形態によって集積でコンタクトプラグ２
０８ａの形成と同時に基板表面を平坦化するための新た
な方法を説明する図である。図５を参照すると、例えば
集積回路で金属からなる配線ライン２０２が下部領域２
００上に形成される。下部領域２００は、半導体基板及
び配線ラインのうち１つになることができる。厚さを有
する第１絶縁膜２０４が配線ライン２０２を含んで下部
領域２００全面に蒸着される。第１絶縁膜２０４は、第
１実施の形態のように後続ＣＭＰ工程時間を減少させる
ためできるだけ固有の厚さを有する。
【００２４】配線ライン２０２は、多重レベル(multi-l
evel)配線ラインを電気的に連結するように使用される
が、一例として下部領域２００上に形成されるコンタク
トプラグ２０８ａを有する下部領域２００がある。第１
絶縁膜２０４は、一般にシリコン酸化膜ＳｉＯ2で形成
されるが、ＣＶＤ、リフロー、蒸着／エッチング、そし
てＨＤＰ方法によってＵＳＧ、ＢＰＳＧ、ＰＳＧ、Ｓｉ
Ｎ、ＳｉＯＮ、ＳｉＯＦ、またはそれらの混合物からな
るものから選択して形成することができる。第１絶縁膜
２０４は、又スピン−コーティング方法で、ＳＯＧ、Ｆ
ＯＸ、ポリマー、またはそれらの混合物からなるものか
ら選択して形成することができる。
【００２５】ここに、この実施の形態の一番重要な事項
がある。それは、第１絶縁膜２０４がコンタクトプラグ
２０８ａを形成するように行われるＣＭＰ工程のための
固有の厚さを有することである。蒸着する過程で、第１
絶縁膜２０４がコンタクトプラグ２０８ａ形成のための
後続ＣＭＰ工程を考慮して厚く形成されなければならな
い。その理由は、第１絶縁膜２０４がコンタクトプラグ
２０８ａが形成されるように第１絶縁膜２０４形成後、
直ぐ平坦化エッチングされないためである。
【００２６】再び、図５を参照すると、フォトレジスト
マスク（未図示）が第１絶縁膜２０４上に蒸着され、パ
ターン形成される。そしてコンタクトプラグ２０８ａが
形成される第１絶縁膜２０４を貫通するビア（コンタク
トホール２０６）を形成するようにオープニング形成用
マスクとしてパターンされたフォトレジストマスクを使
用してエッチング工程が行われる。コンタクトホール１
０６が第１絶縁膜２０４を貫通して配線ライン２０２上
に形成される。
【００２７】一般に、ＴｉＮからなる障壁膜２０７が後
に形成されるコンタクトプラグ２０８ａが有するコンタ
クト抵抗を改善し、配線ライン２０２とコンタクトプラ
グ２０８ａとの間の反応を抑制し、コンタクトプラグ２
０８ａに附着を改善するようにコンタクトホール２０６
の側面と底全部を含んで第１絶縁膜２０４上に形成され
る。障壁膜２０７は、ＴｉＮの代わりにＴｉ、Ｔａ、Ｔ
ａＮ、ＷＮ、そしてＴｉＳｉＮからなるものから選択し
て形成されることができる。
【００２８】一般に、タングステンＷからなる導電膜２
０８がコンタクトホール２０６を充填しながら第１絶縁
膜２０４上にコーティングされる。タングステンの代わ
りに導電膜２０８は、ＣＶＤ、ＰＶＤ、リフロー、又は
フォースフィル方法を使用してＡｌ、Ｃｕ、Ｔｉ、Ｔｉ
Ｎ、ポリシリコン、Ｗ−Ｓｉ、Ａｌ−Ｃｕ、そして、Ａ
ｌ−Ｃｕ−Ｓｉからなるものいずれか１つで形成される
ことができる。実施の形態では、導電性タングステン膜
２０８が一例として後述されるはずである。
【００２９】図６は、平坦化エッチング工程がコンタク
トプラグ２０８ａを形成するように行われた後の集積回
路を説明する図である。導電性タングステン膜２０８が
湿式、又は乾式平坦化エッチングされながら、ＴｉＮ障
壁膜２０７も除去される。平坦化エッチング工程は、第
１絶縁膜２０４の上部表面が完全に露出されるときまで
続いて行われ、それによってタングステンコンタクトプ
ラグ２０８ａが形成される。平坦化エッチング工程で、
ＴｉＮ障壁膜２０７の一部が相対的に低いステップ
（‘Ｄ’領域）にむしろ残っていない。
【００３０】第１絶縁膜２０４は、図５に示したように
隣接な配線ライン２０２の間の間隙の長い領域‘Ｄ’と
比較して隣接な配線ライン２０２の間隙の短い領域
‘Ｃ’より高い。又、領域‘Ｄ’の第１絶縁膜２０４が
領域‘Ｃ’の第１絶縁膜２０４よりもっと薄いため、ト
ポグラフィー（平坦ではない）が領域‘Ｃ’と‘Ｄ’と
の間に発生される。それで、基板表面の平坦ではないフ
ォトグラフィを除去するように絶縁膜の蒸着と平坦化が
図７と図８に示したように第１絶縁膜２０４上に行われ
る。
【００３１】図７を参照すると、導電性タングステン膜
２０８とＴｉＮ障壁膜２０７の平坦化エッチングが行わ
れた後、第２絶縁膜２１０がコンタクトプラグ２０８ａ
を含んで第１絶縁膜２０４上に蒸着される。第２絶縁膜
２１０は、第１絶縁膜２０４の物質、又は後にその上に
形成される絶縁膜の物質のようなもので形成されること
ができる。
【００３２】第２絶縁膜２１０の平坦化後、図８に示し
たように装置構造が形成される。図８に示したように装
置構造は、基板表面が平坦化されている図４から示した
装置構造と同じである。第２絶縁膜２１０のこのような
平坦化は、技術的によく知られたＣＭＰ工程によって成
し、コンタクトプラグ２０８ａの上部表面が露出される
ときまで、続けて行われる。ＣＭＰ工程には、第２絶縁
膜２１０と導電性タングステンプラグ２０８ａを同時に
研磨する程度の低い選択比を有するスラリーが使用され
る。
【００３３】結果的に、第２絶縁膜２１０の一部２１０
ａがコンタクトプラグ２０８ａの割りに相対的に低いス
テップに位置している‘Ｃ’と‘Ｄ’領域に残ってい
る。それで、コンタクトプラグ２０８ａが完全に形成さ
れ、同時に基板表面が第２絶縁膜２１０が残っている一
部分２１０ａによって平坦化される。ここで、平坦では
ない基板表面の谷が第２絶縁膜２１０で充填された後、
ＣＭＰ工程がコンタクトプラグ２０８ａを形成するよう
に行われることが重要である。
【００３４】
【発明の効果】本発明は、ゲートコンタクトプラグとコ
ンタクトビアを形成する時、発生可能性のあるボイドと
他の欠陥を最小化することができる効果がある。そして
その結果で電極及び配線ライン等の装置が形成された領
域と形成されない領域との間のトポグラフィー（平坦で
はない）を平坦なトポグラフィーにして回路の断線と短
絡を防止することができる効果がある。又、層間絶縁膜
の厚さを最小化することができるため、コンタクトホー
ルとコンタクトビアの縦横比を減らし、平坦化エッチン
グ工程時間を減らすことができる効果がある。
【図面の簡単な説明】
【図１】 本発明の第１実施の形態によって集積回路に
コンタクトホールを形成し、同時に基板表面を平坦化す
るための新たな方法を示した断面図である。
【図２】 本発明の第１実施の形態によって集積回路に
コンタクトホールを形成し、同時に基板表面を平坦化す
るための新たな方法を示した断面図である。
【図３】 本発明の第１実施の形態によって集積回路に
コンタクトホールを形成し、同時に基板表面を平坦化す
るための新たな方法を示した断面図である。
【図４】 本発明の第１実施の形態によって集積回路に
コンタクトホールを形成し、同時に基板表面を平坦化す
るための新たな方法を示した断面図である。
【図５】 本発明の第２実施の形態によって集積回路に
コンタクトホールを形成し、同時に基板表面を平坦化す
るための新たな方法を示した断面図である。
【図６】 本発明の第２実施の形態によって集積回路に
コンタクトホールを形成し、同時に基板表面を平坦化す
るための新たな方法を示した断面図である。
【図７】 本発明の第２実施の形態によって集積回路に
コンタクトホールを形成し、同時に基板表面を平坦化す
るための新たな方法を示した断面図である。
【図８】 本発明の第２実施の形態によって集積回路に
コンタクトホールを形成し、同時に基板表面を平坦化す
るための新たな方法を示した断面図である。
【符号の説明】
１００，２００ 基板 １０２ 装置隔離膜 １０４ ゲート電極 １０６，１０６ａ，２０４ 第１絶縁膜 １０８，２０６ コンタクトホール １１０，２０８ 導電膜 ２０７ 障壁膜 １１２，１１２ａ，２１０，２１０ａ 第２絶縁膜 ２０２ 配線ライン １１０ａ，２０８ａ コンタクトプラグ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 集積回路でコンタクトプラグを形成する
    ための方法において、 多数の拡散領域を有する半導体基板上に導電構造を形成
    する段階と、 前記導電構造を含んで前記半導体基板全面に前記導電構
    造が形成されない２番目領域Ｂ、Ｄより導電構造が形成
    された１番目領域Ａ、Ｃにもっと高いステップを有する
    第１絶縁膜を形成する段階と、 コンタクトホールを形成するためのコンタクトホール形
    成用マスクを使用して前記第１絶縁膜をエッチングする
    段階と、 前記コンタクトホールを導電膜で充填しながら前記第１
    絶縁膜上に前記導電膜を形成する段階と、 前記第１絶縁膜の上部表面が露出されるときまで前記導
    電膜をエッチングする段階と、 前記第１絶縁膜全面に第２絶縁膜を形成する段階と、 コンタクトプラグを形成し、同時に２番目領域Ｂ、Ｄに
    ある前記第２絶縁膜の一部を残すことによって前記基板
    表面を平坦化するように前記第２絶縁膜と前記第１絶縁
    膜を平坦化エッチングすることを特徴とするコンタクト
    プラグ形成方法。
  2. 【請求項２】 前記コンタクトホールは、前記第１絶縁
    膜を貫通して前記基板表面に形成されることを特徴とす
    る請求項１に記載のコンタクトプラグ形成方法。
  3. 【請求項３】 前記コンタクトホールは、前記基板表面
    にある各々の前記拡散領域上に形成されることを特徴と
    する請求項２に記載のコンタクトプラグ形成方法。
  4. 【請求項４】 前記コンタクトホールは、前記第１絶縁
    膜を貫通して導電構造上に形成されることを特徴とする
    請求項１に記載のコンタクトプラグ形成方法。
  5. 【請求項５】 前記導電膜形成前に前記コンタクトホー
    ルの側面と底全部を含んで前記第１絶縁膜上に障壁膜が
    形成されることを特徴とする請求項４に記載のコンタク
    トプラグ形成方法。
  6. 【請求項６】 前記障壁膜は、Ｔｉ、ＴｉＮ、Ｔａ、Ｔ
    ａＮ、ＷＮ、ＴｉＳｉＮまたはそれらの混合物からなる
    ものから選択して形成することを特徴とする請求項５に
    記載のコンタクトプラグ形成方法。
  7. 【請求項７】 前記コンタクトホールは、前記導電構造
    と前記半導体基板にある各々の前記拡散領域に形成され
    ることを特徴とする請求項１に記載のコンタクトプラグ
    形成方法。
  8. 【請求項８】 前記第２絶縁膜は、前記第１絶縁膜のよ
    うな物質で形成されることを特徴とする請求項１に記載
    のコンタクトプラグ形成方法。
  9. 【請求項９】 前記導電構造形成前に、前記導電構造と
    前記半導体基板との間に酸化膜を形成することを特徴と
    する請求項１に記載のコンタクトプラグ形成方法。
JP12774699A 1998-05-07 1999-05-07 コンタクトプラグを含む集積回路の形成方法 Expired - Fee Related JP4031148B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980016333A KR100268459B1 (ko) 1998-05-07 1998-05-07 반도체 장치의 콘택 플러그 형성 방법
KR199816333 1998-05-07

Publications (2)

Publication Number Publication Date
JP2000003915A true JP2000003915A (ja) 2000-01-07
JP4031148B2 JP4031148B2 (ja) 2008-01-09

Family

ID=19537111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12774699A Expired - Fee Related JP4031148B2 (ja) 1998-05-07 1999-05-07 コンタクトプラグを含む集積回路の形成方法

Country Status (9)

Country Link
US (1) US6218291B1 (ja)
JP (1) JP4031148B2 (ja)
KR (1) KR100268459B1 (ja)
CN (1) CN1114942C (ja)
DE (1) DE19920970C2 (ja)
FR (1) FR2782841B1 (ja)
GB (1) GB2337161B (ja)
NL (1) NL1011933C2 (ja)
TW (1) TW444373B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064072A (ja) * 2002-07-16 2004-02-26 Hynix Semiconductor Inc 酸化膜用ｃｍｐスラリー組成物及びこれを利用した半導体素子の金属配線コンタクトプラグの形成方法
JP2007019427A (ja) * 2005-07-11 2007-01-25 Fujitsu Ltd 半導体装置の製造方法と半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818555B2 (en) * 2002-10-07 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd Method for metal etchback with self aligned etching mask
US7964502B2 (en) 2008-11-25 2011-06-21 Freescale Semiconductor, Inc. Multilayered through via
US9716035B2 (en) * 2014-06-20 2017-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Combination interconnect structure and methods of forming same
CN105336676B (zh) * 2014-07-29 2018-07-10 中芯国际集成电路制造(上海)有限公司 接触插塞的形成方法
WO2018031926A1 (en) * 2016-08-11 2018-02-15 Tokyo Electron Limited Method for etch-based planarization of a substrate

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4676867A (en) * 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
JPH01108746A (ja) * 1987-10-21 1989-04-26 Toshiba Corp 半導体装置の製造方法
US4879257A (en) * 1987-11-18 1989-11-07 Lsi Logic Corporation Planarization process
DE69034137D1 (de) * 1990-10-01 2004-06-03 St Microelectronics Srl Herstellung von Kontaktanschlüssen bei der alles überdeckenden CVD-Abscheidung und Rückätzen
US5143867A (en) * 1991-02-13 1992-09-01 International Business Machines Corporation Method for depositing interconnection metallurgy using low temperature alloy processes
JP3216104B2 (ja) * 1991-05-29 2001-10-09 ソニー株式会社 メタルプラグ形成方法及び配線形成方法
JPH05190684A (ja) * 1992-01-16 1993-07-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5618381A (en) * 1992-01-24 1997-04-08 Micron Technology, Inc. Multiple step method of chemical-mechanical polishing which minimizes dishing
JP2756887B2 (ja) * 1992-03-02 1998-05-25 三菱電機株式会社 半導体装置の導電層接続構造およびその製造方法
US5250472A (en) * 1992-09-03 1993-10-05 Industrial Technology Research Institute Spin-on-glass integration planarization having siloxane partial etchback and silicate processes
US5312512A (en) * 1992-10-23 1994-05-17 Ncr Corporation Global planarization using SOG and CMP
US5268330A (en) * 1992-12-11 1993-12-07 International Business Machines Corporation Process for improving sheet resistance of an integrated circuit device gate
US5328553A (en) * 1993-02-02 1994-07-12 Motorola Inc. Method for fabricating a semiconductor device having a planar surface
JP3326698B2 (ja) * 1993-03-19 2002-09-24 富士通株式会社 集積回路装置の製造方法
US5356513A (en) * 1993-04-22 1994-10-18 International Business Machines Corporation Polishstop planarization method and structure
JPH07106419A (ja) * 1993-10-05 1995-04-21 Toshiba Corp 半導体装置の製造方法
US5496774A (en) * 1993-12-01 1996-03-05 Vlsi Technology, Inc. Method improving integrated circuit planarization during etchback
US5545581A (en) * 1994-12-06 1996-08-13 International Business Machines Corporation Plug strap process utilizing selective nitride and oxide etches
US5786273A (en) * 1995-02-15 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device and associated fabrication method
JP2638546B2 (ja) * 1995-02-28 1997-08-06 日本電気株式会社 半導体装置の製造方法
US5527736A (en) * 1995-04-03 1996-06-18 Taiwan Semiconductor Manufacturing Co. Dimple-free tungsten etching back process
US5747383A (en) * 1995-09-05 1998-05-05 Taiwan Semiconductor Manufacturing Company Ltd Method for forming conductive lines and stacked vias
US5665657A (en) * 1995-09-18 1997-09-09 Taiwan Semiconductor Manufacturing Company, Ltd Spin-on-glass partial etchback planarization process
US5847464A (en) * 1995-09-27 1998-12-08 Sgs-Thomson Microelectronics, Inc. Method for forming controlled voids in interlevel dielectric
US5861342A (en) * 1995-12-26 1999-01-19 Vlsi Technology, Inc. Optimized structures for dummy fill mask design
US5830804A (en) * 1996-06-28 1998-11-03 Cypress Semiconductor Corp. Encapsulated dielectric and method of fabrication
US6025269A (en) * 1996-10-15 2000-02-15 Micron Technology, Inc. Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
KR100243272B1 (ko) * 1996-12-20 2000-03-02 윤종용 반도체 소자의 콘택 플러그 형성방법
KR100266749B1 (ko) * 1997-06-11 2000-09-15 윤종용 반도체 장치의 콘택 플러그 형성 방법
US5961617A (en) * 1997-08-18 1999-10-05 Vadem System and technique for reducing power consumed by a data transfer operations during periods of update inactivity

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064072A (ja) * 2002-07-16 2004-02-26 Hynix Semiconductor Inc 酸化膜用ｃｍｐスラリー組成物及びこれを利用した半導体素子の金属配線コンタクトプラグの形成方法
JP2007019427A (ja) * 2005-07-11 2007-01-25 Fujitsu Ltd 半導体装置の製造方法と半導体装置
JP4679277B2 (ja) * 2005-07-11 2011-04-27 富士通セミコンダクター株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
DE19920970A1 (de) 1999-11-18
NL1011933C2 (nl) 2002-09-24
GB2337161B (en) 2000-11-08
CN1235373A (zh) 1999-11-17
KR19990084516A (ko) 1999-12-06
FR2782841B1 (fr) 2003-08-29
US6218291B1 (en) 2001-04-17
JP4031148B2 (ja) 2008-01-09
GB9909486D0 (en) 1999-06-23
NL1011933A1 (nl) 1999-11-09
CN1114942C (zh) 2003-07-16
DE19920970C2 (de) 2002-10-24
GB2337161A (en) 1999-11-10
TW444373B (en) 2001-07-01
KR100268459B1 (ko) 2000-10-16
FR2782841A1 (fr) 2000-03-03

Similar Documents

Publication Publication Date Title
US6884710B2 (en) Semiconductor device having multi-layer copper line and method of forming same
US6090700A (en) Metallization method for forming interconnects in an integrated circuit
JPH0572098B2 (ja)
US6121146A (en) Method for forming contact plugs of a semiconductor device
JPH0955429A (ja) 半導体装置およびその製造方法
EP0534631B1 (en) Method of forming vias structure obtained
US20040099965A1 (en) Integrated circuits having self-aligned metal contact structures
US6214745B1 (en) Method of improving surface planarity of chemical-mechanical polishing operation by forming shallow dummy pattern
KR100460771B1 (ko) 듀얼다마신 공정에 의한 다층 배선의 형성 방법
US6319820B1 (en) Fabrication method for dual damascene structure
US6818547B2 (en) Dual damascene process
JP4031148B2 (ja) コンタクトプラグを含む集積回路の形成方法
JP2001053144A (ja) 半導体装置及びその製造方法
KR100590205B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
KR100827436B1 (ko) 서로 다른 다공성 특성을 갖는 다층의 평탄화층을 이용하여반도체 기판 상에 듀얼 다마신 배선 구조를 형성하는 방법
JPH11186274A (ja) デュアル・ダマスク技術
KR0165379B1 (ko) 반도체 장치의 층간접속방법
KR100406731B1 (ko) 반도체 소자의 층간막 평탄화 구조의 형성 방법
KR100221583B1 (ko) 반도체 소자의 금속 층간 절연막 형성 방법
KR100722137B1 (ko) 반도체 소자의 제조 방법
KR100866122B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR100485391B1 (ko) 반도체 장치의 금속배선 형성방법
KR100427539B1 (ko) 반도체소자의다중금속층형성방법
JPH07135252A (ja) 半導体集積回路装置の製造方法
JP5382988B2 (ja) 金属配線構造を形成する方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees