TW444373B - Method for forming contact plugs and simultaneously planarizing substrate surface in integrated circuits - Google Patents

Description

.OUC/002 4 443 7T A7 B7 五、發明說明（/ ) 本發明是有關於一種半導體元件之製造。特別是有關 於一種在積體電路中形成接觸窗插塞及同時平坦化基底表 面的方法。 隨著積體電路元件變得複雜，需要更多層內連線以與 各層的元件作電性相連。通常，接觸窗係形成於多重內連 線之間，作層與層間的電性連接。然而，當各層使用此種 方式的內連線時，由於下層之內連線不平坦的表面造成上 層內連線不平坦的表面型態外貌，而使形成上層內連線、 接觸窗與介層窗時產生了一些困難。如此，可看出內連線 的表面型態外貌影響了製造積體電路元件之難易。 多重內連線不平坦的表面型態外貌係由於形成多重內 連線層時，元件的表面產生凹凸不平所致。熟知此技藝人 士均瞭解欲於不平坦表面型態外貌上形成上層內連線，而 維持上層內連線之平坦的表面高度是很困難的。如此將導 致部分的內連線層具有較高的電流密度，而產生電性遷移 的問題，使相關元件失效。階梯覆蓋問題亦會導致空洞的 發生，以及導致其他內連線之信號線與形成於內連線層間 之介層窗的缺陷等。 內連線信號線之缺陷之一例如爲短路、斷路等問題。 亦即，多重結構的內連線層所造成嚴重的不平坦表面型 態，如此於其上形成另一內連線層時，將導致斷路或短路 的情形發生。 另一內連線信號線之缺陷爲利用習知形成接觸窗插塞 的方法，於下方的區域（或半導體基底）成長或沈積很厚的 4 各紙張K度適用中國國家標準（CNS)A4現格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局貝工消费合作社印製 一-口1 (I I* - n I I ^1 1 -^1 n n n n n n n ^ n n n n n n I · 經濟部智慧財產局員工消费合作社印製 47 1 ??\\ .Oi)C^n)2 4443 73 五、發明說明（二） 絕緣層以形成接觸窗插塞。根據習知的方法，接觸窗插塞 的形成係在沈積導電層’塡入形成於厚的絕緣層中的接觸 窗或介層窗之後，馬上進行化學機械硏磨法（CMP)而形成。 因此，形成厚的絕緣層需考慮到後續進行以形成接觸窗插 塞的CMP製程。當接觸窗或介層窗形成於厚的絕緣層中 時，其高寬比（aspect ratio)將增加。如此將導致另外兩種 缺陷：第一，當導電層沈積在厚的絕緣層中以塡入接觸窗 或介層窗時’將產生空洞。第二，由於絕緣層厚度很大， 使CMP的製程時間增加。 因此’提供一種不會形成空洞或產生其他缺陷，且具 有更平坦的表面型態的接觸窗的方法是刻不容緩的。此 外，希望此方法不會增加製程的複雜性》 因此本發明的目的就是在提供一種在積體電路中形成 接觸窗插塞的方法，此方法不會有階梯覆蓋問題的產生。 本發明的另一目的就是在提供一種接觸窗插塞的形成 方法，此方法使表面型態更爲平坦。 本發明的再一目的就是在提供一種接觸窗插塞的形成 方法，其可降低形成在絕緣層中的接觸窗或介層窗之高寬 比° 根據本發明之目的，提出一種在積體電路中形成接觸 窗插塞的方法，包括：於具有複數個擴散區域之半導體基 底上形成一導電結構；於包括導電結構之半導體基底上形 成第一絕緣層，比起沒有形成導電結構之第二區域，第一 絕緣層於導電結構聚集之第一區域中，具有一較高之階 本紙張尺度適用中國國家標準（CNS)A4规格（210 x 297公a ) (請先閱讀背面之注意事項再填寫本頁) -U . I n n n 一-口·· _ n n I I n u d n n rf n 經濟部智慧財產局具工消費合作社印製

•47 I sIJir r>〇C7〇iP 4443 73 " A7 ____ B7 五、發明說明（>) 梯：以一接觸窗形成罩幕，蝕刻第一絕緣層以形成一接觸 窗：於第一絕緣層上形成一導電層，並以導電層塡入接觸 窗中；蝕刻導電層，直到暴露出第一絕緣層之上表面；於 第一絕緣層上形成第二絕緣層；以及平坦化-蝕刻第二與 第一絕緣層，以形成一接觸窗插塞，且藉由留下部分之第 二絕緣層於第二區域中，同時平坦化基底表面。此外，於 導電層形成之前’於第一絕緣層、該接觸窗之側壁與底部 形成一阻障層。而於導電結構形成之前，形成—氧化物層 介於導電結構與半導體基底間。 圖式之簡單說明： 本發明可藉由熟於此項技藝人士參考下列附圖而瞭解 及顯見其目的。 第1 A至1 D圖繪不根據本發明一第一較佳實施例之 一種在積體電路中形成接觸窗插塞及同時平坦化基底表面 方法之製作流程圖》 第2A至2D圖繪示根據本發明一第二較佳實施例之 一種在積體電路中形成接觸窗插塞及同時平坦化基底表面 方法之製作流程圖。 圖式之標記說明： 100、200 :下方區域 102 :元件隔離區 1 04 :閘極電極 106、112、204、210 :絕緣層 108、206 :接觸窗 6 (請先閱讀背面之注意事項再填寫本頁) 一-口，I n I 1 t n ϋ l i n I I —r n n —r n n / 本紙張尺度適用中囷國家棵準（CNS)A4規格（210x 297公釐） 經濟部智麓財產局員工消費合作社印製 47 1 5PII .DOC7002 4443 73 五、發明說明（孓） 1 10、208 :導電層 110a、2〇8a :接觸窗插塞 202 :內連線 2〇7 :阻障層 實施例 以下所述之製程步驟與結構並非製造積體電路元件之 完整流程圖。本發明可以與任何習知積體電路元件之製造 方法結合使用，因此就本發明進行說明。部分積體電路之 製造流程剖面圖並未繪示於圖式中，圖式中繪示本發明之 重要特徵的製造流程剖面圖。 請參照第1A至1D圖，第一實施例如下所述，其中 接觸窗插塞將形成於層間絕緣層中，並於兩層導電層間作 電性連接，且能夠於製程中同時平坦化基底表面。請參照 第1Α圖’於積體電路中之下方區域i〇〇(uncJerlying region) 形成一導電層U0，並塡入接觸窗1〇8。導電層110典型 的材質爲多晶矽。下方區域100可以是半導體基底，或是 內連線信號線（signal line)。若導電層110塡入半導體基底 100上之接觸窗108，此基底將包括一元件隔離區102，用 以定義其上的主動與非主動區域，如第1A圖所示。元件 隔離區102例如以淺溝渠隔離（STI)方法形成。閘極電極104 形成於具有閘極氧化層（未繪示）之基底1〇〇上，閘極電極 1〇4例如爲半導體記憶體元件之字元線。於閘極電極104 兩旁主動區中可形成擴散層（未繪示）’其例如爲記憶體元 件之源極/汲極區。於包括閘極電極104之基底100上， 7 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） (請先閱讀背面之注意事項再填寫本頁)

· ϋ 1· ί I I 一i ϋ n n ΙΛ - - n I - I n - I- I ϋ I— I D - - Lr - ϋ —tf—t I ii - - I 47 1 5P1I DOC7002 47 1 5P1I DOC7002 經濟部智慧財產局S工消费合作社印製 4443 73 五、發明說明（f ) 沈積一具有適當厚度且足以降低化學機械硏磨（CMP)之製 程時間的第一絕緣層106。在此，本實施例之兩個重要特 徵之一，對後續進行的CMP製程而言，絕緣層106具有 其適當厚度以形成一接觸窗插塞°在沈積過程中，第一絕 緣層106不需要因後續進行的CMP製程而形成很厚的絕 緣層，這是因爲第一絕緣層106不需於形成之後，馬上進 行平坦化的蝕刻製程以形成接觸窗插塞。接觸窗插塞是於 多重連線結構中，作爲內連線上層與下層間的電性連接之 用。絕緣層106典型的材質爲二氧化矽，但較佳係採用選 自於由未摻雜的矽玻璃（USG)、硼磷矽玻璃（BPSG)、磷矽 玻璃(PSG)、S〖N、SiON與SiOF，以及其中任意組合所組 成之族群中之一種材質’其形成係利用化學氣相沈積 (CVD)、熱流、沈積/蝕刻與高密度電漿（HDP)之方法。此 外，絕緣層106亦可使用選自於由SOG、可流動氧化層（FOX) 與局分子以及其等之組合所組成之族群中的一種材質，其 形成係利用旋塗方法進行。 請再參照第1A圖’於絕緣層1〇6上沈積一光阻罩幕 層（未繪示）’續圖案化光阻層’接著，以已定義的光阻罩 幕爲開口形成罩幕’進行触刻製程以於絕緣層106中形成 一開口（即接觸窗108) ’此即爲接觸窗插塞欲形成之處。 之後，於絕緣層106上沈積一導電層ho以塡入接觸窗 108。導電層1 10典型的材質爲多晶矽’亦可使用鎢（w)、 鋁（A丨）、銅（Cu)、鈦(Ti)、氮化鈦(TiN)，矽化鎢（W-Si)、Al-Cu 與Al-Cu-Si中之一，其形成方法可以利用CVD法、物理 8 參紙張尺度適用中g國家標準（CNS)A4規格（21〇x297公楚） -----— (請先閱讀背面之注意事項再填寫本頁) -1 ^-------I ^ *----I---I W-----------------1#-------- 47 ! 47 ! 經濟部智慧財產局員工消费合作社印製 4443 73 A7 B7 五、發明說明（& ) 氣相沈積法（PVD)、熱流（reflow)、或強制塡充法（force fill method)等。在此實施例中，係以多晶矽導電層爲例。 請參照第1B圖，於進行回蝕刻製程之後，積體電路 中形成了 一多晶矽接觸窗插塞。接著，對多晶矽導電層1 10 進行溼蝕刻或乾蝕刻製程，直到絕緣層〖06的上表面完全 暴露出爲止，如此即形成了 一多晶矽接觸窗插塞110a。在 此，如同習知技藝，閘極電極形成處的區域A之高度比未 形成閘極電極的區域B的高度大（亦即具有一不平坦的表 面），如此將導致基底表面不平坦的表面型態，換句話說， 即造成基底表面的凹凸不平。而且，由於區域B之絕緣層 1〇6比區域A的絕緣層較薄，因此將造成區域A與區域B 之間產生更嚴重的不平坦的表面型態。本實施例中，爲了 去除基底表面不平坦的表面型態，必需對第一絕緣層106 上的絕緣層進行沈積與平坦化的製程，如第1C與ID圖 所示。 此外，亦可過度蝕刻多晶矽導電層110，如此形成多 晶矽接觸窗插塞110a，並停止於第一絕緣層106。接著， 可進行一 CMP平坦化製程。 請參照第1C圖，於第一絕緣層106上沈積一第二絕 緣層112,並覆蓋多晶矽接觸窗插塞110a。第二絕緣層112 較佳是使用與第一絕緣層106相同之材質，或使用與後續 即將形成於其上的內層絕緣層相同之材質。 最後，請參照第1D圖，進行習知技藝之CMP製程， 直到暴露出多晶矽接觸窗插塞110a之上表面，如此使原 9 毛紙張尺度適用中國國家株準（CNS>A4規格（210* 297公釐） * (請先閱讀背面之注意事項再填寫本頁) -^--------訂--------- 線-W--------------------- 經濟部智慧財產局負工消费合作社印契 471 5IMI I)()t 1)02 4443 73 A7 B7 五、發明說明（9) 本凹陷的B區域中遺留了部分的第二絕緣層丨丨2。CMP製 程使用硏漿（slurry)作爲硏磨物質，其多晶矽導電層11〇對 絕緣層1〇6與Π2的蝕刻選擇比較佳係介於10 : 1至1 : 1〇 間。於此CMP製程中，接觸窗插塞ii〇a係作爲蝕刻終止 層。在此’本發明之另一重要特徵爲以第二絕緣層Π2塡 滿不平坦的基底表面之凹陷處後，即進行一 CMP製程以 形成接觸窗插塞110a。 如此’即完成了接觸窗插塞〖l〇a，也藉由B區域中 遺留部分的第二絕緣層112a的方法，同時平坦化了基底 表面。 再者，第一絕緣層106不需因後續形成接觸窗插塞的 CMP製程而形成厚度較厚的絕緣層。亦即，本發明只需形 成適當厚度之第一絕緣層106,而不需形成如習知很厚的 絕緣層。因此，CMP製程時間便可減少❶ 而且，由於第一絕緣層106的厚度較薄，接觸窗或介 層窗的高寬比（aspect ratio)便可降低。亦形成了不具空洞 的接觸窗插塞。 第2A至2D圖繪示根據本發明一第二較佳實施例之 一種在積體電路中形成接觸窗插塞及同時平坦化基底表面 方法之製作流程圖。請參照第2A圖，於積體電路中下方 區域200之上形成內連線202，其材質比如爲金屬。下方 區域200可以是半導體基底，或是內連線信號線。接著， 於包括內連線層202之下方區域200上，形成具有一厚度 之第一絕緣層204。如同第一實施例，絕緣層204具有一 冬紙張尺度適用中困困家標準（CNS)A4規格mo X 297公釐） (請先閱讀背面之沒意事項再填寫本頁)

-I - I I 1 I I I I— I — illlllllll — Lr — — n I I I I I I Α7 Β7 Λ Λ Λ Λ 471 Ι)ϋ('/〇〇2 4443 73 五、發明說明（V) 層208，以塡入接觸窗206。導電層1 10典型的材質爲鎢 (W)，亦可使用鋁（A1)、銅（Cu)，鈦（Ti)、氮化鈦(TiN)、多 晶矽、W-Si、A卜Cu與Al-Cu-Si中之一，其形成方法可以 利用CVD法、物理氣相沈積法（PVD)、熱流（reflow)、或 強制塡充法（force fill method)等。在此實施例中，係以鎢 導電層爲例。 請參照第2B圖，於進行回蝕刻製程之後，積體電路 中形成了一接觸窗插塞。接著，在去除氮化鈦阻障層之後， 對鎢導電層208進行溼蝕刻或乾蝕刻製程，直到絕緣層204 的上表面完全暴露出爲止，如此即形成了一接觸窗鎢插塞 2〇8a。在此回蝕刻製程中，部分的TiN阻障層最好不留在 表面較低處，亦即D區。比較兩相鄰的內連線間隔較短之 C區，與兩相鄰的內連線間隔較長之D區，C區之絕緣層 204具有一高度，如第2A圖所示。又由於D區之絕緣層 210比C區薄，而使得區域C與D間造成嚴重的不平坦表 面型態。如此，形成第一絕緣層204上的絕緣層與對此絕 緣層進行平坦化製程是必要的，如第2C與2D圖所示。 請參照第2C圖，在鎢導電層208與氮化鈦阻障層207 的回蝕刻製程之後，於第一絕緣層204與接觸窗插塞208a 上沈積一第二絕緣層210。第二絕緣層204較佳係使用與 第一絕緣層204或後續形成於第一絕緣層204上的絕緣層 相同之材質。 於第二絕緣層210之平坦化製程後，形成了如第2D 圖所示之元件結構。第2D圖之元件結構類似於第1D圖 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局W4消费合作杜印製 τι ^1 ^1 ^1 ^1 H ^^1 一n I 線->-------------! 47 1 5NI n〇C/0024443 73 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（p) 基底表面平坦化後的元件結構。第二絕緣層210之平坦化 可以習知之CMP製程進行，直至暴露出接觸窗插塞208a 的上表面。CMP製程係使用具有低蝕刻選擇比之硏漿，以 自動硏磨絕緣層與導電層鎢插塞。如此，第二絕緣層210 之部分210a遺留在相對於接觸窗插塞208a較低處之C區 與D區中。因此，完成了接觸窗插塞208a，且藉由第二 絕緣層之剩餘部分210a，同時平坦化了基底表面。在此， 本發明之另一重要特徵爲，在以第二絕緣層210塡充了不 平坦基底表面之凹陷處後，進行一 CMP製程以形成接觸 窗插塞208a。雖然未敘述於上，但熟知此技藝之人士皆知 曉第二實施例的操作效果與第一實施例同。 (請先間讀背面之注意事項再填寫本頁) 本紙張尺度適用t國國家標準（CNS>A4規格（210x 297公釐） )-I I n I ϋ 一-口，· I I 1— I 1 I I lllllllllfl — —4 I I IV— I n I I I .

Claims (1)

1. 4 443 IT 1Μϊ·'.ΙΜ)Γ/()02 AS B8 C8 D8 經漓部智慧时產局員工消費合作社印製 六、申請專利岸巳圍 1. 一種在積體電路中形成接觸窗插塞的方法，其包含 步驟： 形成一導電結構於具有複數個擴散區域之一半導體基 底上； 形成一第一絕緣層於包括該導電結構之該半導體基底 上，比起沒有形成該導電結構之一第二區域，該第一絕緣 層於該導電結構聚集之一第一區域中，具有一較高之階 梯； 以一接觸窗形成罩幕，蝕刻第一絕緣層以形成一接觸 窗中； 形成一導電層於該第一絕緣層上，並以該導電層塡入 該接觸窗； 蝕刻該導電層，直到暴露出該第一絕緣層之上表面； 形成一第二絕緣層於該第一絕緣層上；以及 平坦化-蝕刻該第二與第一絕緣層，以形成一接觸窗 插塞，且藉由留下部分之該第二絕緣層於該第二區域中， 同時平坦化該基底表面。 2. 如申請專利範圍第1項所述之方法，其中該接觸 窗係穿過該第一絕緣層，且形成於該半導體基底上。 3. 如申請專利範圍第2項所述之方法，其中該接觸 窗係形成於每個該半導體基底上之複數個擴散區上° 4，如申請專利範圍第1項所述之方法，其中該接觸 窗係穿過該第一絕緣層，且形成於該導電結構上。 5.如申請專利範圍第4項所述之方法’其更包括於 本紙浪尺度適用中國_家搮率（CNS >八4規格（210X297公着） 4 443 74^"η，κκ/〇()2 § D8 I、申請專利範圍 該導電層形成之前，形成一阻障層於該第一絕緣層、該接 觸窗之側壁與底部上。 6·如申請專利範圍第5項所述之方法，其中該阻障 層之材質係選自於由Ti、TiN、Ta、TaN、WN與TiSiN， 以及該等之組合所組成之族群中之一種材質。 7. 如申請專利範圍第1項所述之方法，其中該接觸 窗係形成於該導電結構，及該半導體基底上之複數個擴散 區上。 8. 如申請專利範圍第1項所述之方法，其中該第二 絕緣層係使用與該第一絕緣層相同之材質。 9. 如申請專利範圍第1項所述之方法，其更包括於 該導電結構形成之前，形成一氧化物層介於該導電結構與 該半導體基底間。 經濟部智葸財產局員工消費合作杜印製 本紙張尺度適用中國β家揉準（CNS ) A4規格（210X297公藿）