JP2638546B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2638546B2 JP2638546B2 JP4018695A JP4018695A JP2638546B2 JP 2638546 B2 JP2638546 B2 JP 2638546B2 JP 4018695 A JP4018695 A JP 4018695A JP 4018695 A JP4018695 A JP 4018695A JP 2638546 B2 JP2638546 B2 JP 2638546B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- polishing
- insulating film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線構造を有する半導体装置の製造方法
に関する。
関し、特に多層配線構造を有する半導体装置の製造方法
に関する。
【０００２】
【従来の技術】超ＬＳＩにおいて、高集積化，高速化を
進めるための手段の一つとして多層配線が採用されてい
る。この場合、下層配線による段差があると、上層配線
の微細化が困難となるため、各配線層間を絶縁する層間
絶縁膜の平坦化が行なわれる。層間絶縁膜の平坦化方法
としては、酸化シリコン膜中にＰやＢを添加したＢＰＳ
Ｇ膜を熱処理してリフローさせる方法、溶液を塗布して
熱処理により溶媒をとばすことにより絶縁膜を形成する
ＳＯＧ膜を用いる方法や層間絶縁膜上にフォトレジスト
膜を塗布して、これを下の層間絶縁膜とともにエッチン
グするエッチバック法等がある。最近では絶縁膜を研磨
により平坦化する方法（ＣＭＰ法）が注目されている。
いずれの平坦化方法を用いるとしても、層間絶縁膜を平
坦化した後、下層の配線等に達する開孔（ビアホール）
を形成するのが一般的な多層配線の形成方法である。
進めるための手段の一つとして多層配線が採用されてい
る。この場合、下層配線による段差があると、上層配線
の微細化が困難となるため、各配線層間を絶縁する層間
絶縁膜の平坦化が行なわれる。層間絶縁膜の平坦化方法
としては、酸化シリコン膜中にＰやＢを添加したＢＰＳ
Ｇ膜を熱処理してリフローさせる方法、溶液を塗布して
熱処理により溶媒をとばすことにより絶縁膜を形成する
ＳＯＧ膜を用いる方法や層間絶縁膜上にフォトレジスト
膜を塗布して、これを下の層間絶縁膜とともにエッチン
グするエッチバック法等がある。最近では絶縁膜を研磨
により平坦化する方法（ＣＭＰ法）が注目されている。
いずれの平坦化方法を用いるとしても、層間絶縁膜を平
坦化した後、下層の配線等に達する開孔（ビアホール）
を形成するのが一般的な多層配線の形成方法である。
【０００３】また、ビアホールはＬＳＩの高集積により
微細化が進み、これまで広く使用されてきたスパッタ法
ではビアホール内に被覆性良く配線金属を形成できない
ため、被覆性の良い化学気相成長法によりビアホールを
埋め込む方法がとられるようになってきている。その一
つの方法として、ビアホール内にのみに選択的にＷを成
長させる方法がある。しかし、この方法では深さの異な
るビアホールを同時に埋め込むことができなかったり、
あるいは、選択性が完全でないため、層間絶縁膜上にも
Ｗが粒状に成長し、配線間の短絡の原因となる等の問題
がある。そこでこれらの問題を解決するために、層間絶
縁膜の平坦化の前にビアホールを形成し、そのビアホー
ルに選択的にＷを成長させて埋め込んだ後、層間絶縁膜
とＷを同時に研磨して平坦化する方法が提案されてい
る。これについては、たとえば特開平２−９８９３５号
公報や特開平４−１６７４４８号公報に記載されてい
る。この方法について図面を参照して説明する。
微細化が進み、これまで広く使用されてきたスパッタ法
ではビアホール内に被覆性良く配線金属を形成できない
ため、被覆性の良い化学気相成長法によりビアホールを
埋め込む方法がとられるようになってきている。その一
つの方法として、ビアホール内にのみに選択的にＷを成
長させる方法がある。しかし、この方法では深さの異な
るビアホールを同時に埋め込むことができなかったり、
あるいは、選択性が完全でないため、層間絶縁膜上にも
Ｗが粒状に成長し、配線間の短絡の原因となる等の問題
がある。そこでこれらの問題を解決するために、層間絶
縁膜の平坦化の前にビアホールを形成し、そのビアホー
ルに選択的にＷを成長させて埋め込んだ後、層間絶縁膜
とＷを同時に研磨して平坦化する方法が提案されてい
る。これについては、たとえば特開平２−９８９３５号
公報や特開平４−１６７４４８号公報に記載されてい
る。この方法について図面を参照して説明する。
【０００４】まず、図４（ａ）に示すように、通常の工
程により、例えば多結晶シリコン膜４でなる第１の配線
をＰ型のシリコン基板１（表面にＮ型不純物拡散層２が
設けられている）上の酸化シリコン膜３を選択的に被覆
して形成する。次に全面にＢＰＳＧ膜５を厚めに、たと
えば２μｍ程度形成し、窒素中で８００〜９００℃程度
の熱処理を行なう。この時、ＢＰＳＧ膜はリフローし若
干平坦化される。次に通常のフォトリソグラフィー技術
とドライエッチング技術により、図４（ｂ）に示すよう
に、第１の配線（４）およびシリコン基板１表面のＮ型
不純物拡散層２にそれぞれ達する第１の開孔６−１およ
び第２の開孔６−２を形成する。その後、六弗化タング
ステン（ＷＦ6 ）をシラン（ＳｉＨ4 ）により還元する
化学気相成長法により図４（ｃ）に示すように、Ｗ膜７
−１，７−２を第１の開孔６−１，第２の開孔６−２内
に選択的に成長させる。この時最も深いビアホール（第
１の開孔６−１）の深さ以上にＷ膜７−１を成長させ
る。次に、研磨法（ＣＭＰ法）によりＢＰＳＧ膜５とＷ
膜を同時に削り、図４（ｄ）に示すように、ＢＰＳＧ膜
５とＷ膜７−１，７−２がすべて平坦となるようにす
る。次に通常のスパッタ法により、たとえばＡｌ合金膜
を形成し、通常のリソグラフィ技術とドライエッチング
技術によりＡｌ合金膜を所望形状にパターニングして、
図４（ｅ）に示すように、Ａｌ合金配線８を形成する。
程により、例えば多結晶シリコン膜４でなる第１の配線
をＰ型のシリコン基板１（表面にＮ型不純物拡散層２が
設けられている）上の酸化シリコン膜３を選択的に被覆
して形成する。次に全面にＢＰＳＧ膜５を厚めに、たと
えば２μｍ程度形成し、窒素中で８００〜９００℃程度
の熱処理を行なう。この時、ＢＰＳＧ膜はリフローし若
干平坦化される。次に通常のフォトリソグラフィー技術
とドライエッチング技術により、図４（ｂ）に示すよう
に、第１の配線（４）およびシリコン基板１表面のＮ型
不純物拡散層２にそれぞれ達する第１の開孔６−１およ
び第２の開孔６−２を形成する。その後、六弗化タング
ステン（ＷＦ6 ）をシラン（ＳｉＨ4 ）により還元する
化学気相成長法により図４（ｃ）に示すように、Ｗ膜７
−１，７−２を第１の開孔６−１，第２の開孔６−２内
に選択的に成長させる。この時最も深いビアホール（第
１の開孔６−１）の深さ以上にＷ膜７−１を成長させ
る。次に、研磨法（ＣＭＰ法）によりＢＰＳＧ膜５とＷ
膜を同時に削り、図４（ｄ）に示すように、ＢＰＳＧ膜
５とＷ膜７−１，７−２がすべて平坦となるようにす
る。次に通常のスパッタ法により、たとえばＡｌ合金膜
を形成し、通常のリソグラフィ技術とドライエッチング
技術によりＡｌ合金膜を所望形状にパターニングして、
図４（ｅ）に示すように、Ａｌ合金配線８を形成する。
【０００５】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、実際に必要な膜厚以上にＷを成長さ
せ、開孔からあふれるまでＷ膜を成長していた。そのた
め、必要以上のＷ成長の原料ガスを消費し、また、成長
時間も長いため、生産性が悪いという問題点があった。
の製造方法では、実際に必要な膜厚以上にＷを成長さ
せ、開孔からあふれるまでＷ膜を成長していた。そのた
め、必要以上のＷ成長の原料ガスを消費し、また、成長
時間も長いため、生産性が悪いという問題点があった。
【０００６】さらに研磨の最初からＷ膜も同時に研磨さ
れるため、研磨の終点検出にＷ膜が研磨面に露出するこ
とを利用することは困難であり、またその他の終点検出
方法も知られていないため、開孔の深さ及び層間絶縁膜
の厚さが安定しないという問題点もある。
れるため、研磨の終点検出にＷ膜が研磨面に露出するこ
とを利用することは困難であり、またその他の終点検出
方法も知られていないため、開孔の深さ及び層間絶縁膜
の厚さが安定しないという問題点もある。
【０００７】本発明の目的は、生産性よく開孔の深さを
制御できる層間絶縁膜の形成方法を提供することにあ
る。
制御できる層間絶縁膜の形成方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、表面部に選択的に形成された不純物拡散層を
有する半導体基板上の第１の絶縁膜を被覆する第１の配
線を形成する工程と、第２の絶縁膜を前記第１の配線よ
り厚く堆積し前記第２の絶縁膜に前記不純物拡散層に達
する第１の開孔及び又は前記第１の配線に達する第２の
開孔を形成し、前記第１の開孔及び又は第２の開孔の底
面から途中迄金属膜を選択成長させて埋めた後、前記第
１の開孔又は第２の開孔を埋める金属膜が露出する迄研
磨を行なうことにより表面が平坦な層間絶縁膜を形成す
る工程とを有し、前記第１の開孔又は第２の開孔を埋め
る金属膜が露出したことを検出して研磨を終了するとい
うものである。
造方法は、表面部に選択的に形成された不純物拡散層を
有する半導体基板上の第１の絶縁膜を被覆する第１の配
線を形成する工程と、第２の絶縁膜を前記第１の配線よ
り厚く堆積し前記第２の絶縁膜に前記不純物拡散層に達
する第１の開孔及び又は前記第１の配線に達する第２の
開孔を形成し、前記第１の開孔及び又は第２の開孔の底
面から途中迄金属膜を選択成長させて埋めた後、前記第
１の開孔又は第２の開孔を埋める金属膜が露出する迄研
磨を行なうことにより表面が平坦な層間絶縁膜を形成す
る工程とを有し、前記第１の開孔又は第２の開孔を埋め
る金属膜が露出したことを検出して研磨を終了するとい
うものである。
【０００９】ここで、金属膜が露出したことを検出する
研磨の終点検出手段の第１の例は、研磨中に発生する研
磨屑をサンプリングして分析し所定金属を検出するとい
うものである。
研磨の終点検出手段の第１の例は、研磨中に発生する研
磨屑をサンプリングして分析し所定金属を検出するとい
うものである。
【００１０】この場合、誘導結合プラズマ質量分析を行
なうのが好ましい。
なうのが好ましい。
【００１１】また、終点検出手段の第２の例は研磨装置
の半導体基板の保持具又は研磨布を固定した定盤の摩擦
力をモニタして金属膜が露出したことを検出するという
ものである。
の半導体基板の保持具又は研磨布を固定した定盤の摩擦
力をモニタして金属膜が露出したことを検出するという
ものである。
【００１２】この場合、保持具又は定盤を回転させるモ
ータの駆動電流により摩擦力のモニタを行なうのが好ま
しい。
ータの駆動電流により摩擦力のモニタを行なうのが好ま
しい。
【００１３】更に、終点検出手段の第３の例は、半導体
基板の保持具及び研磨布を固定した定盤をそれぞれ導電
体で構成し、前記保持具と定盤との間に電圧を印加して
これらの間の電流又は抵抗を検出して金属膜が露出した
ことを検出するというものである。
基板の保持具及び研磨布を固定した定盤をそれぞれ導電
体で構成し、前記保持具と定盤との間に電圧を印加して
これらの間の電流又は抵抗を検出して金属膜が露出した
ことを検出するというものである。
【００１４】
【作用】第１の開孔及び又は第２の開孔を金属膜で完全
に埋めないので生産性が高い。研磨の終点検出を行なう
ので精度の良い研磨が可能である。
に埋めないので生産性が高い。研磨の終点検出を行なう
ので精度の良い研磨が可能である。
【００１５】
【実施例】次に本発明について図面を用いて説明する。
図１（ａ）〜（ｅ）は本発明の第１の実施例の説明のた
めの工程順断面図である。
図１（ａ）〜（ｅ）は本発明の第１の実施例の説明のた
めの工程順断面図である。
【００１６】まず、図１（ａ）に示すように、酸化シリ
コン膜３Ａ（フィールド酸化膜や層間絶縁膜など）で表
面が覆われたＰ型のシリコン基板１上に第１の配線を形
成する。第１の配線はＡｌ合金膜４Ａ−１とその上に形
成したＷ膜４Ａ−２からなり（多結晶シリコン膜でもよ
い）それぞれスパッタ法により形成し、その後、通常の
フォトリソグラフィー技術とドライエッチング技術によ
り所望の形状にパターニングしている。次に、プラズマ
を用いた化学気相成長法（プラズマＣＶＤ法）により酸
化シリコン膜５ＡをＡｌ合金膜４Ａ−１とＷ膜４Ａ−２
の膜厚に第１の配線とその上方に形成する第２の配線を
接続する開孔（スルーホール）の深さを加えたよりも厚
く形成する。たとえば、Ａｌ合金膜４Ａ−１の厚さが
０．４μｍＷ膜の厚さが０．１μｍでありスルーホール
の深さを１．０μｍとすると、１．５μｍ以上の酸化シ
リコン膜５Ａを形成する。次に、通常のフォトリソグラ
フィー技術とドライエッチング技術により、図１（ｂ）
に示すように、酸化シリコン膜５Ａの所望の位置に、Ｗ
膜４Ａ−２に達するスルーホール（開孔６Ａ）を形成す
る。
コン膜３Ａ（フィールド酸化膜や層間絶縁膜など）で表
面が覆われたＰ型のシリコン基板１上に第１の配線を形
成する。第１の配線はＡｌ合金膜４Ａ−１とその上に形
成したＷ膜４Ａ−２からなり（多結晶シリコン膜でもよ
い）それぞれスパッタ法により形成し、その後、通常の
フォトリソグラフィー技術とドライエッチング技術によ
り所望の形状にパターニングしている。次に、プラズマ
を用いた化学気相成長法（プラズマＣＶＤ法）により酸
化シリコン膜５ＡをＡｌ合金膜４Ａ−１とＷ膜４Ａ−２
の膜厚に第１の配線とその上方に形成する第２の配線を
接続する開孔（スルーホール）の深さを加えたよりも厚
く形成する。たとえば、Ａｌ合金膜４Ａ−１の厚さが
０．４μｍＷ膜の厚さが０．１μｍでありスルーホール
の深さを１．０μｍとすると、１．５μｍ以上の酸化シ
リコン膜５Ａを形成する。次に、通常のフォトリソグラ
フィー技術とドライエッチング技術により、図１（ｂ）
に示すように、酸化シリコン膜５Ａの所望の位置に、Ｗ
膜４Ａ−２に達するスルーホール（開孔６Ａ）を形成す
る。
【００１７】次に、減圧化学気相成長法により六弗化タ
ングステン（ＷＦ6 ）をモノシラン（ＳｉＨ4 ）で還元
させて、図１（ｃ）に示すように、Ｗ膜４Ａ−２上にの
みに選択的にＷ膜７Ａを１．０μｍの厚さに形成する。
Ａｌ合金膜４Ａ−１上にＷ膜４Ａ−２を設けた理由は、
Ａｌ合金膜４Ａ−１上に直接Ｗ膜７Ａを成長させようと
するとＡｌがＷＦ6 により弗化されて、高抵抗のＡｌの
弗化物が形成され接続抵抗が高くなってしまうので、こ
れを防ぐためである。
ングステン（ＷＦ6 ）をモノシラン（ＳｉＨ4 ）で還元
させて、図１（ｃ）に示すように、Ｗ膜４Ａ−２上にの
みに選択的にＷ膜７Ａを１．０μｍの厚さに形成する。
Ａｌ合金膜４Ａ−１上にＷ膜４Ａ−２を設けた理由は、
Ａｌ合金膜４Ａ−１上に直接Ｗ膜７Ａを成長させようと
するとＡｌがＷＦ6 により弗化されて、高抵抗のＡｌの
弗化物が形成され接続抵抗が高くなってしまうので、こ
れを防ぐためである。
【００１８】次に、数十〜数百ｎｍのシリコン酸化物の
微粒子を研磨材として含んだスラリーを用いて、酸化シ
リコン膜５Ａを研磨し平坦化する。すなわち、図２に示
すように、ＣＭＰ装置１００のウェーハ保持具１００−
４にウェーハ１００−３（図１（ｃ）の状態まで加工の
終了した）を取りつけ、まず、第１のノズル１００−５
より研磨材を１０〜２０％含んだ第１のスラリー１００
−７を１００ｃｃ／ｍｉｎ程度の割合で滴下しつつ、ウ
ェーハを定盤１００−１上の研磨布１００−２に対して
５ＰＳＩ程度の圧力で押しつけながら、定盤１００−１
を４０ｒｐｍの速さで回転させ、さらにウェーハ保持具
１００−４を２０ｒｐｍの速さで自転させることによ
り、１２０ｎｍ／ｍｉｎの速度で酸化シリコン膜５Ａを
Ｗ膜７Ａが露出する直前まで研磨する。次に、第１のノ
ズル１００−５を止め第２のノズル１００−６より研磨
材を５％程度含んだ第２のスラリー１００−８を５００
ｃｃ／ｍｉｎの割合で滴下させつつウェーハの定盤に対
する圧力を３ＰＳＩ程度におとし、さらに定番の回転数
を２０ｒｐｍ程度にすることにより、酸化シリコン膜５
Ａを５０ｎｍ／ｍｉｎ以下の遅い速度で研磨する。その
際、研磨に使用されたスラリー１００−９を昇圧ポンプ
１０１により１ｋｇ／ｃｍ2 程度の圧力に昇圧した後フ
ィルタ１０２を通して研磨材（微粒子）を除去した後、
ネブライザ１０３に送り、ネブライザ１０３により霧状
にして誘導結合プラズマ質量分析装置（ＩＣＰ−ＭＳ）
１０４内に導入し、常時Ｗの相対的な量をモニタする。
分析装置を常時Ｗの質量数に設定しておくことにより、
Ｗの絶対値はモニタできないが、相対的な濃度は常時モ
ニタ可能である。こうして、スラリー１００−９中のＷ
の濃度が増加しはじめたところで研磨を終了すると、図
１（ｄ）に示すように、平坦な層間絶縁膜５Ａａが形成
される。研磨速度を５０ｎｍ／ｍｉｎ以下にすることに
より、Ｗの濃度測定に数十秒かかったとしても、その間
に研磨される膜厚は数十ｎｍ程度であり、問題とはなら
ない。
微粒子を研磨材として含んだスラリーを用いて、酸化シ
リコン膜５Ａを研磨し平坦化する。すなわち、図２に示
すように、ＣＭＰ装置１００のウェーハ保持具１００−
４にウェーハ１００−３（図１（ｃ）の状態まで加工の
終了した）を取りつけ、まず、第１のノズル１００−５
より研磨材を１０〜２０％含んだ第１のスラリー１００
−７を１００ｃｃ／ｍｉｎ程度の割合で滴下しつつ、ウ
ェーハを定盤１００−１上の研磨布１００−２に対して
５ＰＳＩ程度の圧力で押しつけながら、定盤１００−１
を４０ｒｐｍの速さで回転させ、さらにウェーハ保持具
１００−４を２０ｒｐｍの速さで自転させることによ
り、１２０ｎｍ／ｍｉｎの速度で酸化シリコン膜５Ａを
Ｗ膜７Ａが露出する直前まで研磨する。次に、第１のノ
ズル１００−５を止め第２のノズル１００−６より研磨
材を５％程度含んだ第２のスラリー１００−８を５００
ｃｃ／ｍｉｎの割合で滴下させつつウェーハの定盤に対
する圧力を３ＰＳＩ程度におとし、さらに定番の回転数
を２０ｒｐｍ程度にすることにより、酸化シリコン膜５
Ａを５０ｎｍ／ｍｉｎ以下の遅い速度で研磨する。その
際、研磨に使用されたスラリー１００−９を昇圧ポンプ
１０１により１ｋｇ／ｃｍ2 程度の圧力に昇圧した後フ
ィルタ１０２を通して研磨材（微粒子）を除去した後、
ネブライザ１０３に送り、ネブライザ１０３により霧状
にして誘導結合プラズマ質量分析装置（ＩＣＰ−ＭＳ）
１０４内に導入し、常時Ｗの相対的な量をモニタする。
分析装置を常時Ｗの質量数に設定しておくことにより、
Ｗの絶対値はモニタできないが、相対的な濃度は常時モ
ニタ可能である。こうして、スラリー１００−９中のＷ
の濃度が増加しはじめたところで研磨を終了すると、図
１（ｄ）に示すように、平坦な層間絶縁膜５Ａａが形成
される。研磨速度を５０ｎｍ／ｍｉｎ以下にすることに
より、Ｗの濃度測定に数十秒かかったとしても、その間
に研磨される膜厚は数十ｎｍ程度であり、問題とはなら
ない。
【００１９】ＩＣＰ−ＭＳ法は、Ｗの分析感度が非常に
高いこと、Ｗのピークが他の元素と重なることがなく、
短時間で分析が行なえることにより研磨の終点検出のた
めのＷの分析には適しているが、ＩＣＰ−ＭＳ法に限る
必要は無い。
高いこと、Ｗのピークが他の元素と重なることがなく、
短時間で分析が行なえることにより研磨の終点検出のた
めのＷの分析には適しているが、ＩＣＰ−ＭＳ法に限る
必要は無い。
【００２０】次に、図１（ｅ）に示すように、Ａｌ合金
膜８Ａをスパッタ法により形成した後、通常のフォトリ
ソグラフィー技術とドライエッチング技術により所望の
形状にパターニングして第２の配線を形成し、２層配線
を完成する。
膜８Ａをスパッタ法により形成した後、通常のフォトリ
ソグラフィー技術とドライエッチング技術により所望の
形状にパターニングして第２の配線を形成し、２層配線
を完成する。
【００２１】開孔６ＡをＷ膜で完全に埋めないので、Ｗ
成長の原料ガスの無駄な消費はなく生産性が良い。Ｗ膜
の表面が露出したことを確実に検出できるので、Ｗ膜で
埋め込まれた開孔の深さ及び層間絶縁膜の厚さを高精度
に制御できる。
成長の原料ガスの無駄な消費はなく生産性が良い。Ｗ膜
の表面が露出したことを確実に検出できるので、Ｗ膜で
埋め込まれた開孔の深さ及び層間絶縁膜の厚さを高精度
に制御できる。
【００２２】図３（ａ）〜（ｅ）は、本発明の第２の実
施例の説明のための工程順断面図である。
施例の説明のための工程順断面図である。
【００２３】まず、図３（ａ）に示すように、酸化シリ
コン膜３Ｂ（フィールド酸化膜や層絶縁膜）で覆われた
Ｐ型のシリコン基板１上に通常の工程により、多結晶シ
リコン膜４Ｂでなる第１の配線（第１の実施例と同様の
２層膜で構成してもよい）を形成する。次に全面にＢＰ
ＳＧ膜５Ｂをたとえば１．５μｍの厚さに形成し、窒素
中で８００〜９００℃の熱処理を行ないＢＰＳＧ膜５Ｂ
をリフローさせる。
コン膜３Ｂ（フィールド酸化膜や層絶縁膜）で覆われた
Ｐ型のシリコン基板１上に通常の工程により、多結晶シ
リコン膜４Ｂでなる第１の配線（第１の実施例と同様の
２層膜で構成してもよい）を形成する。次に全面にＢＰ
ＳＧ膜５Ｂをたとえば１．５μｍの厚さに形成し、窒素
中で８００〜９００℃の熱処理を行ないＢＰＳＧ膜５Ｂ
をリフローさせる。
【００２４】次に通常のフォトリソグラフィー技術とド
ライエッチング技術により、図３（ｂ）に示すように、
多結晶シリコン膜４Ｂとシリコン基板表面のＮ型不純物
拡散層２（ＭＯＳトランジスタのソース・ドレイン領域
など）にそれぞれ達する第１の開孔６−１Ａ及び６−２
Ａを形成する。多結晶シリコン膜４Ｂの膜厚を０．４μ
ｍ、多結晶シリコン膜４Ｂの表面に達する第２の開孔６
−２Ａの最終的な深さを０．８μｍとすると、図３
（ｃ）に示すように、０．４μｍと０．８μｍを加えた
１．２μｍの膜厚となるようにＷ膜７−１Ａ，７−２Ａ
を第１，第２の開孔内に化学気相成長法により選択的に
成長する。
ライエッチング技術により、図３（ｂ）に示すように、
多結晶シリコン膜４Ｂとシリコン基板表面のＮ型不純物
拡散層２（ＭＯＳトランジスタのソース・ドレイン領域
など）にそれぞれ達する第１の開孔６−１Ａ及び６−２
Ａを形成する。多結晶シリコン膜４Ｂの膜厚を０．４μ
ｍ、多結晶シリコン膜４Ｂの表面に達する第２の開孔６
−２Ａの最終的な深さを０．８μｍとすると、図３
（ｃ）に示すように、０．４μｍと０．８μｍを加えた
１．２μｍの膜厚となるようにＷ膜７−１Ａ，７−２Ａ
を第１，第２の開孔内に化学気相成長法により選択的に
成長する。
【００２５】次に第１の実施例同様にＢＰＳＧ膜５Ｂを
研磨する。この時ウェーハ保持具と研磨面に接触する研
磨布を固定する定盤を金属等の導電材料で形成し、研磨
布にスラリーを浸透させる構成とし、ウェーハ保持具と
定盤との間に電圧（定盤側を負）を印加して、研磨中、
両者間の電流又は抵抗をモニタする。シリコン基板に達
するビアホール（第１の開孔）に成長したＷ膜７−１Ａ
が研磨面に表われた時点で最も抵抗が下がるので、この
時点でＢＰＳＧ膜の研磨を終了することにより、図３
（ｄ）に示すように層間絶縁膜５Ｂａの形成を終る。次
に、図３（ｅ）に示すように、Ａｌ合金膜８Ｂをスパッ
タ法により形成した後、通常のリソグラフィー技術と、
ドライエッチング法により所望の形状にパターニングし
て、２層目の配線（第２の配線）を形成する。
研磨する。この時ウェーハ保持具と研磨面に接触する研
磨布を固定する定盤を金属等の導電材料で形成し、研磨
布にスラリーを浸透させる構成とし、ウェーハ保持具と
定盤との間に電圧（定盤側を負）を印加して、研磨中、
両者間の電流又は抵抗をモニタする。シリコン基板に達
するビアホール（第１の開孔）に成長したＷ膜７−１Ａ
が研磨面に表われた時点で最も抵抗が下がるので、この
時点でＢＰＳＧ膜の研磨を終了することにより、図３
（ｄ）に示すように層間絶縁膜５Ｂａの形成を終る。次
に、図３（ｅ）に示すように、Ａｌ合金膜８Ｂをスパッ
タ法により形成した後、通常のリソグラフィー技術と、
ドライエッチング法により所望の形状にパターニングし
て、２層目の配線（第２の配線）を形成する。
【００２６】本実施例では、ビアホール内に成長したＷ
膜の表面の高さが場所により違うが、シリコン基板に達
する第１の開孔６−１Ａ内に成長し最も高さの低いＷ膜
７−１Ａが研磨面に露出した時、ウェーハ保持具と定盤
との間の抵抗の変化が大きいため、容易に終点検出が可
能である。本実施例は、終点検出を簡略な装置で行える
利点がある。
膜の表面の高さが場所により違うが、シリコン基板に達
する第１の開孔６−１Ａ内に成長し最も高さの低いＷ膜
７−１Ａが研磨面に露出した時、ウェーハ保持具と定盤
との間の抵抗の変化が大きいため、容易に終点検出が可
能である。本実施例は、終点検出を簡略な装置で行える
利点がある。
【００２７】終点検出手段としては、第１，第２の実施
例とは別に、研磨面にＷ膜が露出した時にわずかに摩擦
力が変化するが、この摩擦力の変化を検出する方法もあ
る。摩擦力の変化は、たとえば、ウェーハ保持具あるい
は定盤の回転用モータの駆動電流をモニタすることによ
り検出が可能である。
例とは別に、研磨面にＷ膜が露出した時にわずかに摩擦
力が変化するが、この摩擦力の変化を検出する方法もあ
る。摩擦力の変化は、たとえば、ウェーハ保持具あるい
は定盤の回転用モータの駆動電流をモニタすることによ
り検出が可能である。
【００２８】以上の説明においては、開孔に成長した金
属膜はＷ膜であったがこれに限る必要はなく選択的に成
長可能なものならなんでも良くたとえば無電解めっき法
によるＮｉ膜等でも良い。
属膜はＷ膜であったがこれに限る必要はなく選択的に成
長可能なものならなんでも良くたとえば無電解めっき法
によるＮｉ膜等でも良い。
【００２９】さらに、本発明を繰り返し用いることで３
層以上の配線を容易に形成可能である。
層以上の配線を容易に形成可能である。
【００３０】
【発明の効果】以上説明したように本発明では、層間絶
縁膜を形成するための第２の絶縁膜に開孔を形成した
後、開孔の途中まで金属膜を選択成長させ、この金属膜
が露出するまで第２の絶縁膜を研磨して平坦化している
ので、金属膜をほとんど研磨しなくてよいため従来技術
のように、開孔からあふれるまで金属膜を成長する必要
がないため、金属膜成長の原料となるガス等の使用料を
最低限におさえることができさらに成長時間も最低必要
な時間だけで良いので生産性が上がり、低コストで生産
できるという効果がある。
縁膜を形成するための第２の絶縁膜に開孔を形成した
後、開孔の途中まで金属膜を選択成長させ、この金属膜
が露出するまで第２の絶縁膜を研磨して平坦化している
ので、金属膜をほとんど研磨しなくてよいため従来技術
のように、開孔からあふれるまで金属膜を成長する必要
がないため、金属膜成長の原料となるガス等の使用料を
最低限におさえることができさらに成長時間も最低必要
な時間だけで良いので生産性が上がり、低コストで生産
できるという効果がある。
【００３１】また、ビアホール（開孔）内の金属膜が研
磨面に露出したことを検出して、これを研磨の終点検出
として用いるので、必要な時点で研磨を確実に停止する
ことができるため、ビアホールの深さは常に一定の深さ
に安定して形成でき、従って、層間絶縁膜の厚さは一定
となりオーバー研磨等をする必要がないため研磨時間も
短かくなり、さらに生産性が上るという効果がある。
磨面に露出したことを検出して、これを研磨の終点検出
として用いるので、必要な時点で研磨を確実に停止する
ことができるため、ビアホールの深さは常に一定の深さ
に安定して形成でき、従って、層間絶縁膜の厚さは一定
となりオーバー研磨等をする必要がないため研磨時間も
短かくなり、さらに生産性が上るという効果がある。
【図１】本発明の第１の実施例の説明のため（ａ）〜
（ｅ）に分図して示す工程順断面図である。
（ｅ）に分図して示す工程順断面図である。
【図２】第１の実施例における終点検出手段に使用する
装置を概略的に示すブロック図である。
装置を概略的に示すブロック図である。
【図３】本発明の第２の実施例の説明のため（ａ）〜
（ｅ）に分図して示す工程順断面図である。
（ｅ）に分図して示す工程順断面図である。
【図４】従来例の説明のため（ａ）〜（ｅ）に分図して
示す工程順断面図である。
示す工程順断面図である。
１ シリコン基板 ２ Ｎ型不純物拡散層 ３，３Ａ，３Ｂ 酸化シリコン膜 ４，４Ｂ 結晶シリコン膜（第１の配線） ４Ａ−１ Ａｌ合金膜 ４Ａ−２ Ｗ膜 ５，５Ｂ ＢＰＳＧ膜 ５Ａ 酸化シリコン膜 ５ａ，５Ａａ，５Ｂｂ 層間絶縁膜 ６−１，６−１Ａ 第１の開孔 ６−２，６−２Ａ 第２の開孔 ７，７−１，７−１Ａ，７−２，７−２Ａ Ｗ膜 ８，８Ａ，８Ｂ Ａｌ合金膜（第２の配線） １００ ＭＣＰ装置 １００−１ 定盤 １００−２ 研磨布 １００−３ ウェーハ １００−４ ウェーハ保持具 １００−５ 第１のノズル １００−６ 第２のノズル １００−７ 第１のスラリー １００−８ 第２のスラリー １００−９ スラリー（使用後） １０１ 昇圧ポンプ １０２ フィルタ １０３ ネブライザ １０４ ＩＣＰ−ＭＳ分析装置
Claims (7)
- 【請求項１】 表面部に選択的に形成された不純物拡散
層を有する半導体基板上の第１の絶縁膜を被覆する第１
の配線を形成する工程と、第２の絶縁膜を前記第１の配
線より厚く堆積し前記第２の絶縁膜に前記不純物拡散層
に達する第１の開孔及び又は前記第１の配線に達する第
２の開孔を形成し前記第１の開孔及び又は第２の開孔の
底面から途中迄金属膜を選択成長させて埋めた後、前記
第１の開孔又は第２の開孔を埋める金属膜が露出する迄
研磨を行なうことにより表面が平坦な層間絶縁膜を形成
する工程とを有し、前記第１の開孔又は第２の開孔を埋
める金属膜が露出したことを検出して研磨を終了するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 研磨中に発生する研磨屑をサンプリング
して分析し所定金属を検出する請求項１記載の半導体装
置の製造方法。 - 【請求項３】 誘導結合プラズマ質量分析を行なう請求
項２記載の半導体装置の製造方法。 - 【請求項４】 金属膜がタングステン膜である請求項３
記載の半導体装置の製造方法。 - 【請求項５】 研磨装置の半導体基板の保持具又は研磨
布を固定した定盤の摩擦力をモニタして金属膜が露出し
たことを検出する請求項１記載の半導体装置の製造方
法。 - 【請求項６】 保持具又は定盤を回転させるモータの駆
動電流により摩擦力のモニタを行なう請求項５記載の半
導体装置の製造方法。 - 【請求項７】 研磨装置の半導体基板の保持具及び研磨
布を固定した定盤をそれぞれ導電体で構成し、前記保持
具と定盤との間に電圧を印加してこれらの間の電流又は
抵抗を検出して金属膜が露出したことを検出する請求項
１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4018695A JP2638546B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4018695A JP2638546B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236524A JPH08236524A (ja) | 1996-09-13 |
| JP2638546B2 true JP2638546B2 (ja) | 1997-08-06 |
Family
ID=12573758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4018695A Expired - Lifetime JP2638546B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638546B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6727170B2 (en) | 1998-02-16 | 2004-04-27 | Renesas Technology Corp. | Semiconductor device having an improved interlayer conductor connections and a manufacturing method thereof |
| JPH11233621A (ja) | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| KR100268459B1 (ko) * | 1998-05-07 | 2000-10-16 | 윤종용 | 반도체 장치의 콘택 플러그 형성 방법 |
| TW200731430A (en) * | 2006-02-08 | 2007-08-16 | Jung-Tang Huang | Controllable method for manufacturing uniform planarity of plating-based solder bumps on multi-layer flip chip used in the three-dimensional packaging |
-
1995
- 1995-02-28 JP JP4018695A patent/JP2638546B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08236524A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5647952A (en) | Chemical/mechanical polish (CMP) endpoint method | |
| US5328553A (en) | Method for fabricating a semiconductor device having a planar surface | |
| TW423075B (en) | Process for producing a semiconductor device | |
| JPH10173043A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
| JPH09283523A (ja) | 半導体素子の多層配線の形成方法 | |
| US6207533B1 (en) | Method for forming an integrated circuit | |
| JP2638546B2 (ja) | 半導体装置の製造方法 | |
| JP3277427B2 (ja) | 平坦化方法および研磨装置 | |
| JPH11154675A (ja) | 半導体装置及びその製造方法 | |
| JPH08222630A (ja) | 多層配線形成方法 | |
| JPH01295423A (ja) | エッチバック検知 | |
| US6184120B1 (en) | Method of forming a buried plug and an interconnection | |
| JPH1187307A (ja) | レジストの除去方法及びその除去装置 | |
| JPH09223737A (ja) | 半導体装置の製造方法 | |
| JPH06318583A (ja) | ウエハ表面の平坦化方法及びその方法に用いる化学的機械研磨装置 | |
| JPH08222632A (ja) | 多層配線形成方法および構造 | |
| US7045454B1 (en) | Chemical mechanical planarization of conductive material | |
| JP3127983B2 (ja) | 半導体装置の製造方法 | |
| JP3189076B2 (ja) | 研磨方法及び研磨装置 | |
| US7186644B2 (en) | Methods for preventing copper oxidation in a dual damascene process | |
| US20020001955A1 (en) | Removal of residue from a substrate | |
| JPH09123059A (ja) | 研磨方法 | |
| JPH09306879A (ja) | 化学的／機械的プレーナ化方法 | |
| JP2000012544A (ja) | 半導体装置の製造方法 | |
| JP3698801B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970318 |