JPH1187307A - レジストの除去方法及びその除去装置 - Google Patents
レジストの除去方法及びその除去装置Info
- Publication number
- JPH1187307A JPH1187307A JP24121997A JP24121997A JPH1187307A JP H1187307 A JPH1187307 A JP H1187307A JP 24121997 A JP24121997 A JP 24121997A JP 24121997 A JP24121997 A JP 24121997A JP H1187307 A JPH1187307 A JP H1187307A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- resist
- dielectric constant
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 低誘電率の層間絶縁膜の比誘電率を上昇させ
ることなくレジストを除去できるレジストの除去方法及
びその除去装置を提供する。 【解決手段】 低誘電率を有する層間絶縁膜の表面にレ
ジストを形成した半導体基板４６を、プラテン４１の上
方に設けられるウェハーチャック４７に保持する。次
に、プラテン４１の上方にほぼ対向して設けられる研磨
剤供給管４９から発煙硝酸５０を研磨布４４の表面上に
流しながらプラテン４１を回転させる。さらにウェハー
チャック４７を回転させることにより半導体基板４６も
回転させる。これとともに、半導体基板４６の表面を研
磨布４４の表面に押圧させる状態を所定時間維持して、
半導体基板４６の表面を研磨し、レジストを除去する。
研磨材として発煙硝酸５０を用いるので、低誘電率を有
する層間絶縁膜の比誘電率を上昇させずに、半導体基板
４６からレジストを完全に除去できる。
ることなくレジストを除去できるレジストの除去方法及
びその除去装置を提供する。 【解決手段】 低誘電率を有する層間絶縁膜の表面にレ
ジストを形成した半導体基板４６を、プラテン４１の上
方に設けられるウェハーチャック４７に保持する。次
に、プラテン４１の上方にほぼ対向して設けられる研磨
剤供給管４９から発煙硝酸５０を研磨布４４の表面上に
流しながらプラテン４１を回転させる。さらにウェハー
チャック４７を回転させることにより半導体基板４６も
回転させる。これとともに、半導体基板４６の表面を研
磨布４４の表面に押圧させる状態を所定時間維持して、
半導体基板４６の表面を研磨し、レジストを除去する。
研磨材として発煙硝酸５０を用いるので、低誘電率を有
する層間絶縁膜の比誘電率を上昇させずに、半導体基板
４６からレジストを完全に除去できる。
Description
【０００１】
【発明の属する技術分野】本発明は、レジストの除去方
法及びその除去装置に係わり、特に、低誘電率の層間絶
縁膜の比誘電率を上昇させることなくレジストを除去で
きるレジストの除去方法及びその除去装置に関する。
法及びその除去装置に係わり、特に、低誘電率の層間絶
縁膜の比誘電率を上昇させることなくレジストを除去で
きるレジストの除去方法及びその除去装置に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、多層配線
構造を有する半導体装置が必要となる。この半導体装置
における多層配線の製造プロセスでは、例えば、半導体
基板上にＳｉＯ2 からなる層間絶縁膜を堆積し、その上
にレジストを形成し、次に、このレジストをマスクとし
て該層間絶縁膜に配線用の溝又はビアホール等のパター
ンを形成した後、不要となったレジストを剥離するとい
う工程がある。このレジストの剥離には、酸素プラズマ
やアミンを主成分とする有機溶剤を用いる。
構造を有する半導体装置が必要となる。この半導体装置
における多層配線の製造プロセスでは、例えば、半導体
基板上にＳｉＯ2 からなる層間絶縁膜を堆積し、その上
にレジストを形成し、次に、このレジストをマスクとし
て該層間絶縁膜に配線用の溝又はビアホール等のパター
ンを形成した後、不要となったレジストを剥離するとい
う工程がある。このレジストの剥離には、酸素プラズマ
やアミンを主成分とする有機溶剤を用いる。
【０００３】
【発明が解決しようとする課題】上記半導体装置におい
て、多層配線構造の微細化の進展に伴い、配線間容量が
増加することとなる。これは、半導体装置の動作スピー
ドの遅延や低電圧動作の達成の妨げとなる。従って、配
線間容量を低減する方法として、配線と配線との間の層
間絶縁膜を比誘電率の低い材料によって形成することが
考えられる。その材料としては、例えばオルガノシロキ
サン（有機ＳＯＧ）や水素化シロキサン（無機ＳＯＧ）
等のＳＯＧ(Spin On Glass) 膜、ポリイミド樹脂やフッ
素化アモルファスカーボン等の有機ポリマー膜が実用化
に向けて開発されつつある。
て、多層配線構造の微細化の進展に伴い、配線間容量が
増加することとなる。これは、半導体装置の動作スピー
ドの遅延や低電圧動作の達成の妨げとなる。従って、配
線間容量を低減する方法として、配線と配線との間の層
間絶縁膜を比誘電率の低い材料によって形成することが
考えられる。その材料としては、例えばオルガノシロキ
サン（有機ＳＯＧ）や水素化シロキサン（無機ＳＯＧ）
等のＳＯＧ(Spin On Glass) 膜、ポリイミド樹脂やフッ
素化アモルファスカーボン等の有機ポリマー膜が実用化
に向けて開発されつつある。
【０００４】ところで、上記の比誘電率の低い材料から
なる層間絶縁膜（低誘電率膜）は、酸素プラズマに晒さ
れると吸湿し比誘電率が上昇する特徴を有している。ま
た、水素化シロキサンはアミンを主成分とする有機溶剤
に晒されることでも比誘電率が上昇してしまう。従っ
て、例えば低誘電率の層間絶縁膜の上に存在するレジス
トを上述したように酸素プラズマ等を用いて剥離する時
に、層間絶縁膜が酸素プラズマやアミンを主成分とする
有機溶剤に晒されると、この層間絶縁膜の比誘電率が膜
形成直後の比誘電率よりも上昇してしまう。その結果、
配線間容量を低減するために層間絶縁膜に比誘電率の低
い材料を用いても、配線間容量を低下させることができ
ないこととなる。
なる層間絶縁膜（低誘電率膜）は、酸素プラズマに晒さ
れると吸湿し比誘電率が上昇する特徴を有している。ま
た、水素化シロキサンはアミンを主成分とする有機溶剤
に晒されることでも比誘電率が上昇してしまう。従っ
て、例えば低誘電率の層間絶縁膜の上に存在するレジス
トを上述したように酸素プラズマ等を用いて剥離する時
に、層間絶縁膜が酸素プラズマやアミンを主成分とする
有機溶剤に晒されると、この層間絶縁膜の比誘電率が膜
形成直後の比誘電率よりも上昇してしまう。その結果、
配線間容量を低減するために層間絶縁膜に比誘電率の低
い材料を用いても、配線間容量を低下させることができ
ないこととなる。
【０００５】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、低誘電率の層間絶縁膜の
比誘電率を上昇させることなくレジストを除去できるレ
ジストの除去方法及びその除去装置を提供することにあ
る。
れたものであり、その目的は、低誘電率の層間絶縁膜の
比誘電率を上昇させることなくレジストを除去できるレ
ジストの除去方法及びその除去装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係るレジストの除去方法は、低誘電率の層
間絶縁膜の表面上又は近傍に形成されたレジストを除去
するレジストの除去方法であって、このレジストを研磨
材として発煙硝酸を用いて化学機械的に研磨することに
より除去することを特徴とする。
め、本発明に係るレジストの除去方法は、低誘電率の層
間絶縁膜の表面上又は近傍に形成されたレジストを除去
するレジストの除去方法であって、このレジストを研磨
材として発煙硝酸を用いて化学機械的に研磨することに
より除去することを特徴とする。
【０００７】また、本発明に係るレジストの除去装置
は、上面に研磨布が取り付けられるプラテンと、このプ
ラテンの上方に設けられ、低誘電率の層間絶縁膜の表面
上又は近傍に形成されたレジストを有する被研磨基板を
保持する保持手段と、該被研磨基板を化学機械的に研磨
するために研磨剤としての発煙硝酸を該研磨布上に供給
する供給手段と、を具備する。
は、上面に研磨布が取り付けられるプラテンと、このプ
ラテンの上方に設けられ、低誘電率の層間絶縁膜の表面
上又は近傍に形成されたレジストを有する被研磨基板を
保持する保持手段と、該被研磨基板を化学機械的に研磨
するために研磨剤としての発煙硝酸を該研磨布上に供給
する供給手段と、を具備する。
【０００８】上記レジストの除去方法及びその除去装置
では、発煙硝酸を研磨剤として用いてレジストを化学機
械的に研磨することにより除去するため、低誘電率の層
間絶縁膜の比誘電率を上昇させることがない。
では、発煙硝酸を研磨剤として用いてレジストを化学機
械的に研磨することにより除去するため、低誘電率の層
間絶縁膜の比誘電率を上昇させることがない。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１（ａ）〜（ｌ）は、本発明の
第１の実施の形態によるレジストの除去方法を用いた半
導体装置の製造工程を示す断面図である。
施の形態を説明する。図１（ａ）〜（ｌ）は、本発明の
第１の実施の形態によるレジストの除去方法を用いた半
導体装置の製造工程を示す断面図である。
【００１０】図１（ａ）に示すように、図示せぬ半導体
素子が形成された半導体基板１の表面上には層間絶縁膜
２が形成される。この層間絶縁膜２は、低誘電率膜であ
る無機ＳＯＧ（水素化シロキサン）から成り、例えばダ
ウコーニング社製の商品名ＦＯＸ14が用いられる。層間
絶縁膜２の成膜条件は次の通りである。すなわち、材料
がＦＯＸ14、熱処理が４００℃、６０min 、雰囲気が１
×１０-3Ｔorr 、膜厚が５００nmである。本条件で成膜
した層間絶縁膜２の比誘電率は３．０である。
素子が形成された半導体基板１の表面上には層間絶縁膜
２が形成される。この層間絶縁膜２は、低誘電率膜であ
る無機ＳＯＧ（水素化シロキサン）から成り、例えばダ
ウコーニング社製の商品名ＦＯＸ14が用いられる。層間
絶縁膜２の成膜条件は次の通りである。すなわち、材料
がＦＯＸ14、熱処理が４００℃、６０min 、雰囲気が１
×１０-3Ｔorr 、膜厚が５００nmである。本条件で成膜
した層間絶縁膜２の比誘電率は３．０である。
【００１１】この後、図１（ｂ）に示すように、層間絶
縁膜２の表面上には、配線用の溝を形成するためのレジ
ストパターン３が形成される。
縁膜２の表面上には、配線用の溝を形成するためのレジ
ストパターン３が形成される。
【００１２】次に、図１（ｃ）に示すように、例えばド
ライエッチング技術を用いて、レジスト３をマスクとし
て層間絶縁膜２がエッチングされる。これにより、層間
絶縁膜２には配線用溝４が形成される。
ライエッチング技術を用いて、レジスト３をマスクとし
て層間絶縁膜２がエッチングされる。これにより、層間
絶縁膜２には配線用溝４が形成される。
【００１３】この後、図１（ｄ）に示すように、研磨剤
に発煙硝酸を用いたＣＭＰ（化学機械的研磨：Chemical
and Mechanical Polishing)装置によりレジスト３が研
磨され除去される。この時のＣＭＰ条件は以下の通りで
あり、ＣＭＰ装置（レジストの除去装置）は後述の図３
に示すものを使用する。 回転定盤の回転数：２５rpm 基板保持台の回転数：２５rpm 研磨圧力：５００ｇ／cm2 研磨剤：発煙硝酸 ２５０cc／min
に発煙硝酸を用いたＣＭＰ（化学機械的研磨：Chemical
and Mechanical Polishing)装置によりレジスト３が研
磨され除去される。この時のＣＭＰ条件は以下の通りで
あり、ＣＭＰ装置（レジストの除去装置）は後述の図３
に示すものを使用する。 回転定盤の回転数：２５rpm 基板保持台の回転数：２５rpm 研磨圧力：５００ｇ／cm2 研磨剤：発煙硝酸 ２５０cc／min
【００１４】次に、図１（ｅ）に示すように、配線用溝
４の内面上及び層間絶縁膜２の上面上には、ロングスロ
ースパッタ技術を用いてバリアメタル５として厚さ２０
nm程度のＴｉＮ膜が成膜される。次に、バリアメタル５
の上には、リフロースパッタ技術を用いて配線材料６と
してＣｕ膜が成膜される。尚、ロングスロースパッタ技
術とは、スパッタの一種であり、ステップカバレージを
良くするために電極とターゲットとの間を長くするもの
をいう。リフロースパッタ技術とは、スパッタで成膜し
てからその膜をリフローするものをいう。
４の内面上及び層間絶縁膜２の上面上には、ロングスロ
ースパッタ技術を用いてバリアメタル５として厚さ２０
nm程度のＴｉＮ膜が成膜される。次に、バリアメタル５
の上には、リフロースパッタ技術を用いて配線材料６と
してＣｕ膜が成膜される。尚、ロングスロースパッタ技
術とは、スパッタの一種であり、ステップカバレージを
良くするために電極とターゲットとの間を長くするもの
をいう。リフロースパッタ技術とは、スパッタで成膜し
てからその膜をリフローするものをいう。
【００１５】この後、図１（ｆ）に示すように、メタル
ＣＭＰ技術を用いてバリアメタル５及び配線材料６を層
間絶縁膜２の上面まで研磨除去することにより、配線用
溝４内に配線が形成される。
ＣＭＰ技術を用いてバリアメタル５及び配線材料６を層
間絶縁膜２の上面まで研磨除去することにより、配線用
溝４内に配線が形成される。
【００１６】次に、図１（ｇ）に示すように、層間絶縁
膜２及び配線材料６の上には膜厚が８００nm程度の層間
絶縁膜７が成膜される。この層間絶縁膜７は、上述した
層間絶縁膜２と同一の材料を用いて、同一の成膜条件下
で膜厚４００nmのものを２回成膜することによって形成
される。
膜２及び配線材料６の上には膜厚が８００nm程度の層間
絶縁膜７が成膜される。この層間絶縁膜７は、上述した
層間絶縁膜２と同一の材料を用いて、同一の成膜条件下
で膜厚４００nmのものを２回成膜することによって形成
される。
【００１７】この後、図１（ｈ）に示すように、層間絶
縁膜７の上にはコンタクトホールを形成するためのレジ
ストパターン８が形成される。
縁膜７の上にはコンタクトホールを形成するためのレジ
ストパターン８が形成される。
【００１８】次に、図１（ｉ）に示すように、例えばド
ライエッチング技術を用いて、レジスト８をマスクとし
て層間絶縁膜７がエッチングされる。これにより、層間
絶縁膜７には一方の配線の上に位置するコンタクトホー
ル９が形成される。
ライエッチング技術を用いて、レジスト８をマスクとし
て層間絶縁膜７がエッチングされる。これにより、層間
絶縁膜７には一方の配線の上に位置するコンタクトホー
ル９が形成される。
【００１９】この後、図１（ｊ）に示すように、研磨剤
に発煙硝酸を用いた図３に示すＣＭＰ装置によりレジス
ト８が研磨され除去される。この時のＣＭＰ条件は上述
した図１（ｄ）に示すレジスト３を除去する場合と同一
である。
に発煙硝酸を用いた図３に示すＣＭＰ装置によりレジス
ト８が研磨され除去される。この時のＣＭＰ条件は上述
した図１（ｄ）に示すレジスト３を除去する場合と同一
である。
【００２０】次に、図１（ｋ）に示すように、コンタク
トホール９の内面上及び層間絶縁膜７の上面上には、ロ
ングスロースパッタ技術を用いてバリアメタル１０とし
て厚さ２０nm程度のＴｉＮ膜が成膜される。次に、バリ
アメタル１０の上には、ＣＶＤ技術を用いてコンタクト
ホール埋め込み材料１１としてＷ膜が成膜される。次
に、バリアメタル１０及びコンタクトホール埋め込み材
料１１は、メタルＣＭＰ技術を用いて層間絶縁膜７の上
面まで研磨され除去される。
トホール９の内面上及び層間絶縁膜７の上面上には、ロ
ングスロースパッタ技術を用いてバリアメタル１０とし
て厚さ２０nm程度のＴｉＮ膜が成膜される。次に、バリ
アメタル１０の上には、ＣＶＤ技術を用いてコンタクト
ホール埋め込み材料１１としてＷ膜が成膜される。次
に、バリアメタル１０及びコンタクトホール埋め込み材
料１１は、メタルＣＭＰ技術を用いて層間絶縁膜７の上
面まで研磨され除去される。
【００２１】この後、図１（ｌ）に示すように、層間絶
縁膜７及びコンタクトホール埋め込み材料１１の上には
層間絶縁膜１２が形成される。この層間絶縁膜１２は、
上述した図１（ａ）に示す層間絶縁膜２と同一の材料を
用い、同一の成膜条件の下、同一の膜厚にて形成したも
のである。
縁膜７及びコンタクトホール埋め込み材料１１の上には
層間絶縁膜１２が形成される。この層間絶縁膜１２は、
上述した図１（ａ）に示す層間絶縁膜２と同一の材料を
用い、同一の成膜条件の下、同一の膜厚にて形成したも
のである。
【００２２】上述したような配線を形成するプロセスを
繰り返すことによって、２層以上の多層配線構造を有す
る半導体装置を形成することができる。
繰り返すことによって、２層以上の多層配線構造を有す
る半導体装置を形成することができる。
【００２３】上記第１の実施の形態によれば、図１
（ｄ）、（ｊ）に示す工程で、低誘電率膜である層間絶
縁膜２、７の上に存在するレジスト３、８を、研磨剤に
発煙硝酸を用いたＣＭＰ装置により研磨除去している。
このため、レジスト３、８を除去した後の層間絶縁膜
２、７の比誘電率が上昇することなく、層間絶縁膜２、
７の比誘電率をレジスト３、８の除去前の３．０のまま
維持できる。つまり、従来のレジストの除去方法のよう
に酸素プラズマを用いず、更には、アミンを主成分とし
た有機洗浄液を用いないため、層間絶縁膜２、７が酸素
プラズマ等に晒されることがない。このため、レジスト
３、８を除去した後の層間絶縁膜２、７の比誘電率が上
昇してしまうことがない。したがって、配線と配線との
間に形成される層間絶縁膜２、７に比誘電率の低い材料
を用い、この層間絶縁膜２、７の比誘電率を上昇させる
ことなくレジスト３、８を除去できるので、配線間容量
を低減することができる。この結果、半導体装置の動作
スピードを向上させることが可能となり、半導体装置を
低電圧で動作させることが可能となり、半導体装置の低
消費電力化が可能となる。
（ｄ）、（ｊ）に示す工程で、低誘電率膜である層間絶
縁膜２、７の上に存在するレジスト３、８を、研磨剤に
発煙硝酸を用いたＣＭＰ装置により研磨除去している。
このため、レジスト３、８を除去した後の層間絶縁膜
２、７の比誘電率が上昇することなく、層間絶縁膜２、
７の比誘電率をレジスト３、８の除去前の３．０のまま
維持できる。つまり、従来のレジストの除去方法のよう
に酸素プラズマを用いず、更には、アミンを主成分とし
た有機洗浄液を用いないため、層間絶縁膜２、７が酸素
プラズマ等に晒されることがない。このため、レジスト
３、８を除去した後の層間絶縁膜２、７の比誘電率が上
昇してしまうことがない。したがって、配線と配線との
間に形成される層間絶縁膜２、７に比誘電率の低い材料
を用い、この層間絶縁膜２、７の比誘電率を上昇させる
ことなくレジスト３、８を除去できるので、配線間容量
を低減することができる。この結果、半導体装置の動作
スピードを向上させることが可能となり、半導体装置を
低電圧で動作させることが可能となり、半導体装置の低
消費電力化が可能となる。
【００２４】尚、上記第１の実施の形態では、層間絶縁
膜２、７、１２に水素化シロキサン等の無機ＳＯＧを用
いているが、層間絶縁膜２、７、１２にその他のＳｉ−
Ｈ構造を有する無機ＳＯＧ、オルガノシロキサン等の有
機ＳＯＧ、ポリイミド樹脂又はフッ素化アモルファスカ
ーボンを用いることも可能である。この場合でも層間絶
縁膜の比誘電率を上げることなく多層配線構造体を形成
できる。
膜２、７、１２に水素化シロキサン等の無機ＳＯＧを用
いているが、層間絶縁膜２、７、１２にその他のＳｉ−
Ｈ構造を有する無機ＳＯＧ、オルガノシロキサン等の有
機ＳＯＧ、ポリイミド樹脂又はフッ素化アモルファスカ
ーボンを用いることも可能である。この場合でも層間絶
縁膜の比誘電率を上げることなく多層配線構造体を形成
できる。
【００２５】また、配線材料６として銅（Ｃｕ）を用い
ているが、配線材料６としてＣｕ以外の金属、例えばア
ルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔ
ｉ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）等または
これらの合金を用いることも可能である。
ているが、配線材料６としてＣｕ以外の金属、例えばア
ルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔ
ｉ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）等または
これらの合金を用いることも可能である。
【００２６】また、配線材料６をリフロースパッタ技術
を用いて成膜しているが、配線材料６をＣＶＤ技術を用
いて成膜することも可能である。
を用いて成膜しているが、配線材料６をＣＶＤ技術を用
いて成膜することも可能である。
【００２７】また、コンタクトホール埋め込み材料１１
にタングステン（Ｗ）を用いているが、コンタクトホー
ル埋め込み材料１１にＷ以外の金属、例えばアルミニウ
ム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、金（Ａ
ｕ）、銀（Ａｇ）、白金（Ｐｔ）等またはこれらの合金
を用いることも可能である。
にタングステン（Ｗ）を用いているが、コンタクトホー
ル埋め込み材料１１にＷ以外の金属、例えばアルミニウ
ム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、金（Ａ
ｕ）、銀（Ａｇ）、白金（Ｐｔ）等またはこれらの合金
を用いることも可能である。
【００２８】また、コンタクトホール埋め込み材料１１
をＣＶＤ技術を用いて成膜しているが、コンタクトホー
ル埋め込み材料１１をスパッタ技術を用いて成膜するこ
とも可能である。
をＣＶＤ技術を用いて成膜しているが、コンタクトホー
ル埋め込み材料１１をスパッタ技術を用いて成膜するこ
とも可能である。
【００２９】図２（ａ）〜（ｊ）は、本発明の第２の実
施の形態によるレジストの除去方法を用いた半導体装置
の製造工程を示す断面図である。
施の形態によるレジストの除去方法を用いた半導体装置
の製造工程を示す断面図である。
【００３０】図２（ａ）に示すように、図示せぬ半導体
素子が形成された半導体基板２０の上には配線２１が形
成され、この配線２１及び半導体基板２０の上には層間
絶縁膜２２が形成される。この層間絶縁膜２２は、低誘
電率膜である無機ＳＯＧ（水素化シロキサン）から成
り、例えばダウコーニング社製のＦＯＸ14が用いられ
る。層間絶縁膜２２の成膜条件は次の通りである。すな
わち、材料がＦＯＸ14、熱処理が４００℃、６０min 、
雰囲気が１×１０-3Ｔorr 、膜厚が８００nmである。本
条件で成膜した層間絶縁膜２２の比誘電率は３．０であ
る。
素子が形成された半導体基板２０の上には配線２１が形
成され、この配線２１及び半導体基板２０の上には層間
絶縁膜２２が形成される。この層間絶縁膜２２は、低誘
電率膜である無機ＳＯＧ（水素化シロキサン）から成
り、例えばダウコーニング社製のＦＯＸ14が用いられ
る。層間絶縁膜２２の成膜条件は次の通りである。すな
わち、材料がＦＯＸ14、熱処理が４００℃、６０min 、
雰囲気が１×１０-3Ｔorr 、膜厚が８００nmである。本
条件で成膜した層間絶縁膜２２の比誘電率は３．０であ
る。
【００３１】この後、図２（ｂ）に示すように、層間絶
縁膜２２の上にはプラズマＣＶＤ技術を用いて厚さが２
００nm程度のＳｉＮ膜２３が成膜される。
縁膜２２の上にはプラズマＣＶＤ技術を用いて厚さが２
００nm程度のＳｉＮ膜２３が成膜される。
【００３２】次に、図２（ｃ）に示すように、ＳｉＮ膜
２３の上には、配線用の溝を形成するためのレジストパ
ターン２４が形成される。
２３の上には、配線用の溝を形成するためのレジストパ
ターン２４が形成される。
【００３３】この後、図２（ｄ）に示すように、例えば
ドライエッチング技術を用いて、レジスト２４をマスク
としてＳｉＮ膜２３がエッチングされ、更に、レジスト
２４をマスクとして層間絶縁膜２２がエッチングされ
る。これにより、ＳｉＮ膜２３及び層間絶縁膜２２には
配線用溝２５が形成される。
ドライエッチング技術を用いて、レジスト２４をマスク
としてＳｉＮ膜２３がエッチングされ、更に、レジスト
２４をマスクとして層間絶縁膜２２がエッチングされ
る。これにより、ＳｉＮ膜２３及び層間絶縁膜２２には
配線用溝２５が形成される。
【００３４】次に、図２（ｅ）に示すように、研磨剤に
発煙硝酸を用いた図３に示すＣＭＰ装置によりレジスト
２４が研磨され除去される。この時のＣＭＰ条件は以下
の通りである。 回転定盤の回転数：２５rpm 基板保持台の回転数：２５rpm 研磨圧力：５００ｇ／cm2 研磨剤：発煙硝酸 ２５０cc／ｍｉｎ
発煙硝酸を用いた図３に示すＣＭＰ装置によりレジスト
２４が研磨され除去される。この時のＣＭＰ条件は以下
の通りである。 回転定盤の回転数：２５rpm 基板保持台の回転数：２５rpm 研磨圧力：５００ｇ／cm2 研磨剤：発煙硝酸 ２５０cc／ｍｉｎ
【００３５】この後、図２（ｆ）に示すように、一方の
配線用溝２５内及びＳｉＮ膜２３上にはコンタクトホー
ルを形成するためのレジストパターン２６が形成され
る。
配線用溝２５内及びＳｉＮ膜２３上にはコンタクトホー
ルを形成するためのレジストパターン２６が形成され
る。
【００３６】次に、図２（ｇ）に示すように、例えばド
ライエッチング技術を用いて、レジスト２６をマスクと
して層間絶縁膜２２がエッチングされる。これにより、
層間絶縁膜２２には一方の配線２１の上に位置するコン
タクトホール２７が形成される。
ライエッチング技術を用いて、レジスト２６をマスクと
して層間絶縁膜２２がエッチングされる。これにより、
層間絶縁膜２２には一方の配線２１の上に位置するコン
タクトホール２７が形成される。
【００３７】この後、図２（ｈ）に示すように、研磨剤
に発煙硝酸を用いた図３に示すＣＭＰ装置によりレジス
ト２６が除去される。この時のＣＭＰ条件は上述した図
２（ｅ）に示すレジスト２４を除去する場合と同一であ
る。
に発煙硝酸を用いた図３に示すＣＭＰ装置によりレジス
ト２６が除去される。この時のＣＭＰ条件は上述した図
２（ｅ）に示すレジスト２４を除去する場合と同一であ
る。
【００３８】次に、図２（ｉ）に示すように、コンタク
トホール２７の内面上、配線用溝２５の内面上及びＳｉ
Ｎ膜２３の上には、ロングスロースパッタ技術を用いて
バリアメタルとして厚さ２０ｎｍ程度のＴｉＮ膜２８が
成膜される。次に、ＴｉＮ膜２８の上には、ＣＶＤ技術
を用いてコンタクトホール及び配線の埋め込み材料とし
てＣｕ膜２９が成膜される。次に、Ｃｕ膜２９及びＴｉ
Ｎ膜２８は、メタルＣＭＰ技術を用いてＳｉＮ膜２３の
上面まで研磨され除去される。
トホール２７の内面上、配線用溝２５の内面上及びＳｉ
Ｎ膜２３の上には、ロングスロースパッタ技術を用いて
バリアメタルとして厚さ２０ｎｍ程度のＴｉＮ膜２８が
成膜される。次に、ＴｉＮ膜２８の上には、ＣＶＤ技術
を用いてコンタクトホール及び配線の埋め込み材料とし
てＣｕ膜２９が成膜される。次に、Ｃｕ膜２９及びＴｉ
Ｎ膜２８は、メタルＣＭＰ技術を用いてＳｉＮ膜２３の
上面まで研磨され除去される。
【００３９】この後、図２（ｊ）に示すように、Ｃｕ膜
２９及びＳｉＮ膜２３の上には層間絶縁膜３０が形成さ
れる。この層間絶縁膜３０は、上述した図２（ａ）に示
す層間絶縁膜２２と同一の材料を用い、同一の成膜条件
の下で形成したものである。
２９及びＳｉＮ膜２３の上には層間絶縁膜３０が形成さ
れる。この層間絶縁膜３０は、上述した図２（ａ）に示
す層間絶縁膜２２と同一の材料を用い、同一の成膜条件
の下で形成したものである。
【００４０】上述したような配線を形成するプロセスを
繰り返すことによって、半導体基板２０の上に２層以上
の多層配線を形成することができる。
繰り返すことによって、半導体基板２０の上に２層以上
の多層配線を形成することができる。
【００４１】上記第２の実施の形態によれば、図２
（ｅ）、（ｈ）に示す工程で、低誘電率膜である層間絶
縁膜２２の上方に存在するレジスト２４、２６を、研磨
剤に発煙硝酸を用いたＣＭＰ装置により研磨除去してい
る。従来のレジストの除去方法のように酸素プラズマを
用いず、更には、アミンを主成分とした有機洗浄液を用
いないため、第１の実施の形態と同様に、レジスト２
４、２６を除去した後の層間絶縁膜２２の比誘電率が上
昇することがない。したがって、層間絶縁膜２２を比誘
電率の低い材料により形成し、この層間絶縁膜２２の比
誘電率を上昇させることなくレジスト２４、２６を除去
することができる。
（ｅ）、（ｈ）に示す工程で、低誘電率膜である層間絶
縁膜２２の上方に存在するレジスト２４、２６を、研磨
剤に発煙硝酸を用いたＣＭＰ装置により研磨除去してい
る。従来のレジストの除去方法のように酸素プラズマを
用いず、更には、アミンを主成分とした有機洗浄液を用
いないため、第１の実施の形態と同様に、レジスト２
４、２６を除去した後の層間絶縁膜２２の比誘電率が上
昇することがない。したがって、層間絶縁膜２２を比誘
電率の低い材料により形成し、この層間絶縁膜２２の比
誘電率を上昇させることなくレジスト２４、２６を除去
することができる。
【００４２】尚、上記第２の実施の形態では、層間絶縁
膜２２、３０に水素化シロキサン等の無機ＳＯＧを用い
ているが、層間絶縁膜２２、３０にその他のＳｉ−Ｈ構
造を有する無機ＳＯＧ、オルガノシロキサン等の有機Ｓ
ＯＧ、ポリイミド樹脂又はフッ素化アモルファスカーボ
ンを用いることも可能である。この場合でも層間絶縁膜
の比誘電率を上げることなく多層配線構造体を形成でき
る。
膜２２、３０に水素化シロキサン等の無機ＳＯＧを用い
ているが、層間絶縁膜２２、３０にその他のＳｉ−Ｈ構
造を有する無機ＳＯＧ、オルガノシロキサン等の有機Ｓ
ＯＧ、ポリイミド樹脂又はフッ素化アモルファスカーボ
ンを用いることも可能である。この場合でも層間絶縁膜
の比誘電率を上げることなく多層配線構造体を形成でき
る。
【００４３】また、コンタクトホール及び配線の埋め込
み材料にＣｕを用いているが、コンタクトホール及び配
線の埋め込み材料にＣｕ以外の金属、例えばＡｌ、Ｗ、
Ｔｉ、Ａｕ、Ａｇ、Ｐｔ等またはこれらの合金を用いる
ことも可能である。
み材料にＣｕを用いているが、コンタクトホール及び配
線の埋め込み材料にＣｕ以外の金属、例えばＡｌ、Ｗ、
Ｔｉ、Ａｕ、Ａｇ、Ｐｔ等またはこれらの合金を用いる
ことも可能である。
【００４４】また、コンタクトホール及び配線の埋め込
み材料としてＣｕ膜２９をＣＶＤ技術を用いて成膜して
いるが、コンタクトホール及び配線の埋め込み材料をス
パッタ技術を用いて成膜することも可能である。
み材料としてＣｕ膜２９をＣＶＤ技術を用いて成膜して
いるが、コンタクトホール及び配線の埋め込み材料をス
パッタ技術を用いて成膜することも可能である。
【００４５】図３は、本発明の第３の実施の形態による
レジストの除去装置（ＣＭＰ装置）を示す断面図であ
る。このＣＭＰ装置はプラテン（回転定盤）４１を有し
ており、プラテン４１の上面は円形とされている。この
円の中心を通る軸を回転軸４２として図示せぬモーター
によりプラテン４１が矢印４３のように回転する構成と
なっている。プラテン４１の上面上には研磨布４４が固
定されている。
レジストの除去装置（ＣＭＰ装置）を示す断面図であ
る。このＣＭＰ装置はプラテン（回転定盤）４１を有し
ており、プラテン４１の上面は円形とされている。この
円の中心を通る軸を回転軸４２として図示せぬモーター
によりプラテン４１が矢印４３のように回転する構成と
なっている。プラテン４１の上面上には研磨布４４が固
定されている。
【００４６】プラテン４１の上方には半導体基板（被研
磨基板）４６を保持するウェハーチャック４７が設けら
れている。ウェハーチャック４７は、基板４６の研磨面
が研磨布４４の表面と対向するように半導体基板４６を
保持するものである。また、ウェハーチャック４７は図
示せぬモーターにより矢印４８のように回転する構成と
されている。また、ウェハーチャック４７は、下方に加
圧する図示せぬ加圧手段及びプラテン４１の上面に対し
て平行方向に自在に移動できる図示せぬ移動手段に連結
されている。
磨基板）４６を保持するウェハーチャック４７が設けら
れている。ウェハーチャック４７は、基板４６の研磨面
が研磨布４４の表面と対向するように半導体基板４６を
保持するものである。また、ウェハーチャック４７は図
示せぬモーターにより矢印４８のように回転する構成と
されている。また、ウェハーチャック４７は、下方に加
圧する図示せぬ加圧手段及びプラテン４１の上面に対し
て平行方向に自在に移動できる図示せぬ移動手段に連結
されている。
【００４７】プラテン４１の上方には、研磨剤としての
発煙硝酸５０を研磨布４４上の適当な位置に散布するた
めの研磨剤供給管４９が設けられている。また、プラテ
ン４４の上方には研磨布４４を研削するためのドレッサ
ー４５が設けられている。
発煙硝酸５０を研磨布４４上の適当な位置に散布するた
めの研磨剤供給管４９が設けられている。また、プラテ
ン４４の上方には研磨布４４を研削するためのドレッサ
ー４５が設けられている。
【００４８】このＣＭＰ装置では、研磨剤として発煙硝
酸５０を用いるため、発煙硝酸５０と接触する部材を発
煙硝酸に耐え得る材質により作製する必要がある。この
材質としては、例えばテフロンがある。また、少なくと
も研磨剤供給管４９、プラテン４１、ドレッサー４５及
びウェハーチャック４７それぞれと発煙硝酸５０との接
触部分については、発煙硝酸によって溶解する金属等を
用いることができない。また、研磨材供給管４９等に金
属を用いるのであれば、その接触部分については発煙硝
酸に耐えるテフロン等でコーティングする必要がある。
酸５０を用いるため、発煙硝酸５０と接触する部材を発
煙硝酸に耐え得る材質により作製する必要がある。この
材質としては、例えばテフロンがある。また、少なくと
も研磨剤供給管４９、プラテン４１、ドレッサー４５及
びウェハーチャック４７それぞれと発煙硝酸５０との接
触部分については、発煙硝酸によって溶解する金属等を
用いることができない。また、研磨材供給管４９等に金
属を用いるのであれば、その接触部分については発煙硝
酸に耐えるテフロン等でコーティングする必要がある。
【００４９】次に、上述のＣＭＰ装置により半導体基板
４６からレジストを除去する方法について説明する。
４６からレジストを除去する方法について説明する。
【００５０】図３に示すように、ウェハーチャック４７
に半導体基板４６を保持する。この半導体基板４６は、
その基板の上に低誘電率の層間絶縁膜が形成され、その
層間絶縁膜の表面上又は上方等にレジストが形成された
ものである。
に半導体基板４６を保持する。この半導体基板４６は、
その基板の上に低誘電率の層間絶縁膜が形成され、その
層間絶縁膜の表面上又は上方等にレジストが形成された
ものである。
【００５１】次に、プラテン４１をモーターにより例え
ば２５rpm の回転数で矢印４３のように回転させ、研磨
剤供給管４９から例えば２５０cc／min の発煙硝酸５０
を研磨布４４の表面上に流し、ウェハーチャック４７を
モーターにより例えば２５rpm の回転数で矢印４８のよ
うに回転させる。次に、半導体基板４６を研磨布４４の
表面に接触させ、加圧手段によりウェハーチャック４７
を下方に５００ｇ／cm2 の研磨圧力で押圧しながら、移
動手段によりウェハーチャック４７をプラテン４１上で
移動させる。この状態を所定の研磨時間維持した後に半
導体基板４６の研磨を終了させる。これにより、半導体
基板４６上のレジストが除去される。
ば２５rpm の回転数で矢印４３のように回転させ、研磨
剤供給管４９から例えば２５０cc／min の発煙硝酸５０
を研磨布４４の表面上に流し、ウェハーチャック４７を
モーターにより例えば２５rpm の回転数で矢印４８のよ
うに回転させる。次に、半導体基板４６を研磨布４４の
表面に接触させ、加圧手段によりウェハーチャック４７
を下方に５００ｇ／cm2 の研磨圧力で押圧しながら、移
動手段によりウェハーチャック４７をプラテン４１上で
移動させる。この状態を所定の研磨時間維持した後に半
導体基板４６の研磨を終了させる。これにより、半導体
基板４６上のレジストが除去される。
【００５２】上記レジストの除去装置（ＣＭＰ装置）を
用いることにより、従来技術の酸素プラズマ処理や有機
溶剤による洗浄といったレジスト剥離と同様にレジスト
を完全に除去することができる。そして、研磨材として
発煙硝酸５０を供給しているため、レジストを除去した
後の層間絶縁膜の比誘電率が上昇することがない。した
がって、比誘電率の低い材料により形成された層間絶縁
膜の比誘電率を上昇させることなくレジストを除去する
ことができる。
用いることにより、従来技術の酸素プラズマ処理や有機
溶剤による洗浄といったレジスト剥離と同様にレジスト
を完全に除去することができる。そして、研磨材として
発煙硝酸５０を供給しているため、レジストを除去した
後の層間絶縁膜の比誘電率が上昇することがない。した
がって、比誘電率の低い材料により形成された層間絶縁
膜の比誘電率を上昇させることなくレジストを除去する
ことができる。
【００５３】尚、上記の研磨条件は、一例であり、適宜
変更することも可能である。
変更することも可能である。
【００５４】
【発明の効果】以上説明したように本発明によれば、発
煙硝酸を研磨剤として用いてレジストを化学機械的に研
磨することにより除去している。したがって、低誘電率
の層間絶縁膜の比誘電率を上昇させることなくレジスト
を除去することができる。
煙硝酸を研磨剤として用いてレジストを化学機械的に研
磨することにより除去している。したがって、低誘電率
の層間絶縁膜の比誘電率を上昇させることなくレジスト
を除去することができる。
【図１】図１（ａ）〜（ｌ）は、本発明の第１の実施の
形態によるレジストの除去方法を用いた半導体装置の製
造工程を示す断面図である。
形態によるレジストの除去方法を用いた半導体装置の製
造工程を示す断面図である。
【図２】図２（ａ）〜（ｊ）は、本発明の第２の実施の
形態によるレジストの除去方法を用いた半導体装置の製
造工程を示す断面図である。
形態によるレジストの除去方法を用いた半導体装置の製
造工程を示す断面図である。
【図３】本発明の第３の実施の形態によるレジストの除
去装置を示す断面図である。
去装置を示す断面図である。
１…半導体基板、２…層間絶縁膜、３…レジスト、４…
配線用溝、５…バリアメタル（ＴｉＮ膜）、６…配線材
料（Ｃｕ膜）、７…層間絶縁膜、８…レジスト、９…コ
ンタクトホール、１０…バリアメタル（ＴｉＮ膜）、１
１…コンタクトホール埋め込み材料（Ｗ膜）、１２…層
間絶縁膜、２０…半導体基板、２１…配線、２２…層間
絶縁膜、２３…ＳｉＮ膜、２４…レジスト、２５…配線
用溝、２６…レジスト、２７…コンタクトホール、２８
…ＴｉＮ膜、２９…Ｃｕ膜、３０…層間絶縁膜、４１…
プラテン（回転定盤）、４２…回転軸、４３…矢印、４
４…研磨布、４５…ドレッサー、４６…半導体基板（被
研磨基板）、４７…ウェハーチャック、４８…矢印、４
９…研磨剤供給管、５０…発煙硝酸。
配線用溝、５…バリアメタル（ＴｉＮ膜）、６…配線材
料（Ｃｕ膜）、７…層間絶縁膜、８…レジスト、９…コ
ンタクトホール、１０…バリアメタル（ＴｉＮ膜）、１
１…コンタクトホール埋め込み材料（Ｗ膜）、１２…層
間絶縁膜、２０…半導体基板、２１…配線、２２…層間
絶縁膜、２３…ＳｉＮ膜、２４…レジスト、２５…配線
用溝、２６…レジスト、２７…コンタクトホール、２８
…ＴｉＮ膜、２９…Ｃｕ膜、３０…層間絶縁膜、４１…
プラテン（回転定盤）、４２…回転軸、４３…矢印、４
４…研磨布、４５…ドレッサー、４６…半導体基板（被
研磨基板）、４７…ウェハーチャック、４８…矢印、４
９…研磨剤供給管、５０…発煙硝酸。
Claims (2)
- 【請求項１】 低誘電率の層間絶縁膜の表面上又は近傍
に形成されたレジストを除去するレジストの除去方法で
あって、 このレジストを研磨材として発煙硝酸を用いて化学機械
的に研磨することにより除去することを特徴とするレジ
ストの除去方法。 - 【請求項２】 上面に研磨布が取り付けられるプラテン
と、 このプラテンの上方に設けられ、低誘電率の層間絶縁膜
の表面上又は近傍に形成されたレジストを有する被研磨
基板を保持する保持手段と、 該被研磨基板を化学機械的に研磨するために研磨剤とし
ての発煙硝酸を該研磨布上に供給する供給手段と、 を具備することを特徴とするレジストの除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24121997A JPH1187307A (ja) | 1997-09-05 | 1997-09-05 | レジストの除去方法及びその除去装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24121997A JPH1187307A (ja) | 1997-09-05 | 1997-09-05 | レジストの除去方法及びその除去装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187307A true JPH1187307A (ja) | 1999-03-30 |
Family
ID=17070978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24121997A Pending JPH1187307A (ja) | 1997-09-05 | 1997-09-05 | レジストの除去方法及びその除去装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187307A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7037839B2 (en) | 2002-10-02 | 2006-05-02 | Kabushiki Kaisha Toshiba | Method for polishing organic film on semiconductor substrate by use of resin particles, and slurry |
| JP2006186219A (ja) * | 2004-12-28 | 2006-07-13 | Nippon Zeon Co Ltd | フルオロカーボン膜用洗浄剤 |
| JP2008541158A (ja) * | 2005-05-13 | 2008-11-20 | アンジ マイクロエレクトロニクス（シャンハイ）カンパニー， リミテッド | フォトレジスト層除去用組成物及びその使用方法 |
| JP2011060888A (ja) * | 2009-09-08 | 2011-03-24 | Hitachi Chem Co Ltd | 研磨液 |
| JP2013513948A (ja) * | 2009-12-11 | 2013-04-22 | ノベルス・システムズ・インコーポレーテッド | ｌｏｗ−ｋ誘電体について損傷を低く抑えつつフォトレジストをストリッピングする方法 |
| JP2013115404A (ja) * | 2011-12-01 | 2013-06-10 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| US9514954B2 (en) | 2014-06-10 | 2016-12-06 | Lam Research Corporation | Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films |
| US9564344B2 (en) | 2009-12-11 | 2017-02-07 | Novellus Systems, Inc. | Ultra low silicon loss high dose implant strip |
| US9613825B2 (en) | 2011-08-26 | 2017-04-04 | Novellus Systems, Inc. | Photoresist strip processes for improved device integrity |
| US9941108B2 (en) | 2004-12-13 | 2018-04-10 | Novellus Systems, Inc. | High dose implantation strip (HDIS) in H2 base chemistry |
-
1997
- 1997-09-05 JP JP24121997A patent/JPH1187307A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7037839B2 (en) | 2002-10-02 | 2006-05-02 | Kabushiki Kaisha Toshiba | Method for polishing organic film on semiconductor substrate by use of resin particles, and slurry |
| US9941108B2 (en) | 2004-12-13 | 2018-04-10 | Novellus Systems, Inc. | High dose implantation strip (HDIS) in H2 base chemistry |
| JP2006186219A (ja) * | 2004-12-28 | 2006-07-13 | Nippon Zeon Co Ltd | フルオロカーボン膜用洗浄剤 |
| JP2008541158A (ja) * | 2005-05-13 | 2008-11-20 | アンジ マイクロエレクトロニクス（シャンハイ）カンパニー， リミテッド | フォトレジスト層除去用組成物及びその使用方法 |
| JP4875698B2 (ja) * | 2005-05-13 | 2012-02-15 | アンジ マイクロエレクトロニクス（シャンハイ）カンパニー， リミテッド | フォトレジスト層除去用組成物及びその使用方法 |
| JP2011060888A (ja) * | 2009-09-08 | 2011-03-24 | Hitachi Chem Co Ltd | 研磨液 |
| JP2013513948A (ja) * | 2009-12-11 | 2013-04-22 | ノベルス・システムズ・インコーポレーテッド | ｌｏｗ−ｋ誘電体について損傷を低く抑えつつフォトレジストをストリッピングする方法 |
| US9564344B2 (en) | 2009-12-11 | 2017-02-07 | Novellus Systems, Inc. | Ultra low silicon loss high dose implant strip |
| US9613825B2 (en) | 2011-08-26 | 2017-04-04 | Novellus Systems, Inc. | Photoresist strip processes for improved device integrity |
| JP2013115404A (ja) * | 2011-12-01 | 2013-06-10 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| US9514954B2 (en) | 2014-06-10 | 2016-12-06 | Lam Research Corporation | Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6350694B1 (en) | Reducing CMP scratch, dishing and erosion by post CMP etch back method for low-k materials | |
| TWI227043B (en) | Method of manufacturing a semiconductor device | |
| KR100359070B1 (ko) | 반도체 장치 제조방법 | |
| US20070066011A1 (en) | Integrated circuitry production processes, methods, and systems | |
| US6051500A (en) | Device and method for polishing a semiconductor substrate | |
| JPH07105360B2 (ja) | 半導体ウエハ上のタングステン層をエッチングバックする方法 | |
| US6468135B1 (en) | Method and apparatus for multiphase chemical mechanical polishing | |
| JPH1187307A (ja) | レジストの除去方法及びその除去装置 | |
| JP2003077920A (ja) | 金属配線の形成方法 | |
| US20040126957A1 (en) | Microelectronic process and structure | |
| US6951512B2 (en) | Chemical mechanical polishing apparatus and method of chemical mechanical polishing | |
| EP1423868A2 (en) | Forming a semiconductor structure using a combination of planarizing methods and electropolishing | |
| TW200540980A (en) | Wafer clean process | |
| US6124215A (en) | Apparatus and method for planarization of spin-on materials | |
| TWI315081B (en) | A method and apparatus for cleaning semiconductor substrates | |
| US8991042B2 (en) | Method for fabricating semiconductor device | |
| US6403468B1 (en) | Method for forming embedded metal wiring | |
| US6634930B1 (en) | Method and apparatus for preventing metal corrosion during chemical mechanical polishing | |
| US6919267B2 (en) | Method for forming wiring structure | |
| JP4573479B2 (ja) | 半導体装置の製造方法 | |
| TWI242234B (en) | Method of improving device performance | |
| JP2006140240A (ja) | 研磨パッド、研磨装置及び半導体装置の製造方法 | |
| JPH0982616A (ja) | 絶縁膜の平坦化方法 | |
| JP2008023655A (ja) | 研磨方法及び研磨パッド | |
| US6841470B2 (en) | Removal of residue from a substrate |