JPH0982616A

JPH0982616A - 絶縁膜の平坦化方法

Info

Publication number: JPH0982616A
Application number: JP23988695A
Authority: JP
Inventors: Hideharu Nakajima; 英晴中嶋
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-09-19
Filing date: 1995-09-19
Publication date: 1997-03-28
Anticipated expiration: 2015-09-19
Also published as: JP3405006B2

Abstract

(57)【要約】【課題】ローカル平坦化とグローバル平坦化とを同時
に達成可能な絶縁膜の平坦化方法を提供する。【解決手段】Ａｌ系配線パターン２をコンフォーマル
に被覆するＣＶＤ層間絶縁膜３上に、まずＳＯＧ膜４ｂ
を厚く塗布する。この時、ＳＯＧ膜４ｂの厚さを、その
最低標高部がＣＶＤ層間絶縁膜３の最高標高部よりも高
くなる様に設定することで、ローカル平坦化の条件を満
たす。次に、このＳＯＧ膜４ｂを切削ブレード１００に
よる切削、あるいは拭取りブレードによる拭取り等、化
学的機構を介在させない純粋に物理的な機構により平坦
化する。切削はＳＯＧ膜４ｂのベーキング後、拭取りは
ベーキング前に行う。ＣＶＤ層間絶縁膜３はＳＯＧ膜４
ｂよりも硬度が高いので、切削や拭取りは該ＣＶＤ層間
絶縁膜３の最高標高部で停止し、グローバルー平坦化が
達成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はたとえば半導体装置
に用いられる絶縁膜の平坦化方法に関し、特に塗布型絶
縁膜の物理的変形を通じてローカル平坦化とグローバル
平坦化とを同時に達成する技術に関する。

【０００２】

【従来の技術】ＶＬＳＩ，ＵＬＳＩといった近年の高集
積化半導体デバイスにおいては、チップ面積の拡大を抑
制するために、回路パターンの３次元化が推進されてい
る。しかし、３次元化が進むほど基板の表面段差が増大
し、フォトリソグラフィにおけるハレーションや定在波
効果の増大、段差部における配線の断線、ドライエッチ
ングにおけるストリンガ残渣の発生といった様々な弊害
が生じ易くなる。このため、半導体デバイスの製造工程
中ではこの表面段差を解消または軽減する作業として、
平坦化の重要性が増している。

【０００３】中でも、複雑な配線間スペースを埋め込む
層間絶縁膜の平坦化は重要な技術であり、従来より幾つ
かの方法が提案されている。代表的な方法としては、エ
ッチバック法および化学機械研磨（ＣＭＰ）法がある。

【０００４】エッチバック法とは、段差を生じた基板の
表面を一旦、ＳＯＧ（スピン・オン・グラス）膜等の平
坦化膜を用いて平坦化し、この平坦化膜とその直下の膜
（多くの場合は、層間絶縁膜）とのエッチング選択比を
１とした条件、すなわち両膜のエッチング速度が等しく
なる条件で異方性ドライエッチングを行って、絶縁膜の
トータルの膜厚を減少させる方法である。

【０００５】一方、ＣＭＰ法とは、研磨パッドを張着し
た定盤の表面に基板ホルダに装着された基板を押し当
て、研磨パッド上に研磨微粒子を含むスラリーを供給し
ながら定盤と基板ホルダの双方を回転させ、基板表面を
研磨する方法である。

【０００６】

【発明が解決しようとする課題】ところで、半導体プロ
セスにおいて達成すべき平坦化には、ローカル平坦化と
グローバル平坦化がある。ローカル平坦化とは、たとえ
ば配線パターンが密に形成されている領域において微細
な配線間スペースを埋め込む等の局所的な平坦化であ
る。一方のグローバル平坦化とは、たとえば広い配線間
スペース、あるいはＤＲＡＭのメモリセル部と周辺回路
部のように、ある程度広い領域間に発生する絶対標高差
を解消するための平坦化である。この両方の平坦化は、
本来は同時に達成されることが望ましいが、従来より知
られるエッチバック法やＣＭＰ法では同時達成は極めて
困難である。

【０００７】まず、エッチバック法の問題点について、
図１６および図１７を参照しながら説明する。図１６
は、ＳｉＯｘ等の絶縁材料よりなる絶縁基板１１上にＡ
ｌ系配線パターン１２が様々な間隔をもって形成され、
このＡｌ系配線パターン１２がＣＶＤ法によりＳｉＯｘ
をコンフォーマルに堆積させてなるＣＶＤ層間絶縁膜１
３と、スピンコート法により塗布されたＳＯＧ膜１４ｂ
（添字ｂはベーキングを経た膜であることを表す。）と
で順次被覆された状態を示している。

【０００８】ここで、上記ＳＯＧ膜１４ｂは基体表面の
平坦化を目的として形成されるものであるが、図１６に
示されるように、配線間スペースの狭い領域では平坦化
に成功しているものの、広い領域では成功していない。
これは、電子情報通信学会論文誌Ｖｏｌ．Ｊ７８−Ｃ−
II Ｎｏ．５，ｐ２００〜２０６にも記載されているよ
うに、ウェハ面内の一定の水平方向投影長あたりに塗布
されるＳＯＧ膜の堆積が、配線の粗密に係わらず一定と
なる「堆積一定の法則」に支配されているためである。
したがって、この状態からＳＯＧ膜１４ｂとＣＶＤ層間
絶縁膜１３の等速エッチバックを行ったとしても、図１
７に示されるように、配線間スペースの広い領域におい
てグローバル段差が解消されないまま残ってしまう。す
なわち、エッチバック後のＳＯＧ膜１４ｂｅ（添字ｅは
エッチバックを経た膜であることを表す。）が平坦とな
らない。

【０００９】かかるＳＯＧ膜の平坦化能力の限界を補う
ために、配線間スペースの広い領域にダミー・パターン
を形成し、見かけ上の配線間スペースを減ずることも行
われている。このダミー・パターンをＣＶＤ層間絶縁膜
のパターニングにより形成する方法について、図１８な
いし図２１を参照しながら説明する。なお、これらの図
中の符号は、図１６と一部共通である。

【００１０】まず、図１８に示されるように、ＣＶＤ層
間絶縁膜１３の形成までを前述と同様に行い、通常のフ
ォトリソグラフィを経て配線間スペースの広い領域にレ
ジスト・マスク１５（ＰＲ）を形成する。次に、上記レ
ジスト・マスク１５を介してＣＶＤ層間絶縁膜１３をエ
ッチングし、ダミー配線パターン１３ｄを形成する。次
に、図２０に示されるように、基体の全面に再びＣＶＤ
法によりＳｉＯｘ膜をコンフォーマルに堆積させてなる
ＣＶＤ層間絶縁膜１６を形成し、その上にスピンコート
法によりＳＯＧ膜１７ｂを形成する。この方法によれ
ば、エッチバックを行ったとしても、図２１に示される
ように、配線間スペースの広い領域におけるグローバル
段差の発生を防止することができる。

【００１１】しかしながら、上述の方法では、ダミー配
線パターンを形成するためのリソグラフィ工程が新たに
発生し、工程増によるスループットや歩留まりの低下、
あるいはコスト上昇が避けられない。ダミー配線パター
ンをＡｌ系配線パターン１２と共通のＡｌ系配線膜で形
成すれば、フォトリソグラフィの回数は増えないが、フ
ォトマスク上にダミー・パターンを発生させる必要があ
り、フォトマスク作製の手間が増える。

【００１２】さらに、ダミー配線パターンをいずれの材
料膜で形成するにしても、この方法は配線配置が始めか
ら決まっているＤＲＡＭやロジックＬＳＩには有効であ
るが、顧客の要望に応じて配線レイアウトを決定するカ
スタム・ロジックＬＳＩには適さない。

【００１３】一方のＣＭＰ法は有望な平坦化方法ではあ
るが、最高標高部のみを研磨することで達成される完全
なグローバル平坦化は、依然として困難である。それ
は、研磨パッドの硬度がウェハの反りにある程度追従で
きる様な値に設定されているため、押し当て圧力により
段差低部にも研磨パッドが入り込み、段差低部も多少削
られるからである。

【００１４】また、ＣＭＰ法は、図１６に示したような
異種の絶縁膜が共存する系には適さない。すなわち、Ｓ
ＯＧ膜１４ｂとＣＶＤ層間絶縁膜１３とでは硬度が大き
く異なるため、ＣＶＤ層間絶縁膜１３が露出した時点で
は、硬度の低いＳＯＧ膜１４ｂの研磨レートが速くなっ
てしまい、結果としてグローバル段差を解消することが
できない。また、ＣＭＰにはスラリーの組成に応じた化
学的なエッチング過程が関与していると考えられてお
り、異種の絶縁膜が共存する系では異なる研磨レートが
同時に発生する可能性が高い。このことも、グローバル
段差の解消を妨げる原因となる。したがって、ＣＭＰ法
によるグローバル平坦化は、ＣＶＤ層間絶縁膜が単独で
層間絶縁膜として用いられることが前提となる。しか
し、ＣＶＤ層間絶縁膜による埋め込みには限界があり、
たとえばこの膜単独でＤＲＡＭのキャパシタのような高
段差領域を埋め込むことは極めて困難である。したがっ
て、ＣＭＰ法の適用にも限界が生ずることになる。

【００１５】そこで本発明は、上述のような従来の問題
点に鑑み、ローカル平坦化とグローバル平坦化とを低コ
ストにて同時に達成可能な絶縁膜の平坦化方法を提供す
ることを目的とする。

【００１６】

【課題を解決するための手段】本発明は、上述の目的を
達成するために提案されるものであり、配線間スペース
の広い領域でもグローバル段差を発生させず、また硬度
や化学的性質の違いによる平坦化特性の差異を発生させ
ないために、（ａ）最初に段差を有する基体の表面にＳ
ＯＧ膜に代表される塗布型絶縁膜をある程度厚く形成す
ること、および（ｂ）この塗布型絶縁膜を、化学的機構
の関与しない純粋な物理的機構により平坦化すること、
の２点を骨子とする。

【００１７】ここで、塗布型絶縁膜のある程度の厚さと
は、該塗布型絶縁膜の最低標高部が該基体の最高標高部
と少なくとも同じ標高となる厚さである。この厚さは、
従来のエッチバック法にて形成される平坦化膜の厚さよ
りも大きいため、この時点でローカル平坦化のための条
件が整う。

【００１８】そこで、これ以降はグローバル平坦化を達
成する工程となる。前記物理的変形を与える操作として
は、切削手段による切削、拭取り手段による拭取り、あ
るいはこの両者を組み合わせることができる。切削は前
記塗布型絶縁膜をベーキングした後に行い、拭取りはベ
ーキング前に行う。したがって、切削と拭取りを組み合
わせる場合は、プロセスの流れが拭取り→ベーキング→
切削の順となる。

【００１９】切削や拭取りは１回で完了させても良い
が、複数回に分けて行い、各回ごとに前記塗布型絶縁膜
をその膜厚方向の一部分ずつ除去するようにすると、制
御性の向上および低ダメージ化を図ることができる。

【００２０】なお、切削を行う場合には、前記塗布型絶
縁膜をこれより硬度の高い気相成長絶縁膜の上に成膜
し、前記切削を実質的に該塗布型絶縁膜のみを切削可能
な条件にて行うことができる。このようにすると、切削
が気相成長絶縁膜の表面で停止するため、塗布型絶縁膜
の形成後に発生したグローバル段差は事実上解消され
る。ただし、この後に前記気相成長絶縁膜を切削可能な
条件に切り替えれば、該気相成長絶縁膜の一部も切削す
ることができ、必要に応じて残膜厚を制御することがで
きる。

【００２１】また、塗布を行う場合には、前記拭取り手
段として基体摺接面が弾性部材により構成されたものを
用い、前記基体の最高標高部より低い標高部への弾性部
材の侵入を所定範囲内に抑えて行う。ここで、所定範囲
内とは平坦度の劣化分として許容される範囲内とする。
このようにすると、拭取りにより除去される範囲がほぼ
基体の最高標高部に合わせて決まるので、やはり良好な
グローバル平坦化を図ることができる。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。

【００２３】第１の実施の形態ここでは、ＣＶＤ層間絶縁膜の上に成膜されたＳＯＧ膜
を切削により平坦化するプロセスを、図１〜図５を参照
しながら説明する。

【００２４】まず、図１に示されるように、ＳｉＯｘ等
の絶縁材料よりなる絶縁基板１上にＡｌ系配線パターン
２を形成し、さらにこれを被覆するごとくＣＶＤ層間絶
縁膜３とＳＯＧ膜４とを順次成膜した。上記Ａｌ系配線
パターン２は、たとえばＴｉ／ＴｉＮ積層膜よりなるバ
リヤメタル、Ａｌ−１％Ｓｉ膜、ＳｉＯＮ反射防止膜が
この順に積層された多層膜をパターニングしたものであ
るが、この多層膜の構成および膜厚は従来公知の構成お
よび膜厚より適宜選択できる。たとえば、上記Ａｌ系配
線パターン２の線幅は０．４μｍ、高さは０．８μｍ、
配線間スペースは最小０．２５μｍ，最大２μｍとし
た。

【００２５】上記ＣＶＤ層間絶縁膜３はＯ₂ −ＴＥＯＳ
（テトラエトキシシラン）混合ガス系によるプラズマＣ
ＶＤにより、たとえば約０．５μｍの厚さにほぼコンフ
ォーマルに形成したものである。ただし、この成膜方法
もＯ₃ −ＴＥＯＳ混合ガス系による常圧ＣＶＤ、あるい
はＳｉＨ₄ −Ｈ₂ 混合ガス系によるＬＰＣＶＤ等、従来
公知の方法であって良い。上記ＳＯ
Ｇ膜４は、従来公知の無機ＳＯＧ材料あるいは有機ＳＯ
Ｇ材料をスピンコート法により塗布してなるものであ
り、その膜厚はたとえば最大１．０μｍ、最小０．２μ
ｍである。この段階のＳＯＧ膜４は、ローカル平坦化を
達成してはいるが、前述の「堆積一定の法則」に支配さ
れているために、グローバル平坦化を達成してはいな
い。ただし、ここではＳＯＧ膜４の最低標高部の標高ｈ
１が上記ＣＶＤ層間絶縁膜３の最高標高部の標高ｈ２よ
りも高い（ｈ１＞ｈ２）ので、後述の切削工程において
ＣＶＤ層間絶縁膜３を露出させなくとも、グローバル平
坦化が図られるようになっている。なお、上記の標高ｈ
１，ｈ２は同じ（ｈ１＝ｈ２）であっても良く、この場
合には、ＣＶＤ層間絶縁膜３の最高標高部がちょうど露
出した時点でグローバル平坦化が図られることになる。

【００２６】次に、図２に示されるように、上記ＳＯＧ
膜４をたとえば３８０℃，１０分間の条件でベーキング
し、ＳＯＧ膜４ｂとした。

【００２７】次に、切削ブレード１００を用いて上記Ｓ
ＯＧ膜４ｂを切削した。この切削は２回に分けて行い、
１回めの切削では図３に示されるように最小膜厚部分の
半分程度を、２回めの切削では図４に示されるように残
りの半分をそれぞれ切削し、ＳＯＧ膜４ｂｃ（添字ｂｃ
は、ベーキングされ、かつ切削により平坦化された膜で
あることを表す。）を得た。なお、上記の切削は１回で
行っても、もちろん構わない。

【００２８】ここで、上記切削ブレード１００の構成材
料はＳＵＳ鋼としたが、他の合金やセラミクス等を用い
ても良い。また、上記切削ブレード１００の硬度や押付
け圧力は、該切削ブレード１００が実質的にＳＯＧ膜４
ｂのみを切削し、かつ下地のＣＶＤ層間絶縁膜３を切削
しない程度に選択した。このように選択すると、ＣＶＤ
層間絶縁膜３の最高標高面上を滑らせる様に切削ブレー
ド１００を動かすことにより、標高ｈ２に合わせた基体
表面のグローバル平坦化が実現された。

【００２９】なお、残膜厚をさらに減少させたい場合に
は、切削ブレード１００の硬度や押付け圧力を変更する
ことによりＣＶＤ層間絶縁膜３も切削できる条件を設定
し、図５に示されるように、このＣＶＤ層間絶縁膜３を
ＳＯＧ膜４ｂｃと共に所望の膜厚分だけ切削除去すれば
良い。

【００３０】本発明によると、最終的に得られる絶縁膜
は部分的にＣＶＤ層間絶縁膜とＳＯＧ膜の２層構成とな
る。ＳＯＧ膜はＣＶＤ層間絶縁膜に比べて誘電率が低
い。このため、今後の微細化された半導体装置への適用
を想定すると、かかる２層構成には、絶縁膜としてＣＶ
Ｄ層間絶縁膜を単独で使用する場合と比べ、絶縁膜の厚
膜化を図ることなく隣接配線間や上下配線間の寄生容量
を低減できるというメリットがある。

【００３１】ところで、本発明における切削は基体（こ
こではウェハＷ）上で切削ブレード１００をスキャンさ
せることで行われるが、この時のスキャンには幾つかの
方式が適用可能である。代表的なスキャン方式を図６に
示した。（ａ）図は、ウェハＷの直径をカバーできる長
さの切削ブレード１００を用い、固定されたウェハＷ上
で切削ブレード１００を矢印Ａ方向に並進させる並進ス
キャン方式、（ｂ）図は、ウェハＷの半径をカバーでき
る長さの切削ブレード１０１を用い、該切削ブレード１
０１を固定させた状態でウェハＷを矢印Ｂ方向に回転さ
せる回転スキャン方式、（ｃ）図は、ウェハＷの半径よ
りも短い切削ブレード１０２を半径方向に沿って矢印Ｃ
方向に移動させると共にウェハＷを矢印Ｂ方向に回転さ
せることにより、スパイラル状の移動軌跡を与えるスパ
イラル・スキャン方式である。

【００３２】ただし、これらは可能な方式の一例であ
り、切削ブレード１００とウェハＷの相対位置を変化さ
せ得るものであれば、上記の方式に限られない。たとえ
ば上記並進スキャン方式では、切削ブレード１００の進
行方向が該ブレードの長手方向に対して垂直でなくても
良い。また、上記回転スキャン方式では、ウェハＷを固
定して切削ブレード１０１を回転させても良い。さら
に、上記スパイラル・スキャン方式では、ウェハＷを固
定して切削ブレード１０２をスパイラル状に移動させて
も良い。

【００３３】また、切削ブレードの形状も上述のような
直線状とは限らず、たとえばＶ字型でも良い。Ｖ字型ブ
レードを使用する場合は、Ｖ字の頂点をブレードの進行
方向に向けて切削を行うと切削屑を切削領域から能率良
く排除することができ、逆方向に向ければ切削屑をブレ
ードの内側に集めることができるので、それぞれの場合
に適した集塵装置を併用してクリーンなプロセスを実現
することが可能である。第２の実施の形態ここでは、ＣＶＤ層間絶縁膜の上に形成されたＳＯＧ膜
の表層部を拭取りにより平坦化するプロセスを、図１、
図７〜図１１、および図４を参照しながら説明する。

【００３４】まず、前出の図１に示したようなＳＯＧ膜
４を塗布した状態の基体を用意し、拭取りブレード２０
０を用いて上記ＳＯＧ膜４を拭き取った。この拭取りは
２回に分けて行い、１回めの拭取りでは図７に示される
ように最小膜厚部分の半分程度を拭き取り、図８に示さ
れるように平坦化されたＳＯＧ膜４ｗ（添字ｗは、拭取
りにより平坦化された膜であることを表す。）を得た。
また、２回めの拭取りでは図９に示されるように残りの
半分を拭き取った。なお、上記の拭取りは１回で行って
も、もちろん構わない。

【００３５】ここで、上記拭取りブレード２００の基板
摺接面の構成材料としてはゴムを用いたが、他にもウレ
タン等の高分子材料を用いて良い。また、上記拭取りブ
レード２００の変形度や摺接圧力は、図１１に拡大して
示されるように、ＣＶＤ層間絶縁膜３の最高標高面から
下方向への拭取りブレード２００の侵入深さｄが１００
ｎｍ以内となるように設定した。このような設定を行っ
た上で、ＣＶＤ層間絶縁膜３の最高標高面上を滑らせる
様に拭取りブレード２００を動かすことにより、標高ｈ
２に略々合わせてグローバル平坦化を実現することがで
きた。なお、上記拭取りブレード２００のスキャンは、
切削ブレード１００について図６を参照しながら説明し
た方式と同様に行うことができる。

【００３６】この後、ベーキングを行った。この結果、
図４に示されるように、ＣＶＤ層間絶縁膜３の凹部がＳ
ＯＧ膜４ｗｂ（添字ｗｂは、拭取りにより平坦化された
後にベーキングされた膜であることを表す。）で平坦に
埋め込まれた状態となった。このようにして平坦化され
た絶縁膜は、配線間容量を低減可能である。

【００３７】第３の実施の形態ここでは、ＣＶＤ層間絶縁膜の上に形成されたＳＯＧ膜
の表層部を拭取りにより平坦化した後、さらに切削を行
って絶縁膜の膜厚を減ずるプロセスについて、図８、図
１２、図４および図５を参照しながら説明する。

【００３８】まず、前出の図８に示したようにＳＯＧ膜
４ｗの１回めの拭取りが終了した基体を用意する。この
段階のＳＯＧ膜４ｗは、スピンコートされた段階のＳＯ
Ｇ膜４に比べて膜厚の面内均一性が向上している。続い
て、この基体について図１２に示されるようにベーキン
グを施し、ＳＯＧ膜４ｗｂを得た。さらに、前述のよう
な切削を行い、図４に示されるように、ＣＶＤ層間絶縁
膜３の凹部がＳＯＧ膜４ｗｂｃ（添字ｗｂｃは、拭取り
により平坦化、ベーキング、切削を順次経た膜であるこ
とを表す。）で平坦に埋め込まれた状態とした。なお、
この切削を条件を変えて続行し、図５に示されるように
ＣＶＤ層間絶縁膜３の一部も切削することは任意であ
る。

【００３９】第４の実施の形態ここでは、配線間スペースを埋め込む絶縁膜をＳＯＧ膜
単独で構成し、その表層部を拭取りにより平坦化したプ
ロセスを、図１３〜図１５を参照しながら説明する。

【００４０】まず、図１３に示されるように、種々の配
線間スペースをもってＡｌ系配線パターン２が形成され
た基体の表面に、十分な厚さを有するＳＯＧ膜５をスピ
ンコート法により成膜した。ここで、上記ＳＯＧ膜５の
膜厚はたとえば最大１．０μｍ，最小０．２μｍであ
り、その最低標高部の標高ｈ３は、上記Ａｌ系配線パタ
ーン２の最高標高部の標高ｈ４よりも高い（ｈ３＞ｈ
４）。この段階では、グローバル段差が発生した状態と
なっている。

【００４１】次に、図１４に示されるように、上記ＳＯ
Ｇ膜５の表層部を拭取りブレード２００で拭き取ること
により、グローバル平坦化されたＳＯＧ膜５ｗを得た。
続いて、図１５に示されるようにベーキングを行い、緻
密で耐湿性に優れるＳＯＧ膜５ｗｂを得た。このように
して得られる絶縁膜はＳＯＧ膜単独で構成されるため、
他の実施の形態において説明した場合よりもさらに容量
の低減が可能となる。なお、上記の標高ｈ３，ｈ４が等
しい（ｈ３＝ｈ４）場合には、拭取りによりグローバル
平坦化が図られた時点でＡｌ系配線パターン２が露出し
てしまうので、一旦ベーキングを経た後、再び基体の全
面をＳＯＧ膜もしくはＣＶＤ層間絶縁膜で被覆し直す必
要がある。

【００４２】

【発明の効果】以上の説明からも明らかなように、本発
明を適用すれば、ダミー・パターン形成のような煩雑な
工程を経ることなく、またＣＭＰのように平坦化膜の材
料や下地構造の制約を受けることなく、絶縁膜のローカ
ル平坦化とグローバル平坦化とを同時に達成することが
できる。このことにより、この絶縁膜の上層側に形成さ
れる回路パターンの加工精度や信頼性を向上させること
が可能となる。本発明は、絶縁膜の高精度な平坦化を通
じて、たとえば半導体装置の高集積化や高信頼化に大き
く貢献するものである。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態において、Ａｌ系配
線パターン上にＣＶＤ層間絶縁膜および十分に厚いＳＯ
Ｇ膜を順次成膜した状態を示す模式的断面図である。

【図２】図１のＳＯＧ膜をベーキングした状態を示す模
式的断面図である。

【図３】図２のＳＯＧ膜の膜厚の約半分を１回めの切削
により除去している状態を示す模式的断面図である。

【図４】図３のＳＯＧ膜の残りの部分を２回めの切削に
より除去している状態を示す模式的断面図である。

【図５】図４のＣＶＤ層間絶縁膜の一部をさらに切削し
た状態を示す模式的断面図である。

【図６】切削ブレードのスキャン方式を示す模式的平面
図であり、（ａ）図は並進スキャン、（ｂ）図は回転ス
キャン、（ｃ）図はスパイラル・スキャンをそれぞれ表
す。

【図７】本発明の第２の実施の形態において、ベーキン
グ前のＳＯＧ膜の表層部を拭き取っている状態を示す模
式的断面図である。

【図８】図７のＳＯＧ膜が平坦化された状態を示す模式
的断面図である。

【図９】図８のＳＯＧ膜を２回めの拭取りにより除去し
ている状態を示す模式的断面図である。

【図１０】図９のＳＯＧ膜が平坦化された状態を示す模
式的断面図である。

【図１１】拭取りにおける拭取りブレードの局所変形状
態を示す模式的拡大断面図である。

【図１２】本発明の第３の実施の形態において、図８の
ＳＯＧ膜をベーキングしている状態を示す模式的断面図
である。

【図１３】本発明の第４の実施の形態において、Ａｌ系
配線膜の配線間スペースをＳＯＧ膜のみで埋め込んだ状
態を示す模式的断面図である。

【図１４】図１３のＳＯＧ膜の表層部を拭き取っている
状態を示す模式的断面図である。

【図１５】図１４のＳＯＧ膜をベーキングしている状態
を示す模式的断面図である。

【図１６】従来の絶縁膜の平坦化方法において、Ａｌ系
配線パターン上にＣＶＤ層間絶縁膜および薄いＳＯＧ膜
を順次成膜した状態を示す模式的断面図である。

【図１７】図１６のＳＯＧ膜とＣＶＤ層間絶縁膜とをエ
ッチバックした状態を示す模式的断面図である。

【図１８】従来の絶縁膜の平坦化方法の他の例におい
て、Ａｌ系配線パターンの配線間スペースの広い領域に
ダミー配線パターン形成用のレジスト・マスクを形成し
た状態を示す模式的断面図である。

【図１９】図１８のレジスト・マスクを介したＣＶＤ層
間絶縁膜をエッチングしてダミー配線パターンを形成し
た状態を示す模式的断面図である。

【図２０】図１９の基体の全面にＣＶＤ層間絶縁膜とＳ
ＯＧ膜を成膜した状態を示す模式的断面図である。

【図２１】図２０のＳＯＧ膜とＣＶＤ層間絶縁膜とをエ
ッチバックした状態を示す模式的断面図である。

【符号の説明】

１絶縁基板２Ａｌ系配線パターン３ＣＶＤ層間絶縁膜４，５ＳＯＧ膜４ｂ（ベーキングを経た）ＳＯＧ膜４ｗ，５ｗ（拭取りを経た）ＳＯＧ膜４ｂｃ（ベーキング後、切削を経た）ＳＯＧ膜４ｗｂ，５ｗｂ（拭取り後、ベーキングを経た）ＳＯ
Ｇ膜４ｗｂｃ（拭取り、ベーキング、切削を順次経た）Ｓ
ＯＧ膜１００，１０１，１０２切削ブレード２００拭取りブレードＷウェハ

Claims

【特許請求の範囲】

【請求項１】段差を有する基体の表面に、塗布型絶縁
膜をその最低標高部が該基体の最高標高部と少なくとも
同じ標高となる厚さに塗布する工程と、少なくとも前記塗布型絶縁膜の表層部を物理的変形を与
える操作により平坦化する工程とを含む絶縁膜の平坦化
方法。
【請求項２】前記物理的変形を与える操作は切削手段
による切削であり、この切削をベーキングを経た前記塗
布型絶縁膜に対して施す請求項１記載の絶縁膜の平坦化
方法。
【請求項３】前記切削を複数回に分けて行い、各回の
切削により前記塗布型絶縁膜をその膜厚方向の一部分ず
つ除去する請求項２記載の絶縁膜の平坦化方法。
【請求項４】前記塗布型絶縁膜をこれより硬度の高い
気相成長絶縁膜の上に成膜し、前記切削を実質的に該塗
布型絶縁膜のみを切削可能な条件にて行う請求項２記載
の絶縁膜の平坦化方法。
【請求項５】前記条件による前記塗布型絶縁膜の切削
を行った後、前記気相成長絶縁膜も切削可能な条件に切
り替えて該気相成長絶縁膜の一部を切削する請求項２記
載の絶縁膜の平坦化方法。
【請求項６】前記物理的変形を与える操作は拭取り手
段による拭取りであり、この拭取りをベーキング前の前
記塗布型絶縁膜に対して施す請求項１記載の絶縁膜の平
坦化方法。
【請求項７】前記拭取りを複数回に分けて行い、各回
の拭取りにより前記塗布型絶縁膜をその膜厚方向の一部
分ずつ除去する請求項６記載の絶縁膜の平坦化方法。
【請求項８】前記拭取り手段の基体摺接面は弾性部材
により構成され、前記拭取りは前記基体の最高標高部よ
り低い標高部への該弾性部材の侵入を所定範囲内に抑え
て行う請求項６記載の絶縁膜の平坦化方法。
【請求項９】前記物理的変形を与える操作は拭取り手
段による拭取りと切削手段による切削の組み合わせであ
り、該拭取りと該切削との間で前記塗布型絶縁膜のベー
キングを行う請求項１記載の絶縁膜の平坦化方法。
【請求項１０】前記塗布型絶縁膜はスピン・オン・グ
ラスである請求項１記載の絶縁膜の平坦化方法。