JPH01108746A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01108746A
JPH01108746A JP62265943A JP26594387A JPH01108746A JP H01108746 A JPH01108746 A JP H01108746A JP 62265943 A JP62265943 A JP 62265943A JP 26594387 A JP26594387 A JP 26594387A JP H01108746 A JPH01108746 A JP H01108746A
Authority
JP
Japan
Prior art keywords
film
wiring material
resist
contact holes
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62265943A
Other languages
English (en)
Other versions
JPH0434295B2 (ja
Inventor
Takashi Yoda
孝 依田
Toru Watanabe
徹 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62265943A priority Critical patent/JPH01108746A/ja
Priority to US07/260,300 priority patent/US4876223A/en
Priority to KR1019880013747A priority patent/KR920003307B1/ko
Priority to DE3851125T priority patent/DE3851125T2/de
Priority to EP88117590A priority patent/EP0316612B1/en
Publication of JPH01108746A publication Critical patent/JPH01108746A/ja
Publication of JPH0434295B2 publication Critical patent/JPH0434295B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置の製造方法に関し、より詳しくは
絶縁膜の四部に配線材料を埋め込んだ半導体装置の製造
方法に関する。
（従来の技術） 半導体装置の微細化とともに絶縁層に穿設するコンタク
ト孔も微細化されてきている。そのため、そのコンタク
ト孔内にＡｇ膜を信頓性高く配線することは困難になっ
てきている。これは、コンタクト孔に対するＡＮｌｉの
ステップカバレージが悪く、コンタクト孔の側壁でＡｌ
膜がうずくなりすぎる為である。
これを解決する為の方法として、コンタクト孔にＡｌ膜
を埋め込むように上記絶縁層上にＡｌｌｌ１ｉｌＫを被
せ、そのＡｌ膜膜をコンタクト孔の内部にのみ残存させ
、絶縁層上においては全面的に除去しくエッチバック）
、その後絶縁層上に配線用のＡｇ膜を堆積する方法が考
えられている。この方法によれば、コンタクト孔はほぼ
埋め込みＡｆＩで埋め込まれている為、ステップカバレ
ージの悪さを懸念する必要がなくなる。
上記従来のエッチバック方法を第６図ａ、ｂを用いてよ
り詳細に説明する。なお、第６図ａ、　　ｂは、接合破
壊の危険性回避の為、チタン窒化膜等によるバリアー層
を形成してから埋め込みをした場合のものである。
同図ａにおいて、１は半導体基板であり、ＡＩＩ配線と
の接合を必要とする例えばソース・ドレイン領域等の特
定領域２ａ、２ｂを備える。この半導体基板１の上面の
絶ａ層３は特定領域２ａ。
２ｂ上に穿設されたコンタクト孔３ａ、３ｂを備える。
コンタクト孔３ａ、３ｂは接合破壊回避のためのバリヤ
ー層４によづて被われている。バリヤー層４で被ったコ
ンタクト孔３ａ、３ｂ内に充填されるように１！１１５
を全面的に被せる。その１Ｆ膜５は、コンタクト孔３ａ
、３ｂに起因するくぼみ５ａ、５ｂを有する。そのくぼ
み５ａ。
５ｂの深さは、コンタクト孔３ａ、３ｂの径に応じて異
なる。この後、Ａｌ膜５をエッチバックすると、同図す
に示すように、コンタクト孔３ａ。
３ｂ内にＡｆＩが残存する。そして、上記くぼみ５ａ、
５ｂの深さは、等方的なエツチングに起因して、そのま
まコンタクト孔３ａ、３ｂ内に残存するＡＤＨ５のくぼ
み５ａ′、５ｂ′として表われる。このように、コンタ
クト孔の径の違いによってＡｌｐ膜５の残存量が異なっ
て大きな凹凸が生じる。そのため、これらの残存するＡ
ＩＩ膜５上にさらにＡｌ膜を被せた場合に、残存するＡ
ｆＩ膜５と新たに被せたＡｌｌ膜とが導通しないことが
ある。
これは、接続孔の場合だけでなく′、配線溝等の全ての
四部について同様である。
第７図は、上記従来法により得られる半導体装置の異種
例の一部を示すものである。同図に示すように、基板１
上の層間絶縁膜３がコンタクト孔３ａ（又は配線溝３ｃ
）を有するとする。この場合には、コンタクト孔３ａを
Ａｌ膜で埋めた後エツチングすると、ＡｆＪ膜５Ａが残
存する。その後にＡｌ膜７を成膜した後、層間絶縁層１
０を成膜すると、同図に示すように、その層間絶縁層１
０に果１０ａが形成される。
（発明が解決しようとする問題点） このように、従来は、コンタクト孔等の凹部に配線材料
を埋め込み、その配線材料をエッチバックすると、エッ
チバック面が上記凹部の上方でくぼみ、そのためさらに
配線材料を被せようとしてもその配線材料が、上記四部
の上方の残存配線材料に確実に付着・導通せず、さらに
はその配線材料上に成膜した層間絶縁層に巣が形成され
るという問題があった。
本発明の目的は、上記エッチバックに当って、配線材料
のエッチバック面が、コンタクト孔等の凹部の存在に拘
らず、平坦なものとして得られる半導体装置の製造方法
を提供しようとするものである。
〔発明の構成〕
（間通点を解決するための手段） 本発明の半導体装置の製造方法は、半導体基板上の絶縁
膜に形成した凹部内及びその絶縁膜の表面に配線材料膜
を形成する工程と、その配線材料膜の表面に塗布膜を塗
布してその塗布膜の表面をほぼ平坦なものとする工程と
、前記塗布膜及び前記配線材料膜をそれらの２つの膜に
対するエツチング速度の等しいエツチング液でエツチン
グして前記凹部内に表面がほぼ平坦な配線材料が埋設さ
れた状態とする工程と、を備えるものとして構成される
。
（作　用） 本発明において、半導体基板上の絶縁膜上に配線材料膜
が形成される。これにより、絶縁膜の表面が配線材料膜
で被われ凹部内にその配線材料膜が埋め込まれる。この
状態においては配線材料膜の表面は凹部の上方において
くぼんだ状態にある。
次に、その配線材料膜の表面に塗布膜を塗布する。これ
により、配線材料膜の表面のくぼみは塗布膜によって吸
収され、塗布膜の表面は平坦となる。
次に、上記塗布膜及び配線材料膜を、テトラメチルグア
ニジンによってエツチングする。これにより、塗布膜及
び配線材料膜はエツチングされ、前記凹部内に配線材料
が平坦に埋設された状態となる。
（実施例） 第１図ａ−ｃは、本発明の第１の実施例の工程断面図で
ある。
第１図ａにおいて、１は半導体基板であり、Ａｌ配線と
の接合を必要とする例えばソース・ドレイン領域等の特
定領域２ａ、　２ｂを備える。この半導体基板１の上面
の絶縁層３は特定領域２ａ。
２ｂ上に穿設されたコンタクト孔３ａ、３ｂを備える。
コンタクト孔３ａ、３ｂは接合破壊回避のためのチタン
窒化膜等のバリヤー層４によって被われている。バリヤ
ー層４で被ったコンタクト孔３ａ、３ｂ内に充填される
ようにＡｊｌ膜５を高温スパッタリングにより全面的に
被せる。そのＡｊ）膜５は、コンタクト孔３ａ、３ｂに
起因するくぼみ５ａ、５ｂを有する。そのくぼみ５ａ、
５ｂの深さｔｌ、ｔｚは、コンタク、ト孔３ａ、３ｂの
径に応じて異なる。上記くぼみ５ａ、５ｂの深さｔｔ、
ｔｚは約２０００Ａ程度のものである。このようなＡｌ
膜５の全表面に低粘度のレジスト６を塗布し、そのレジ
スト６の表面を平坦なものとする。
次に、上記レジスト６とＡｆｉ膜５に対するエツチング
速度の等しいエツチング液（テトラメチルグアニジン水
溶液）内に、同図ａに示す中間段階の半導体装置を浸す
。これにより、レジスト６及びＡｌ膜５が等しい速度で
エツチングされ、同図すに示すようになる。即ち、コン
タクト孔３ａ。
３ｂ内にＡｆＩ膜５Ａ、５Ｂが残存するが、そのＡｆｉ
膜５Ａ、５Ｂの表面は、コンタクト孔３ａ。
３ｂの径に拘らず、共に平坦なものとなる。
次に、同図すに示す中間段階の半導体装置の表面に、ス
パッタリング法により同図Ｃに示すようにＡｌ膜７を成
膜する。その成膜は、上記Ａｌ膜５Ａ、５Ｂが平坦な状
態にあることから、信頼性高く行なわれる。即ち、Ａｆ
ｉ膜５Ａ、５ＢとＡｊ）膜７とは確実に付着・導通する
。このＡｌｌｌｌ上に層間絶縁層を成膜しても、その層
間絶縁層に巣が形成されることがないのは明らかである
。
なお、上記レジストに代えてポリイミド等の樹脂を用い
ることができる。
上記エツチングで用いるエツチング液としては、Ｔ、　
Ｍ、　　Ｇ、　　（テトラメチルグアニジン）の水溶液
がある。このエツチング液の特性は第２図に示される。
このエツチング液は、２２℃におけるその水溶液濃度が
約濃度７％の場合に、ｌ！（５）とレジスト（６）のエ
ツチング速度が１２５八／ａ＋Ｉｎ等しい値をもつ。よ
って、濃度約７％のＴ。
Ｍ、　Ｇ、水溶液を上記エツチング液として用いること
ができる。
第３図は、濃度７％のＴ、　Ｍ、　Ｇ、水溶液を温度変
化させた場合の、そのＴ、　Ｍ、　Ｇ、水溶液によって
エツチングされるＡｇ　（及びＳｔ）のエツチング速度
を示すものである。同図より、約４１℃において、レジ
ストとＡｇのエツチング速度が等しくなることがわかる
。
第４図ａ、　　ｂは、本発明の第２の実施例を示すもの
である。同図ａ、　　ｂにおいて、第１図ａ　−Ｃと同
一の符号を付した部分は、第１図ａ　−ｃと同一のもの
を示す。また、３Ａは層間絶縁層を示す。
同図ａに示すように、層間絶縁層３に形成された配線溝
３Ｃを、スパッタリングによりＡＩ層５で埋める。これ
により、そのＡ１層５は溝５Ｃを有する。この溝５Ｃを
レジスト６で埋める。次に、そのレジスト６とＡｌのエ
ツチング速度の等しいエツチング液でエツチングすると
、同図すに示すように、溝３ＣにＡｌをほぼ平坦に埋め
込むことができる。
第５図ａ−ｃは、本発明の第３の実施例を示すものであ
る。
同図ａは、第１図ａと同一である。この第５図ａに示す
中間段階の半導体装置を、レジスト６に対するエツチン
グ速度よりも、Ａｌ膜５に対するエツチング速度の方が
大きいエツチング液に浸す。
このエツチング液としては、第２図に斜線で示すように
、２２℃におけるＴ、　Ｍ、　に、水溶液の濃度約１５
％のものを用いる。このエツチング液によりレジスト６
及びＡｆｉ膜５をエツチングし、同図すに示す状態とす
る。即ち、レジスト６の全部が除去されると共に、Ａｌ
膜５が第５図ａに破線で示す位置まで除去されるまでエ
ツチングする。
このようにして、コンタクト孔３ａ、３ｂ内にλｇ膜５
Ｃ，５Ｄが残存するが、そのＡｇ膜５Ｃ。
５Ｄが極端に凹凸の大きなものとならない。
次に、第５図Ｃに示すように、ＡＩ膜５Ｃ。
５Ｄ上にＡｌ膜７を彼せる。ＡｆＩ膜５Ｃ，５Ｄはあま
り大きな凹凸はないため、ＡｆＩ膜７はＡ、Ｑ膜５Ｃ，
５Ｄと確実に密着・導通する。
なお、本発明で用いたＴ、　Ｍ、　Ｇ、水溶液によれば
、ＡＩ、ＳｉまたはＳ　ｉＯ２上のレジストを、その下
側のＡｌｐＳＳｉまたはＳ　ｉｏ　２にダメージを与え
ることなく、確実に除去することができる。
以下にこれをＡｌ配線パターニング後のレジスト除去の
場合を例にとって詳細に説明する。
従来、フォトエツチング工程に用いられるレジストを除
去するには、ＳＨ処理或いは０２アッシャ−法が用いら
れてきた。このうち、ＳＨ熱処理、Ａｌ以外で形成され
た膜上のレジスト除去に用いられるが、酸ミストが発生
する為装置類のサビが発生する等の問題があった。さら
には、人体への影響等の安全性など°の問題点が生じて
いた。また、０２アッシャ−法は、０２プラズマに晒さ
れることによるイオンダメージを受けやすいことのほか
に、生産性が低い等の問題点があった。
しかしながら、高濃度Ｔ、　Ｍ、　Ｇ、水溶液を用いて
レジストを除去すれば、素子にダメージを与えることは
なく、しかも酸汚染等による人体への影響を極力少なく
して、ミスト等の発生を極力抑えることができる。
即ち、先ず、半導体基板上に絶縁膜を形成し、その上に
ＡｆＩをスパッタリングにより成膜する。
その人ＩＩの全面にレジストを塗布する。その後、ＰＥ
Ｐ　（フォトエツチングプロセス）でレジストを所望の
形状にバターニングし、異方性エツチングを行なう。次
に、レジストを剥離するため、Ｔ。
Ｍ、　Ｇ、水溶液でエツチングする。このＴ、　Ｍ。
Ｇ、水溶液としては、第２図に示すように、例えば２２
℃、１５９６１１度のものを用いる。この１５％のＴ、
　Ｍ、　Ｇ、水溶液は第２図かられかるように、レジス
トに対するエツチング速度がＡｆＩ（Ｓｉ）に対するエ
ツチング速度よりも著しく大きい。
そのため、レジストのみがエツチングされ、その下のＡ
Ｉがダメージを受けることがない。なお、レジストとし
ては、ネガタイプのものでもポジタイプのものでも、Ｔ
、　Ｍ、　Ｇ、水溶液によりエツチングが可能である。
また、Ｔ、Ｍ、Ｇ、水溶液はアルカリ性であるため、酸
汚染等作業環境を悪化することがないだけでなく、人体
への影響も少なく、安定性が著しく高い。さらに、Ｔ、
　Ｍ、　Ｇ。
水溶液は常ａ（２２℃）で第２図に示すような特性を示
すため、温度制御等の工程管理が不要である。
なお、上記したようにＡｌ膜上のレジストだけでなく、
ＳｉまたはＳ　ｉｏ　２１１１上のレジスト除去に際し
てもＴ、　Ｍ、　　Ｇ、水溶液を用いることができる。
〔発明の効果〕
本発明によれば、半導体基板上の絶縁膜が有する凹部内
に、配線材料を表面がほぼ平坦な状態に埋め込むことが
できる。
【図面の簡単な説明】
第１図ａ　−ｃは本発明の第１の実施例の工程断面図、
第２図はＴ、　Ｍ、　Ｇ、水溶液の濃度とＡｌ。 Ｓｔ及びレジストに対するエツチング速度との関係を示
す線図、第３図はＴｌＭ、　Ｇ、水溶液の濃度とｌ！（
Ｓｉ）及びレジストに対するエツチング速度との関係を
示す線図、第４図ａ、　ｂは本発明の第２の実施例の工
程断面図、第５図ａ　−ｃは本発明の第３の実施例を示
す工程断面図、第６図ａ、　　ｂは、従来方法を示す工
程断面図、第７図は従来方法により得られる半導体装置
の一部を示す断面図である。 １・・・基板、２ａ、２ｂ・・・特定領域、３．３Ａ・
・・絶縁膜、３ａ、３ｂ、３ｃ・・・コンタクト孔、４
・・・バリヤー層、５，５Ａ、５Ｂ・・・Ａｌ膜、５ａ
、５ｂ、５ｃ・・・くぼみ、６・・・レジス、ト、７・
・・Ａｌ膜。 出願人代理人　　佐　　藤　　−雄 Ｔ、Ｍ　、Ｇ、水溶状濃度　（％） 工ＭＧ−水溶液温度　（℃） 第３図 手続補ＪＥ書 昭和６３年　１月２６日

Claims (1)

    【特許請求の範囲】
  1. 　半導体基板上の絶縁膜に形成した凹部内及びその絶縁
    膜の表面に配線材料膜を形成する工程と、その配線材料
    膜の表面に塗布膜を塗布してその塗布膜の表面をほぼ平
    坦なものとする工程と、前記塗布膜及び前記配線材料膜
    をテトラメチルグアニジンでエッチングして前記凹部内
    に表面がほぼ平坦な配線材料が埋設された状態とする工
    程と、を備えることを特徴とする半導体装置の製造方法
    。
JP62265943A 1987-10-21 1987-10-21 半導体装置の製造方法 Granted JPH01108746A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62265943A JPH01108746A (ja) 1987-10-21 1987-10-21 半導体装置の製造方法
US07/260,300 US4876223A (en) 1987-10-21 1988-10-20 Method of manufacturing semiconductor devices
KR1019880013747A KR920003307B1 (ko) 1987-10-21 1988-10-21 반도체장치의 제조방법
DE3851125T DE3851125T2 (de) 1987-10-21 1988-10-21 Verfahren zur Herstellung eines Halbleiterbauelementes mit Schaltungsmaterial gefüllter Rille.
EP88117590A EP0316612B1 (en) 1987-10-21 1988-10-21 Method of manufacturing a semiconductor device with a recess filled with wiring material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62265943A JPH01108746A (ja) 1987-10-21 1987-10-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01108746A true JPH01108746A (ja) 1989-04-26
JPH0434295B2 JPH0434295B2 (ja) 1992-06-05

Family

ID=17424236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62265943A Granted JPH01108746A (ja) 1987-10-21 1987-10-21 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4876223A (ja)
EP (1) EP0316612B1 (ja)
JP (1) JPH01108746A (ja)
KR (1) KR920003307B1 (ja)
DE (1) DE3851125T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546296B1 (ko) * 1999-08-06 2006-01-26 삼성전자주식회사 금속 브리지를 방지하는 반도체 장치의 금속 배선 제조 방법
WO2010001541A1 (ja) * 2008-07-04 2010-01-07 パナソニック株式会社 インダクタ及びその製造方法
JP2014522568A (ja) * 2011-06-08 2014-09-04 无錫華潤上華半導体有限公司 深溝を有する新型ｐｎ接合の形成方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256565A (en) * 1989-05-08 1993-10-26 The United States Of America As Represented By The United States Department Of Energy Electrochemical planarization
DE4028776C2 (de) * 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US6355553B1 (en) * 1992-07-21 2002-03-12 Sony Corporation Method of forming a metal plug in a contact hole
EP0583876B1 (en) * 1992-07-27 1999-02-17 STMicroelectronics, Inc. Planar contact with a void
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
US5776827A (en) * 1993-08-27 1998-07-07 Yamaha Corporation Wiring-forming method
JP3382357B2 (ja) * 1993-08-27 2003-03-04 ヤマハ株式会社 配線形成方法
JP2947054B2 (ja) * 1994-03-04 1999-09-13 ヤマハ株式会社 配線形成法
JP3104534B2 (ja) * 1994-06-27 2000-10-30 ヤマハ株式会社 半導体装置とその製法
US5459096A (en) * 1994-07-05 1995-10-17 Motorola Inc. Process for fabricating a semiconductor device using dual planarization layers
US7118988B2 (en) * 1994-08-15 2006-10-10 Buerger Jr Walter Richard Vertically wired integrated circuit and method of fabrication
US5981354A (en) * 1997-03-12 1999-11-09 Advanced Micro Devices, Inc. Semiconductor fabrication employing a flowable oxide to enhance planarization in a shallow trench isolation process
KR100268459B1 (ko) * 1998-05-07 2000-10-16 윤종용 반도체 장치의 콘택 플러그 형성 방법
US6410442B1 (en) * 1999-08-18 2002-06-25 Advanced Micro Devices, Inc. Mask-less differential etching and planarization of copper films
US6696358B2 (en) * 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
US7700533B2 (en) * 2005-06-23 2010-04-20 Air Products And Chemicals, Inc. Composition for removal of residue comprising cationic salts and methods using same
US9269612B2 (en) 2011-11-22 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of forming damascene interconnect structures
CN103077924A (zh) * 2013-01-15 2013-05-01 江苏物联网研究发展中心 倒置浸入式晶圆平坦化的方法
CN105633005A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 铜互连结构的制作方法
KR20220024438A (ko) * 2019-06-18 2022-03-03 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2041558B (en) * 1978-11-29 1983-02-09 Raychem Corp Light-guide terminations
US4290668A (en) * 1978-11-29 1981-09-22 Raychem Corporation Fiber optic waveguide termination and method of forming same
FR2566181B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
US4636282A (en) * 1985-06-20 1987-01-13 Great Lakes Chemical Corporation Method for etching copper and composition useful therein
EP0234407A1 (en) * 1986-02-28 1987-09-02 General Electric Company Method filling interlevel dielectric via or contact holes in multilevel VLSI metallization structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546296B1 (ko) * 1999-08-06 2006-01-26 삼성전자주식회사 금속 브리지를 방지하는 반도체 장치의 금속 배선 제조 방법
WO2010001541A1 (ja) * 2008-07-04 2010-01-07 パナソニック株式会社 インダクタ及びその製造方法
JP2014522568A (ja) * 2011-06-08 2014-09-04 无錫華潤上華半導体有限公司 深溝を有する新型ｐｎ接合の形成方法

Also Published As

Publication number Publication date
EP0316612A2 (en) 1989-05-24
EP0316612B1 (en) 1994-08-17
JPH0434295B2 (ja) 1992-06-05
DE3851125D1 (de) 1994-09-22
EP0316612A3 (en) 1991-01-30
DE3851125T2 (de) 1995-02-23
US4876223A (en) 1989-10-24
KR920003307B1 (ko) 1992-04-27
KR890007373A (ko) 1989-06-19

Similar Documents

Publication Publication Date Title
JPH01108746A (ja) 半導体装置の製造方法
JP3201221B2 (ja) 半導体装置の製造方法
JP3039447B2 (ja) 半導体装置の製造方法
JP2874173B2 (ja) 半導体装置の製造方法
JP2805840B2 (ja) 半導体装置及びその多層配線形成方法
JPS6376351A (ja) 多層配線の形成方法
JPS62281467A (ja) 半導体装置
KR0154288B1 (ko) 반도체 소자의 콘택홀 형성방법
JP2907599B2 (ja) 配線層の形成方法
JPH07147225A (ja) 半導体装置およびその製造方法
JPS6134956A (ja) 配線層の形成方法
KR100252883B1 (ko) 반도체소자의 콘택홀 매립방법
JPS63275142A (ja) 半導体装置の製造方法
JPS63237441A (ja) 半導体装置
JPH09172075A (ja) 半導体装置の多層配線における層間接続孔の製造方法
JPH01145835A (ja) 半導体装置の製造方法
JPH04123432A (ja) 半導体装置の製造方法
JPS6116549A (ja) 半導体装置の製造方法
KR970063671A (ko) 반도체 소자의 다중 금속층 형성 방법
JPS62166547A (ja) 多層配線構造体の形成方法
JPH01273334A (ja) 半導体装置の製造方法
KR19990012930A (ko) 반도체장치의 금속배선 형성방법
JPS62281345A (ja) 半導体装置の製造方法
JPS6226843A (ja) 電極金属配線パタ−ンの形成方法
JPS62171139A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees