JP2907599B2 - 配線層の形成方法 - Google Patents
配線層の形成方法Info
- Publication number
- JP2907599B2 JP2907599B2 JP3213533A JP21353391A JP2907599B2 JP 2907599 B2 JP2907599 B2 JP 2907599B2 JP 3213533 A JP3213533 A JP 3213533A JP 21353391 A JP21353391 A JP 21353391A JP 2907599 B2 JP2907599 B2 JP 2907599B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- etching
- interlayer insulating
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明はコンタクトホールの形
成方法に関し、更に詳しくはエッチングバリア膜を利用
して半導体素子上の層間絶縁膜に溝を堀り埋め込み配線
用のコンタクトホールを形成する配線技術に関するもの
である。
成方法に関し、更に詳しくはエッチングバリア膜を利用
して半導体素子上の層間絶縁膜に溝を堀り埋め込み配線
用のコンタクトホールを形成する配線技術に関するもの
である。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来、
コンタクトホールを形成するには、エッチングバリア膜
を用いずに溝堀りエッチングを行い、しかも半導体素子
上の層間絶縁膜が複層構造であるとエッチングする膜が
厚膜となり、コンタクトホールエッチはこの厚膜に対し
て行われる。従って、溝の深さの制御が難しい。また、
アスペクト比が大きくなって溝の開口が難しい。
コンタクトホールを形成するには、エッチングバリア膜
を用いずに溝堀りエッチングを行い、しかも半導体素子
上の層間絶縁膜が複層構造であるとエッチングする膜が
厚膜となり、コンタクトホールエッチはこの厚膜に対し
て行われる。従って、溝の深さの制御が難しい。また、
アスペクト比が大きくなって溝の開口が難しい。
【０００３】
【課題を解決するための手段及び作用】この発明は、溝
を堀りそこに導電体を埋め込んで配線層を形成するに際
して、(i) ゲートを有する半導体素子が形成された半導
体基板上の全面に、第１層間絶縁膜及びエッチングバリ
ア層を順次積層し、(ii)続いてエッチングバリア層上に
溝形成用の開口を有するコンタクトホールパターンを形
成してエッチングバリア層を除去してコンタクト領域に
溝形成用の開口を有するエッチングバリア層を形成し、
(iii) エッチングバリア膜上の全面に第２層間絶縁膜を
形成し、(iv)その第２層間絶縁膜をメタル配線パターン
でエッチングバリア膜に達するまでエッチングして配線
部形成領域に凹部を形成するとともに、エッチングバリ
ア膜をマスクに半導体基板に達するまで、第１層間絶縁
膜をエッチングし、コンタクトホールを形成し、(v) ブ
ランケット法によりコンタクトホールに配線材料を埋め
込んで配線層を形成することを特徴とする配線層の形成
方法である。すなわち、この発明は、下層の第１層間絶
縁膜とコンタクトを有する部位以外にのみ溝堀りエッチ
ングのエッチングバリア層を形成し、しかも溝堀りエッ
チング時に開口を介してエッチングバリア膜の下層に第
１層間絶縁膜をオーバーエッチによりエッチングしたの
で、所望の位置に溝の深さに制御性を良好にして、かつ
アスペクト比に依存せずにコンタクトホールの形成が可
能となる。この発明におけるエッチングバリア膜として
は、ＳｉＮやアモルファスＳｉの材料のものが好まし
い。
を堀りそこに導電体を埋め込んで配線層を形成するに際
して、(i) ゲートを有する半導体素子が形成された半導
体基板上の全面に、第１層間絶縁膜及びエッチングバリ
ア層を順次積層し、(ii)続いてエッチングバリア層上に
溝形成用の開口を有するコンタクトホールパターンを形
成してエッチングバリア層を除去してコンタクト領域に
溝形成用の開口を有するエッチングバリア層を形成し、
(iii) エッチングバリア膜上の全面に第２層間絶縁膜を
形成し、(iv)その第２層間絶縁膜をメタル配線パターン
でエッチングバリア膜に達するまでエッチングして配線
部形成領域に凹部を形成するとともに、エッチングバリ
ア膜をマスクに半導体基板に達するまで、第１層間絶縁
膜をエッチングし、コンタクトホールを形成し、(v) ブ
ランケット法によりコンタクトホールに配線材料を埋め
込んで配線層を形成することを特徴とする配線層の形成
方法である。すなわち、この発明は、下層の第１層間絶
縁膜とコンタクトを有する部位以外にのみ溝堀りエッチ
ングのエッチングバリア層を形成し、しかも溝堀りエッ
チング時に開口を介してエッチングバリア膜の下層に第
１層間絶縁膜をオーバーエッチによりエッチングしたの
で、所望の位置に溝の深さに制御性を良好にして、かつ
アスペクト比に依存せずにコンタクトホールの形成が可
能となる。この発明におけるエッチングバリア膜として
は、ＳｉＮやアモルファスＳｉの材料のものが好まし
い。
【０００４】
【実施例】以下、実施例について説明する。なお、それ
によってこの発明が限定を受けることはない。図１に示
すように、ゲート１を有する半導体素子が形成されたＳ
ｉ基板２上の全面に、ＳｉＯ2 の第１層間絶縁膜３を
０．５〜１．０μｍの厚さに形成し、その全面に膜厚Ｄ
が１０００〜２０００ÅのＳｉＮ膜を積層し、続いてコ
ンタクトホールパターンで加工してＳｉＮのエッチング
バリア膜４を形成する。この際、開口径が0.3 μｍの溝
形成用の開口を有するコンタクトホールパターンを用い
ている。この際、下層のＳｉＯ2 の第１層間絶縁膜３も
溝形成用の開口部位の表面は除去される。また、このコ
ンタクトホールパターンは開口の周縁にパッドを有す
る。次に、溝形成用の開口２ａを有するＳｉＮのエッチ
ングバリア膜４上の全面にＢＰＳＧの第２層間絶縁膜５
を０．５〜１．０μｍの厚さに形成する（図１参照）。
次に、配線パターンの反転パターンで溝堀りエッチング
を行う。この反転パターンはラインをエッチングして溝
を形成するラインパターンのことである。この際、溝堀
りエッチングは下地のＳｉＮのエッチングバリア膜４に
対して選択比のあるＲＩＥ条件をもちいた。すなわち、
ＣＨＦ3 ／ＣＨ4 ／Ａｒガスで、その流量比が４０：
５：６０ｃｃであり、圧力５０ｍＴｏｒｒ、印加電圧７
００Ｗで溝堀りエッチングを行った。この溝堀りエッチ
ングは、まず、第２層間絶縁膜５をメタル配線パターン
でエッチングする。この際、配線部をＳｉＮのエッチン
グバリア膜４で停止させることで形成し、エッチングバ
リア膜４の存在しない領域ではエッチングを更に下のＳ
ｉ基板２にまで行う。すなわち、オーバーエッチにより
エッチングバリア膜４の開口２ａを介してＳｉＯ2 の第
１層間絶縁膜３を更に除去してＳｉ基板２に達する開口
径が０．３μｍのコンタクトホール６を形成する（図２
参照）。その後、公知のブランケット法でＷやＡｌやＣ
ｕの配線材料をコンタクトホール６に埋め込んで配線層
を形成する。このように本実施例では、溝を堀りそこに
導電体を埋め込んで配線層を形成するに際して、下層の
ＳｉＯ2 の第１層間絶縁膜３とコンタクトを有する部位
以外にのみ溝堀りエッチングのＳｉＮのエッチングバリ
ア膜４を形成し、しかも溝堀りエッチング時に開口２ａ
を介してエッチングバリア膜４の下層の第１層間絶縁膜
３をオーバーエッチによりエッチングしたので、所望の
位置に溝の深さの制御性を良好にして、かつアスペクト
比に依存せずにコンタクトホール６の形成が可能とな
る。
によってこの発明が限定を受けることはない。図１に示
すように、ゲート１を有する半導体素子が形成されたＳ
ｉ基板２上の全面に、ＳｉＯ2 の第１層間絶縁膜３を
０．５〜１．０μｍの厚さに形成し、その全面に膜厚Ｄ
が１０００〜２０００ÅのＳｉＮ膜を積層し、続いてコ
ンタクトホールパターンで加工してＳｉＮのエッチング
バリア膜４を形成する。この際、開口径が0.3 μｍの溝
形成用の開口を有するコンタクトホールパターンを用い
ている。この際、下層のＳｉＯ2 の第１層間絶縁膜３も
溝形成用の開口部位の表面は除去される。また、このコ
ンタクトホールパターンは開口の周縁にパッドを有す
る。次に、溝形成用の開口２ａを有するＳｉＮのエッチ
ングバリア膜４上の全面にＢＰＳＧの第２層間絶縁膜５
を０．５〜１．０μｍの厚さに形成する（図１参照）。
次に、配線パターンの反転パターンで溝堀りエッチング
を行う。この反転パターンはラインをエッチングして溝
を形成するラインパターンのことである。この際、溝堀
りエッチングは下地のＳｉＮのエッチングバリア膜４に
対して選択比のあるＲＩＥ条件をもちいた。すなわち、
ＣＨＦ3 ／ＣＨ4 ／Ａｒガスで、その流量比が４０：
５：６０ｃｃであり、圧力５０ｍＴｏｒｒ、印加電圧７
００Ｗで溝堀りエッチングを行った。この溝堀りエッチ
ングは、まず、第２層間絶縁膜５をメタル配線パターン
でエッチングする。この際、配線部をＳｉＮのエッチン
グバリア膜４で停止させることで形成し、エッチングバ
リア膜４の存在しない領域ではエッチングを更に下のＳ
ｉ基板２にまで行う。すなわち、オーバーエッチにより
エッチングバリア膜４の開口２ａを介してＳｉＯ2 の第
１層間絶縁膜３を更に除去してＳｉ基板２に達する開口
径が０．３μｍのコンタクトホール６を形成する（図２
参照）。その後、公知のブランケット法でＷやＡｌやＣ
ｕの配線材料をコンタクトホール６に埋め込んで配線層
を形成する。このように本実施例では、溝を堀りそこに
導電体を埋め込んで配線層を形成するに際して、下層の
ＳｉＯ2 の第１層間絶縁膜３とコンタクトを有する部位
以外にのみ溝堀りエッチングのＳｉＮのエッチングバリ
ア膜４を形成し、しかも溝堀りエッチング時に開口２ａ
を介してエッチングバリア膜４の下層の第１層間絶縁膜
３をオーバーエッチによりエッチングしたので、所望の
位置に溝の深さの制御性を良好にして、かつアスペクト
比に依存せずにコンタクトホール６の形成が可能とな
る。
【０００５】
【発明の効果】以上のようにこの発明によれば、溝を堀
りそこに導電体を埋め込んで配線層を形成するに際し
て、下層の第１層間絶縁膜とコンタクトを有する部位以
外にのみ溝堀りエッチングのエッチングバリア膜を形成
し、しかも溝堀りエッチング時に開口を介してエッチン
グバリア膜の下層の第１層間絶縁膜をオーバーエッチに
よりエッチングしたので、所望の位置に溝の深さの制御
性を良好にして、かつアスペクト比に依存せずにコンタ
クトホールの形成が可能となる効果がある。
りそこに導電体を埋め込んで配線層を形成するに際し
て、下層の第１層間絶縁膜とコンタクトを有する部位以
外にのみ溝堀りエッチングのエッチングバリア膜を形成
し、しかも溝堀りエッチング時に開口を介してエッチン
グバリア膜の下層の第１層間絶縁膜をオーバーエッチに
よりエッチングしたので、所望の位置に溝の深さの制御
性を良好にして、かつアスペクト比に依存せずにコンタ
クトホールの形成が可能となる効果がある。
【図１】この発明の一実施例における製造工程を説明す
るための構成説明図である。
るための構成説明図である。
【図２】上記実施例における製造工程を説明するための
構成説明図である。
構成説明図である。
２ Ｓｉ基板 ２ａ 溝形成用の開口 ３ ＳｉＯ2 膜（第１層間絶縁膜） ４ エッチングバリア膜 ５ ＢＰＳＧ膜（第２層間絶縁膜）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3065 H01L 21/28
Claims (1)
- 【請求項１】 溝を堀りそこに導電体を埋め込んで配線
層を形成するに際して、 (i) ゲートを有する半導体素子が形成された半導体基板
上の全面に、第１層間絶縁膜及びエッチングバリア層を
順次積層し、 (ii)続いてエッチングバリア層上に溝形成用の開口を有
するコンタクトホールパターンを形成してエッチングバ
リア層を除去してコンタクト領域に溝形成用の開口を有
するエッチングバリア膜を形成し、 (iii) エッチングバリア膜上の全面に第２層間絶縁膜を
形成し、 (iv)その第２層間絶縁膜をメタル配線パターンでエッチ
ングバリア膜に達するまでエッチングして配線部形成領
域に凹部を形成するとともに、エッチングバリア膜をマ
スクに半導体基板に達するまで、第１層間絶縁膜をエッ
チングし、コンタクトホールを形成し、 (v) ブランケット法によりコンタクトホールに配線材料
を埋め込んで配線層を形成することを特徴とする配線層
の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213533A JP2907599B2 (ja) | 1991-08-26 | 1991-08-26 | 配線層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213533A JP2907599B2 (ja) | 1991-08-26 | 1991-08-26 | 配線層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555183A JPH0555183A (ja) | 1993-03-05 |
| JP2907599B2 true JP2907599B2 (ja) | 1999-06-21 |
Family
ID=16640766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3213533A Expired - Fee Related JP2907599B2 (ja) | 1991-08-26 | 1991-08-26 | 配線層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2907599B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2519217B2 (ja) * | 1985-09-11 | 1996-07-31 | テキサス インスツルメンツ インコ−ポレイテツド | 相互接続導体を形成する方法 |
| JPH03198327A (ja) * | 1989-12-26 | 1991-08-29 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1991
- 1991-08-26 JP JP3213533A patent/JP2907599B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0555183A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JP2897248B2 (ja) | 半導体装置の製造方法 | |
| JP2791768B2 (ja) | 半導体装置の金属配線の形成方法 | |
| JPS60241235A (ja) | 半導体デバイスの製造方法 | |
| JP3123092B2 (ja) | 半導体装置の製造方法 | |
| JPH04293233A (ja) | メタルプラグの形成方法 | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| JP2001168188A (ja) | 半導体装置の製造方法 | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| JP2907599B2 (ja) | 配線層の形成方法 | |
| JP3351177B2 (ja) | 接続孔を形成する工程を有する配線構造の形成方法 | |
| JPH0727908B2 (ja) | 半導体装置の製造方法 | |
| JP3367490B2 (ja) | 半導体装置の製造方法 | |
| JPH05291408A (ja) | 半導体装置およびその製造方法 | |
| JP2805840B2 (ja) | 半導体装置及びその多層配線形成方法 | |
| JP3080073B2 (ja) | 半導体装置の製造方法 | |
| JP4483116B2 (ja) | 半導体装置の製造方法 | |
| JPH05182966A (ja) | 多層配線形成方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JP2695861B2 (ja) | 半導体装置の製造方法 | |
| JP3028539B2 (ja) | 半導体装置の製造方法 | |
| JPH07135183A (ja) | 薄膜の加工方法 | |
| JPH06244180A (ja) | 半導体装置およびその製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP2879755B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |