KR100542388B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100542388B1
KR100542388B1 KR1020030049469A KR20030049469A KR100542388B1 KR 100542388 B1 KR100542388 B1 KR 100542388B1 KR 1020030049469 A KR1020030049469 A KR 1020030049469A KR 20030049469 A KR20030049469 A KR 20030049469A KR 100542388 B1 KR100542388 B1 KR 100542388B1
Authority
KR
South Korea
Prior art keywords
photoresist pattern
etching process
forming
wet etching
film
Prior art date
Application number
KR1020030049469A
Other languages
English (en)
Other versions
KR20050009941A (ko
Inventor
조일현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030049469A priority Critical patent/KR100542388B1/ko
Priority to JP2003411498A priority patent/JP4394430B2/ja
Priority to US10/731,480 priority patent/US7037822B2/en
Publication of KR20050009941A publication Critical patent/KR20050009941A/ko
Application granted granted Critical
Publication of KR100542388B1 publication Critical patent/KR100542388B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 본 발명의 사상은 금속배선이 매몰된 제1 층간절연막 상부에 제1 식각정지막, 제2 층간절연막 및 BARC막을 순차적으로 형성하는 단계, 상기 BARC막의 소정영역에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각마스크로 제2 층간절연막까지 식각하여 트렌치를 형성하는 단계, 상기 포토레지스트 패턴 및 BARC막을 제1 습식식각공정을 통해 제거하는 단계, 상기 제2 층간절연막을 식각마스크로 제1 식각정지막을 제2 습식식각공정을 통해 식각하는 단계 및 상기 결과물 전면에 제3 습식식각공정을 통해 세정하는 단계를 포함한다. 따라서 포토레지스트 패턴, BARC막 및 식각정지막을 습식식각공정을 통해 제거함으로써, 비아홀 및 금속배선트렌치를 형성을 위한 공정시 발생하는 폴리머의 양을 감소시킬 수 있다.
다마신공정, 포토레지스트 패턴, BARC막

Description

반도체소자의 금속배선 형성방법{Method of forming metal line in semiconductor device}
도 1 내지 도 3은 본 발명의 바람직한 제1 실시예인 반도체소자의 금속배선 형성방법을 설명하기 위한 단면도들이다.
도 4 내지 도 6은 본 발명의 바람직한 제2 실시예인 반도체소자의 금속배선 형성방법을 설명하기 위한 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
10:제1 층간절연막 12: 구리금속배선
14: 제1 식각정지막 16:제2 층간절연막
18: 제1 BARC막 20: 제2 식각정지막
22: 제3 층간절연막 24: 제2 BARC막
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 더욱 상세하게는 반도체소자의 형성에 있어서 다마신공정을 통한 금속배선 형성방법에 관한 것이다.
최근 반도체소자가 점차적으로 고집적화 및 고밀도화됨에 따라 다마신 공정을 통해 형성하는 금속배선에는 저항이 작은 구리를 사용하고 있다.
종래기술에 따라 금속배선을 형성하는 다마신 공정을 설명하면, 구리배선금속이 매몰된 층간절연막 상부에 식각정지막, 층간절연막을 적어도 1회 이상 적층한 구조에 BARC(Bottom anti reflective coating)막을 형성한 후, 상기 BARC막의 소정영역에 금속배선트렌치의 패턴인 포토레지스트 패턴을 형성하고, 이를 식각마스크로 식각공정을 수행하여 금속배선트렌치를 형성한다.
한편, 금속배선트렌치를 형성한 후 포토레지스트 패턴 및 BARC막을 제거하게 되는 데, 이는 건식식각을 통해 수행한다.
그러나 이 건식식각을 통해 상기 포토레지스트 패턴 및 BARC막을 제거하게 되면, 식각시 발생하는 폴리머의 양이 증가하게 되는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 금속배선트렌치형성을 위한 공정시 발생하는 폴리머의 양을 감소시킬 수 있도록 하는 반도체소자의 금속배선 형성방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명의 사상은 금속배선이 매몰된 제1 층간절연막 상부에 제1 식각정지막, 제2 층간절연막, 제2 식각정지막 및 제3 층간절연막을 순차적으로 형성하는 단계, 상기 제3 층간절연막의 소정영역에 비아홀을 정의하는 포토레지스트 패턴을 형성하는 단계, 상기 제1 포토레지스트 패턴을 식각마스크로 제1 식각정지막까지 식각하여 비아홀을 형성한 후 상기 제1 포토레지스트 패턴을 제거하는 단계, 상기 결과물 상에 BARC막을 형성하고, 상기 BARC막의 다른 소정영역에 금속배선을 정의하는 제2 포토레지스트 패턴을 형성하는 단계, 상기 제2 포토레지스트 패턴을 식각마스크로 제2 식각정지막까지 식각하여 금속배선 트렌치를 형성한 후 상기 제2 포토레지스트 패턴 및 BARC막을 제1 습식식각공정을 통해 제거하는 단계, 상기 제2 층간절연막을 식각마스크로 제1 식각정지막을 제2 습식식각공정을 통해 식각하는 단계 및 상기 결과물 전면에 제3 습식식각공정을 통해 세정하는 단계를 포함한다.
상기 제1 습식식각공정은 황산(H2SO4)/과수(H2O2)/수(H2O)가 2: 1: 1 , 4: 1: 1 또는 6: 1: 1 중 어느 하나의 비율로 혼합된 식각액으로, 100~ 140℃ 정도의 배스(Bath)온도, 2~ 10분 정도의 시간에서 수행하는 것이 바람직하다.
상기 제2 습식식각공정은 HNO3와 수용액이 1: 1/6 또는 1: 1/9 중 어느 하나의 비율로 혼합된 식각액으로, 140~ 180℃ 정도의 배스온도, 10~ 60분 정도의 시간에서 수행하는 것이 바람직하다.
상기 제3 습식식각공정은 HF와 DI워터가 200: 1 , 19: 1 , 500: 1 또는 600: 1 중 어느 하나의 비율로 혼합된 식각액으로, 10~ 60분 정도의 시간에서 상온의 배스온도에서 수행하는 것이 바람직하다.
본 발명의 또 다른 사상은 금속배선이 매몰된 제1 층간절연막 상부에 제1 식각정지막, 제2 층간절연막 및 BARC막을 순차적으로 형성하는 단계, 상기 BARC막의 소정영역에 트렌치를 정의하는 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각마스크로 제2 층간절연막까지 식각하여 트렌치를 형성하는 단계, 상기 포토레지스트 패턴 및 BARC막을 제1 습식식각공정을 통해 제거하는 단계, 상기 제2 층간절연막을 식각마스크로 제1 식각정지막을 제2 습식식각공정을 통해 식각하는 단계 및 상기 결과물 전면에 제3 습식식각공정을 통해 세정하는 단계를 포함한다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 따라서 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다 라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
도 1 내지 도 3은 본 발명의 바람직한 제1 실시예인 반도체소자의 금속배선 형성방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 구리금속배선(12)이 매몰된 제1 층간 절연막(10)상에 제1 식각 정지막(14), 제2 층간 절연막(16) 및 제1 BARC막(18)을 순차적으로 형성한다. 상기 BARC막(18)의 소정영역에 제1 포토레지스트 패턴(PR1)을 형성한 후, 이를 식각마스크로 BARC막(18) 및 제2 층간절연막(16)에 식각공정을 수행하여, 비아홀(VH)을 형성한다.
도 2를 참조하면, 이 비아홀(VH)형성 후 남겨진 제1 포토레지스트 패턴(PR1) 및 제1 BARC막(18)을 제거하고, 비아홀 형성 공정시 발생한 잔류물을 제거하기 위한 제1 습식식각공정을 수행한다. 이 제1 습식식각공정은 황산(H2SO4)/과수(H2O2)/수(H2O)가 소정비율로 혼합된 식각액을 사용하여 수행한다. 이때 황산: 과수: 수가 2: 1: 1 또는 4: 1: 1 또는 6: 1: 1의 비율로 혼합되는 것이 바람직하다. 또한, 제1 습식식각공정은 100~ 140℃정도의 배스(Bath)온도, 2~ 10분 정도의 시간에서 수행하는 것이 바람직하다. 패터닝된 제2 층간절연막(16)을 식각마스크로 제1 식각정지막(14)을 식각하는 제2 습식식각공정을 수행한다. 이 제2 습식식각공정은 HNO3수용액을 식각액으로 사용하여 수행한다. 이때 HNO3와 수용액이 1: 1/6 또는 1: 1/9의 비율로 혼합되는 것이 바람직하다 또한, 제2 습식식각공정은 140~ 180℃ 정도의 배스온도, 10~ 60분 정도의 시간에서 수행하는 것이 바람직하다. 상기 제1 식각정지막의 하부 즉, 구리금속배선(12)의 상부가 상기 식각공정도중 표면이 산화되는 것을 방지하기 위해 상기 결과물에 제3 습식식각공정을 수행한다. 상기 제3 습식식각공정은 HF와 DI(De-ioned) 워터가 소정비율로 혼합된 습식식각액을 사용하여 수행한다. 이때, HF와 DI워터는 200: 1 또는 19: 1 또는 500: 1 또는 600: 1의 비율로 혼합되는 것이 바람직하다. 또한 상기 제3 습식식각공정은 10~ 60분 정도의 시간에서 상온의 배스온도에서 수행하는 것이 바람직하다.
도 3을 참조하면, 제3 습식식각공정이 완료된 비아홀(VH)에 구리시드층을 형성한 후 전기도금방식을 통해 구리금속이 매립된 비아홀(V)을 형성하여 본 공정을 완료한다.
도 4 내지 도 6은 본 발명의 바람직한 제2 실시예인 반도체소자의 금속배선 형성방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 구리금속배선(12)이 매몰된 제1 층간 절연막(10)상에 제1 식각 정지막(14), 제2 층간 절연막(16), 제2 식각 정지막(20)및 제3 층간 절연막(22)을 순차적으로 형성한다. 제3 층간절연막(22)의 소정영역에 제2 포토레지스트 패턴(미도시)을 형성한 후 이를 식각마스크로 구리금속배선(12)이 노출될 때까지 식각공정을 수행하여 비아홀(VH)을 형성한다. 제2 포토레지스트 패턴(미도시)을 제거한 후 상기 결과물 상에 제2 BARC막(24)을 형성하고, 이 제2 BARC막(24)의 소정영역에 제3 포토레지스트 패턴(PR2)을 형성한 후 이를 식각 마스크로 제2 식각 정지막(20)까지 식각공정을 수행하여 금속배선 트렌치(MT)를 형성한다. 이때, 제2 BARC막(24)은 비아홀(VH)의 바닥에만 잔존하고 있다.
도 5를 참조하면, 이 비아홀(VH) 및 금속배선 트렌치(MT)형성 후 남겨진 제3 포토레지스트 패턴(PR2) 및 제2 BARC막(24)을 제거하고, 비아홀(VH) 및 금속배선 트렌치(MT)형성 공정시 발생한 잔류물을 제거하기 위한 제1 습식식각공정을 수행한다. 이 제1 습식식각공정은 황산(H2SO4)/과수(H2O2)/수(H2O)가 소정비율로 혼합된 식각액을 사용하여 수행한다. 이때 황산: 과수가 2: 1: 1 또는 4: 1: 1 또는 6: 1: 1의 비율로 혼합되는 것이 바람직하다. 또한, 제1 습식식각공정은 100~ 140℃정도의 배스(Bath)온도, 2~ 10분 정도의 시간에서 수행하는 것이 바람직하다. 패터닝된 제3 층간절연막(22)을 식각마스크로 제1 식각정지막(14)을 식각하는 제2 습식식각공정을 수행한다. 이 제2 습식식각공정은 HNO3수용액을 식각액으로 사용하여 수행한다. 이때 HNO3와 수용액이 1: 1/6 또는 1: 1/9의 비율로 혼합되는 것이 바람직하다 또한, 제2 식각공정은 140~ 180℃ 정도의 배스온도, 10~ 60분 정도의 시간에서 수행하는 것이 바람직하다. 상기 제1 식각정지막(14)의 하부 즉, 구리금속배선(12)의 상부가 상기 식각공정도중 표면이 산화되는 것을 방지하기 위해 상기 결과물에 제3 습식식각공정을 수행한다. 상기 제3 습식식각공정은 HF와 DI워터가 소정비율로 혼합된 습식식각액을 사용하여 수행한다. 이때, HF와 DI워터는 200: 1 또는 19: 1 또는 500: 1 또는 600: 1의 비율로 혼합되는 것이 바람직하다. 또한 상기 제3 습식식각공정은 10~ 60분 정도의 시간에서 상온의 배스온도에서 수행하는 것이 바람직하다.
도 6을 참조하면, 제3 습식식각공정이 완료된 패터닝된 비아홀(VH) 및 금속배선 트렌치(MT)에 구리시드층을 형성한 후 전기도금방식을 통해 구리금속이 매립 된 비아(V) 및 금속배선(M)을 형성함으로써 본 공정을 완료한다.
본 발명에 의하면, 포토레지스트 패턴, BARC막 및 식각정지막을 습식식각공정을 통해 제거함으로써, 상기 공정시 발생하는 폴리머의 양을 감소시킬 수 있다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 포토레지스트 패턴, BARC막 및 식각정지막을 습식식각공정을 통해 제거함으로써, 비아홀 및 금속배선트렌치를 형성을 위한 공정시 발생하는 폴리머의 양을 감소시킬 수 있는 효과가 있다.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.

Claims (5)

  1. 금속배선이 매몰된 제1 층간절연막 상부에 제1 식각정지막, 제2 층간절연막, 제2 식각정지막 및 제3 층간절연막을 순차적으로 형성하는 단계;
    상기 제3 층간절연막의 소정영역에 비아홀을 정의하는 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 식각마스크로 상기 금속배선이 노출될 때까지 식각하여 비아홀을 형성한 후 상기 제1 포토레지스트 패턴을 제거하는 단계;
    상기 결과물 상에 BARC막을 형성하고, 상기 BARC막의 다른 소정영역에 금속배선을 정의하는 제2 포토레지스트 패턴을 형성하는 단계;
    상기 제2 포토레지스트 패턴을 식각마스크로 제2 식각정지막까지 식각하여 금속배선 트렌치를 형성한 후 상기 제2 포토레지스트 패턴 및 BARC막을 제1 습식식각공정을 통해 제거하는 단계;
    상기 제2 층간절연막을 식각마스크로 제1 식각정지막을 제2 습식식각공정을 통해 식각하는 단계; 및
    상기 결과물 전면에 제3 습식식각공정을 통해 세정하는 단계를 포함하는 반도체소자의 금속배선 형성방법.
  2. 제1 항에 있어서, 상기 제1 습식식각공정은
    황산(H2SO4)/과수(H2O2)/수(H2O)가 2: 1: 1 , 4: 1: 1 또는 6: 1: 1 중 어느 하나의 비율로 혼합된 식각액으로, 100~ 140℃ 정도의 배스(Bath)온도, 2~ 10분 정도의 시간에서 수행하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 제1 항에 있어서, 상기 제2 습식식각공정은
    HNO3와 수용액이 1: 1/6 또는 1: 1/9 중 어느 하나의 비율로 혼합된 식각액으로, 140~ 180℃ 정도의 배스온도, 10~ 60분 정도의 시간에서 수행하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  4. 제1 항에 있어서, 상기 제3 습식식각공정은
    HF와 DI워터가 200: 1 , 19: 1 , 500: 1 또는 600: 1 중 어느 하나의 비율로 혼합된 식각액으로, 10~ 60분 정도의 시간에서 상온의 배스온도에서 수행하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 금속배선이 매몰된 제1 층간절연막 상부에 제1 식각정지막, 제2 층간절연막 및 BARC막을 순차적으로 형성하는 단계;
    상기 BARC막의 소정영역에 트렌치를 정의하는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 제2 층간절연막까지 식각하여 트렌치를 형성하는 단계;
    상기 포토레지스트 패턴 및 BARC막을 제1 습식식각공정을 통해 제거하는 단계;
    상기 제2 층간절연막을 식각마스크로 제1 식각정지막을 제2 습식식각공정을 통해 식각하는 단계; 및
    상기 결과물 전면에 제3 습식식각공정을 통해 세정하는 단계를 포함하는 반도체소자의 금속배선 형성방법.
KR1020030049469A 2003-07-18 2003-07-18 반도체 소자의 금속배선 형성방법 KR100542388B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030049469A KR100542388B1 (ko) 2003-07-18 2003-07-18 반도체 소자의 금속배선 형성방법
JP2003411498A JP4394430B2 (ja) 2003-07-18 2003-12-10 半導体素子の金属配線の形成方法
US10/731,480 US7037822B2 (en) 2003-07-18 2003-12-10 Method of forming metal line in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030049469A KR100542388B1 (ko) 2003-07-18 2003-07-18 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20050009941A KR20050009941A (ko) 2005-01-26
KR100542388B1 true KR100542388B1 (ko) 2006-01-11

Family

ID=34056915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030049469A KR100542388B1 (ko) 2003-07-18 2003-07-18 반도체 소자의 금속배선 형성방법

Country Status (3)

Country Link
US (1) US7037822B2 (ko)
JP (1) JP4394430B2 (ko)
KR (1) KR100542388B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521050B1 (ko) * 2003-12-30 2005-10-11 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
KR100652062B1 (ko) 2005-06-30 2006-12-01 엘지.필립스 엘시디 주식회사 인쇄판의 제조방법
US20070048991A1 (en) * 2005-08-23 2007-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Copper interconnect structures and fabrication method thereof
US20070218681A1 (en) * 2006-03-16 2007-09-20 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
KR100871751B1 (ko) * 2007-08-16 2008-12-05 주식회사 동부하이텍 이중 패터닝을 이용한 미세 패턴 형성방법
DE102007052048A1 (de) * 2007-10-31 2009-05-14 Advanced Micro Devices, Inc., Sunnyvale Doppelintegrationsschema für Metallschicht mit geringem Widerstand
KR20090068730A (ko) * 2007-12-24 2009-06-29 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
JP2013030582A (ja) 2011-07-28 2013-02-07 Elpida Memory Inc 半導体装置の製造方法
CN103515222A (zh) * 2012-06-25 2014-01-15 中芯国际集成电路制造(上海)有限公司 顶层金属层沟槽的刻蚀方法
JP6131689B2 (ja) * 2013-04-16 2017-05-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
WO2016122582A1 (en) * 2015-01-30 2016-08-04 Hewlett Packard Enterprise Development Lp Relationship preserving projection of digital objects
CN106128939B (zh) * 2016-08-01 2018-10-26 上海华虹宏力半导体制造有限公司 处理异常mim电容介质层的方法
CN111128865A (zh) * 2019-12-18 2020-05-08 华虹半导体(无锡)有限公司 大马士革互连制程工艺
US11854868B2 (en) * 2021-03-30 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Scalable patterning through layer expansion process and resulting structures
CN113113295B (zh) * 2021-04-06 2023-03-28 中山大学 一种片上硫系材料填充结构的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071814A (en) * 1998-09-28 2000-06-06 Taiwan Semiconductor Manufacturing Company Selective electroplating of copper for damascene process
US6323121B1 (en) * 2000-05-12 2001-11-27 Taiwan Semiconductor Manufacturing Company Fully dry post-via-etch cleaning method for a damascene process
TW447021B (en) * 2000-06-19 2001-07-21 United Microelectronics Corp Method for preventing photoresist residue in a dual damascene process
US6319809B1 (en) * 2000-07-12 2001-11-20 Taiwan Semiconductor Manfacturing Company Method to reduce via poison in low-k Cu dual damascene by UV-treatment
KR100443084B1 (ko) * 2001-09-21 2004-08-04 삼성전자주식회사 구리 금속막의 연마 방법, 연마장치 및 구리 금속 배선형성 방법
US7109119B2 (en) * 2002-10-31 2006-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Scum solution for chemically amplified resist patterning in cu/low k dual damascene
US7119006B2 (en) * 2002-11-26 2006-10-10 Texas Instruments Incorporated Via formation for damascene metal conductors in an integrated circuit
US7214609B2 (en) * 2002-12-05 2007-05-08 Texas Instruments Incorporated Methods for forming single damascene via or trench cavities and for forming dual damascene via cavities

Also Published As

Publication number Publication date
JP2005039180A (ja) 2005-02-10
JP4394430B2 (ja) 2010-01-06
US20050014384A1 (en) 2005-01-20
US7037822B2 (en) 2006-05-02
KR20050009941A (ko) 2005-01-26

Similar Documents

Publication Publication Date Title
KR100542388B1 (ko) 반도체 소자의 금속배선 형성방법
JP2003282710A (ja) ＳｉＣのエッチング速度と選択性を制御してバイアとトレンチを形成する方法
KR100641506B1 (ko) 반도체 소자 세정 방법
US6479884B2 (en) Interim oxidation of silsesquioxane dielectric for dual damascene process
JP4963815B2 (ja) 洗浄方法および半導体装置の製造方法
US6511916B1 (en) Method for removing the photoresist layer in the damascene process
US20030082905A1 (en) Method for forming a uniform damascene profile
US7452802B2 (en) Method of forming metal wiring for high voltage element
KR100580794B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR100707589B1 (ko) 구리 배선 형성 후의 세정방법
KR100192173B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100571406B1 (ko) 반도체 소자의 금속배선 제조 방법
KR100755126B1 (ko) 반도체소자의 구리배선 형성 방법
KR100824892B1 (ko) 반도체 장치 제조 방법
WO2008090418A1 (en) Liquid cleaning composition and method for cleaning semiconductor devices
KR100613356B1 (ko) 구리 배선층을 갖는 반도체 소자 및 그 제조 방법
KR100406587B1 (ko) 반도체 소자의 제조방법
KR100475532B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2678049B2 (ja) 半導体装置の洗浄方法
US20070227555A1 (en) Method to manipulate post metal etch/side wall residue
KR100600236B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100198640B1 (ko) 폴리머 제거방법
KR100638976B1 (ko) 반도체 소자의 구리배선 형성방법
KR20050010166A (ko) 반도체소자의 금속배선 형성방법
JP2003124310A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee