TWI247354B - Insulating layer, semiconductor device and methods for fabricating the same - Google Patents

Insulating layer, semiconductor device and methods for fabricating the same Download PDF

Info

Publication number
TWI247354B
TWI247354B TW090100627A TW90100627A TWI247354B TW I247354 B TWI247354 B TW I247354B TW 090100627 A TW090100627 A TW 090100627A TW 90100627 A TW90100627 A TW 90100627A TW I247354 B TWI247354 B TW I247354B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
substrate
bpsg
boron
Prior art date
Application number
TW090100627A
Other languages
English (en)
Inventor
Jin-Ho Jeon
Byoung-Deog Choi
Jong-Seung Yi
Tae-Wook Seo
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TWI247354B publication Critical patent/TWI247354B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

五、發明說明（l) 發明背景 1. 技術領域
本發明係關於_絕緣層愈一半壯 法’而且更為特別的是關係到—衣置以及其之製造方 層之一絕緣層與一半導體 蝴破矽酸鹽破璃BPSG 像是最有效能的硼B盥^ ^f其之製造方法以便控制 2. 相關技藝說明—P寺添加物的量。 半導體裝置伴隨著像是電 快速的進步，特別是此種進步需貧，媒介最近已有 度工作，而且同時要呈一 冷體裝置以高作業速 此的需求，具有一拎^隹二σ的儲存能力，為了滿足如 導體裝置乃在開發之中了』=j，信賴度與反應速度的半 程度之-重要技術，於是# ^改良半導體裝置的集積 製造技術乃擁有一重絕緣層與-導電層之-層 用於形成一層之該製生枯 理蒸氣沉積法以及—化^ t ^ 一 可加以分類成為一物 中，化學蒸氣沉積法位Γ二、積以上的沉積技術 昱包括f ^ /糸為一種提供氣體來源的製造技術， κη—目標材料之-元素以及在-底材之 t層於該底材之ί错由加熱遠底材以起動化學反應而形 :導版裝置之間取一動態隨機存取記憶體。讀作為-，二田、1 6百萬位疋的附从與一64百萬位元的DR AM已被’ '而取近亦已進入~ 2 5 6百萬位^的DRAM晶體的量產以 及關於一兆位元DRAM之量產的研究。 1247354 五、發明說明（2) 此對於形成用來製造一半導體 一 的要求變得#m 4』 的層之處理技術 必須加以开4 ί 絕緣層或導電層之該層 (〇 15微/Λ 多層構造-’而那些層必須以一細微模式 形成為具有细捭煜4 η±田#你+ 田那些層係加以 僅影塑4 作成細微模式的製程特性不 ,：2奴形成細微模式之一層，亦會影響該層之下已 成ί:日:：以及欲加以形成於該層上之-上|，所以形 制:!的物理與化學特性應根據已形成該層之前 之後的製程特性詳盡地加以考量。 (Λ層/l’;/SG層（於一氧化材料内接入麟）或一 bpsg層 Λ—Λ 推入棚）主要係被選擇作為一絕緣層以便 Λ或電氣式地切斷一金屬線，其主要乃由於該優 越的PSG層或BPSG層的覆蓋步驟，其亦在反應作為抵㈣ 軋的擴散壁時吸收鹼料，而且可以很容易地在低溫下執 行形成該層的製程。 然而因上述的層在加以形成且具有足夠流動性後於回流 那些層時作用如擴散壁，該層亦作業如一媒介用以將溼氣 通過那些層之下，因此於一案例（此處可為溼氣所損壞之 一材料所組成的一層或由矽所作成存於其下之底材）中， 此舉可造成嚴重的問題’因此在形成該層時，必須考量一 最小化溼氣影響的方法。 ' 用於形成具有PSG層或BPSG層之該絕緣層的實施例係在 美國專利號碼4，668,973(由道森（j)aws〇n)與其他的人所提 出）’已公開的日本專利號石馬H e i 1 - 1 2 2 1 3 9，已公開的曰
第6頁 1247354 _____ 五、發明說明⑶ 一 ' 本專利號碼Sh〇 5 9 -2294 5以及亦在已公開的日本專利號碼 ei 8-17926中加以揭露。 根據f述的美國專利號碼4, 66 8, 973，該PSG層係在底材 上形成氮化矽層後藉由加入約7%或更少的磷至氮化矽層所 ，成’因此即令已回流PSG層時，該氮化矽層亦可防止澄 氣穿透底材，此外即令在PSG層處形成一視窗，因該底材 不為該氮化矽層所直接曝露，故該底材可以免於氧化。 $根據前述已公開的日本專利號碼sh〇 5 9 —222 9 45中的揭 路’ 一氮化矽層係在底材上加以形成而接著在該氮化石夕層 上形成一BPSG層，所以即令已回流BPSG層時，該氮化矽層 亦可防止漫氣穿透底材，因此亦可避免底材因直接曝露= 氧化。 根據前述已公開的日本專利號碼H e i 1 —丨2 2丨3 9中的揭 露’一氮化矽層係連續地在底材與一閘極電極上加以形成 而其後形成含有硼之一 P S G層，因此即令已回流b p s G層 時，該氮化矽層亦可防止溼氣穿透底材或閘極電極。 根據前述已公開的日本專利號碼H e i 8 - 1 7 9 2 6中的揭 露，一氧化矽層係在一多晶矽層上加以形成，接著在該氧 化矽層上形成BPSG層，因此即令已回流BPSG層時，該氧化 矽層亦可防止溼氣穿透多晶矽層或底材。 以此方式於形成包括PSG層或BPSG層之該絕緣層時，由 溼氣所造成的影響可以藉由在氮化石夕層上形成PSG層或 BPSG層加以最小化，該氮化矽層亦可藉由蝕刻絕緣層的某 些部份以形成具有視窗之一絕緣層模式來防止下層或底材
1247354
用於製造由微小視窗或閉極電極 域與凹下區域之一半導體裝置的方 二f上 置用於充分地充電絕緣層（其具有進入 c周王地考 閣極電極之㈣層）的特性，因此要執=凹下區域或 石夕酸鹽（TE0S)，一三乙基石朋酸鹽（m)，正 (TEPO)，氧氣與一臭氧之化學蒸氣沉積法。—乙基鹽 fiii般：在形成氮化石夕層後藉由在形成氮化石夕層後於 *透鱼：上形成BPSG’，以便形成用卩防止底材為溼氣所 牙透與蝕刻所損壞以及具有充電特性的絕緣層。 -斤 =SG層係以後續方式加以形成，首先藉：使用氧氣來 /肴用於使BPSG層亦於形成的氧化環境，在使用四乙美 :酸鹽與氧氣而由氮化矽層所組成之蝕刻停止層上形：— 弟一種晶層，藉由使用三乙基硼酸鹽，三乙基磷酸鹽，四 乙基，矽酸鹽以及氧氣將一第二種晶層形成於第一種晶層 上忒第一種晶層與第二種晶層有助於決定加入BpSG層内 之硼與磷的量，隨後藉由使用三乙基硼酸鹽，三乙基磷酸 ，’四乙基正矽酸鹽以及臭氧將該BPSG層加以形成於包括 第種晶層與第二種晶層的钱刻停止層上，此時因使用三 ^基碟酸鹽來形成第二種晶層，故該BpSG層係以相當量的 %加以形成’因此其可確保在後續的回流中有足夠的流動 14 ’所以邊B P S G層可以容易地加以充電進入凹下區域。 接著該BPSG層已以氮氣加以回流以便均勻地形成抑％層 的表面並且同時充分地充電上昇區域與凹下區域間具有絕
五、發明說明（5) 緣層的凹下區域。 然而因該BPSG層已以氮氣加以回流，故該BpSG層未完全 充電進入凹下區域而通常會產生一空洞。 因此最近使用氧氣與氫氣代替氮氣來回流BpSG層以便最 小化空洞的產生。 J而垓BPSG層已以氧氣與氫氣來加以回流，層之下 2蝕刻仔止層的厚度係加以降低，其乃因為藉由三乙基磷 =(其決定了磷的量）與氧及氫氣的化學反應所造成的磷 .欠（HsP〇4)於回流時蝕刻該蝕刻停止層所致。 ^據以一發射電子顯微鏡（TEM)觀測回流前後的蝕刻停 約；Λ分析結&，該蝕刻停止層的厚度在回流後減少 =30/八，根據以一螺旋電子光譜儀（aes)觀測蝕刻停止層厚 ^〇 WV纟。果，包刻停>止層的氧化材料已較回流增加 低、：。可確疋舌亥姓刻停止層的厚度為回流製程所降 低亚因而進行氧化。 停止層在㈣層受到钱刻以便在回 二層時無法適當地控㈣刻製程，所4 =下的底材，或是該底材自己也受到飯 保閉極電極間的一個肩部邊緣。心故不-充分確 而非含有相對多量碟之 PSG層的一個案例中，該BpsG層未被充電進入凹下區内 因為不能確保足夠的流動性來產生空洞，亦、因含有相對
第9頁 1247354 ------— 五、發明說明（6) 多里硼之BPSG層具有等向的蝕刻特性，當蝕刻該BpSG層以 便形成視窗時，會形成較一預定重要尺寸⑶為大的視窗， 因此在用於充電視窗的下一製程中，該視窗的内部未被充 分充電而且空洞產生，也就是說就算形成較一預定重要尺 寸CD為大的視窗，充電該視窗之充電製程亦係基於預定重 寸CD來加以執行，所以當用於充電該視窗之層係為金 屬製成時，該空洞會造成橋接。 如以上說明者般，因未控制加至該BpSG層的磷盥硼量， ==下的蝕刻停止層的厚度降低或該蝕刻停止層具有等向 2性，因此由於蝕刻停止層的厚度降低或蝕刻特性的劣 化；故所製的半導體裝置的可靠度亦惡化。 鳘J月摘要 " 之因二t Ϊ明之一目的在於提供包括可最佳化硼與磷的量 之:B P S G層之-絕緣層而同時在特性上沒有改變。 量之-:目的在於提供形成包括可最佳化硼與磷的 =BPSG層之—絕緣層而同時在特性上沒有改變的方 铲目的在於提供—個半導體裝置，該半導體 層而同時在特性上沒有改變。卯SG層所組成之一絕緣 本發明之又一目的在於提供 —方法，該半導體裝置包括可最^ /成一個半導體裝置之 層所組成之-絕緣層而同時：；；，則的量之-腿 為了達到本發明的前述：：特有改變。 1247354 五、發明說明（7) 件中，該半導體裝置之一絕緣層包含一BPSG層，其中將約 5. 25〜5. 75%重量的硼以及約2. 75〜4. 25%重量的磷加入至四 乙基正矽酸鹽。 為了達到本發明的前述目的，用於形成一絕緣層之一方 法包含以下步驟：準備一氧化環境以便藉由使用一氧氣形 成該絕緣層於一底材上；形成一第一種晶層以便藉由使用 一四乙基正矽酸鹽與氧氣形成該絕緣層於該底材上；形成 一第二種晶層以便形成該絕層，其可藉由使用三乙基硼酸 鹽，四乙基正矽酸鹽以及氧氣來控制被加至該第一種晶層 的硼量；形成一BPSG層，其可藉由使用三乙基硼酸鹽，三 乙基磷酸鹽，四乙基正矽酸鹽以及氧氣來控制被加至具有 該第一種晶層與第二種晶層的底材内之硼與磷的量。 該絕緣層可用以下方式加以形成，於準備氧化環境之 後，該第一種晶層係藉由提供約1比5. 4至1比5. 8的混合比 之四乙基正矽酸鹽以及氧氣來加以形成，而該第二種晶層 係藉由提供約1比0. 2至0. 3 : 5. 4至5. 8的混合比之四乙基正 矽酸鹽，三乙基硼酸鹽以及氧氣來加以形成，其次該BPSG 層係藉由提供約1比0 · 2至0. 3比0 · 0 9至0 · 1 2比5 · 4至5. 8的 混合比之四乙基正矽酸鹽，三乙基硼酸鹽，三乙基磷酸鹽 以及臭氧來加以形成，此時絕緣層係藉由以大約1比1. 8至 2. 2的混合比的氦氣與氮氣所準備的一個減壓環境（接近一 真空環境）下加以形成。 於該絕緣層上，由一氮化矽層所組成之一蝕刻停止層係 加以形成以便在蝕刻該絕緣層時防止該底材因蝕刻而發生
第11頁 1247354 .. 五、發明說明（8) 損害。 以氦氣與氧氣流回該絕緣層以便均勻地形成該絕緣層之 表面並且同時地充電處於該底材表面處之上昇區域與凹下 區域間的凹下區域。 即令該絕緣層已藉由氦氣與氧氣加以流回，該蝕刻停止 層防止li刻停止層發生損害，所以可以降低一等向的鞋刻 特性’其結果是該凹下區域可以充分地加以充電而同時該 絕緣層可用一非等向性餘刻加以|虫刻，因此具有BpSG之該 絕緣層可以適當地加以採用而用以形成一自我對正接點與 一細微模式。 為了達成本發明前述目的，一半導體裝置包含：一底 材’其具有一形成於該底材上部的閘極電極，一源極與一 >及極形成於該閘極電極的兩側之一下部處；以及一絕緣層 係持續地於該底材與該閘極電極之上加以形成，其加入約 5· 25〜5· 75%重量的硼以及約2· 75〜4· 25%重量的磷。 該底材包括用於防止底材因蝕刻而發生損害之一蝕刻停 止層，而其中該絕緣層包括藉由將硼與磷加至一四乙基正 矽酸鹽所形成之一BPSG層。 為了達成本發明前述目的，一方法用於製造一半導體裝 置’該方法包含以下步驟：於一底材上形成一蝕刻停止層 用於防止該底材因蝕刻而損害；於該蝕刻停土層（其被加 入約5. 2 5〜5 · 7 5 %重量的硼與約2 · 7 5〜4 · 2 5重量的磷）上形成 一絕緣層；流回該絕緣層以便均勻地形成該絕緣層之一表 面並且以該底材之上昇區域與凹下區域間的該絕緣層同時
第12頁 1247354
五、發明說明（9) 地充電凹下區域；以及蝕刻該絕緣層之一預定部彳八、 成具有視窗（其曝硌其下的姓刻停止層表面)'，一、便形 式。 J之一、、，巴緣層模 該底材具有上昇區域與凹下區域間，而該上昇區 域與 四 下區域間係藉由閘極電極與具有視窗的模式加以步A 該蝕刻停止層係藉由氮化矽加以形成為具有約^成 1 40埃範圍的厚度而該絕緣層係加以形成為具有位至約 9 0 0 0至1 0 0 0 0埃範圍内的一個厚度，此時該钱刻停$約 絕緣層係藉由一化學蒸氣沉積法加以形成。 層與 所以該凹下區域可以充分地加以充電而同時該絕 用一非等向性蝕刻加以蝕刻，藉由最有效率地控=^層可 的磷與硼的量，即令具有BPSG層之該絕緣層已:以入 該蝕刻停止層亦可防止底材發生損害，並^降低等::蝕 刻特性。 因此具有BPSG層之該絕緣層可以適當地加以採用而用以 形成需要0· 1 5微米或更小之設計規範的自我對正接點或用 於形成細微模式。 ’ 簡單圖形說.明 f發明的以丨目的與優點藉由參照 更為顯著，其中·· f i叩又行 本圖= =舉例說明卜方法用於形賴 ίχ仏具肢貫例的一個絕緣層； 圖2係為一結構圖甚苜千了 ^ ^ ^ 口頌不了用於形成根據本發明之一較佳 具肢K例之一絕緣層的一個設備；
第13頁 1247354 五、發明說明（10) 、圖3係為一結構圖敘述了圖2中所顯示的反應氣體的一個 混合程序； 圖4係為一圖將各別步驟中於形成本發明的一個絕緣層 之一製程中所使用的材料加以分類； 圖5與6係為圖形顯示了根據所加入的硼與磷量，因流回 所造成蝕刻停止層的厚度改變；以及 圖7 A至圖7 E係為剖面圖敘述了用於製造如本發明之一較 佳具體實例之半導體裝置的方法。 邀實例說明 忒較佳具體實例說明之一敘述將參照附圖詳細地加以提 供於下。 圖1 A至圖1 f係為剖面圖舉例說明了 一方法用於形成根據 本發明之一較佳具體實例的一個絕緣層。 苓妝圖1 A ’ 一蝕刻停止層1 2係於一底材1 〇上加以形成， 該蝕刻停止層1 2係藉由一化學蒸氣沉積法使用/氮化矽加 以形成’因此當蝕刻一形成於該底材1 0上之絕緣層時，該 1虫刻停止層12避免底材10因蝕刻而損壞且同時避免底材10 因曝露而氧化，該蝕刻停止層1 2亦避免回流絕緣層時所產 生的渥氣經過作為溼氣傳送介質之絕緣層而穿入底材1 〇。 此後加入硼與磷而包括一BPSG層之該絕緣層係於蝕刻停 止層1 2上加以形成，該絕緣層係藉由執行一化學蒸氣沉積 法加以執行。 圖2係為一結構圖顯示了用於形成根據本發明之一較佳 具體貫例之一絕緣層的一個設備。
r 1247354 五、發明說明（11) 參照圖2，配備有一平台2 〇 〇以便將一底材3 〇置放於其 上’形成該絕緣層時，於該平台2 〇 〇上安裝加熱底材3 〇的 元件’亦於該平台2〇〇上排列有用於將底材3〇上下舉起之 元件’並且在形成該絕緣層時，藉由該元件將底材3 0上下 舉起’此時因為該底材3 〇的舉起作業影響了絕緣層的均勻 性’舉起作業的間隔必須在分別的步驟下加以控制，而在 各步驟下用於供應反應氣體之氣體供應線21〇a與21 〇b以及 用於將經由氣體供應線2 10a與21 Ob所供應的反應氣體混合 之一氣體混合箱2 2 0亦係加以配置於具有平台2 〇 〇 (其上置 有底材30)之一室2〇内。 圖3係為一結構圖敘述了圖2中所顯示的反應氣體的一個 混合程序。 參照圖3，連接至氣體 220係於圖3中加以顯示， 混合箱2 2 0内並於該氣體 供應進入室2 0内。 供應線2 10a與2 10b之氣體混合箱 該反應氣體係加以供應進入氣體 混合箱2 2 0内加以混合，然後加以 平板230，用於岣勻地提供經由氣體混合箱22〇供 室20内的底材= 〜主 — 上之反應氣體，係加以安裝於其中，於該 板的整個平面内形成田认况 σχ 妯將ίι騁供/¾ $二成應氣體的孔並且經由該孔均勻 地將乳體供應至底材3 〇。 使用包括5亥室的/+£. LTi hit τ=3 .^ ^ ^ 们叹備之絶緣層係如下加以形成。 蒼 fl?、圖 1 B，將盆 L TT y I.' Λ. 2〇内時，供應氧刻停止層12之底㈣移入室 便使底材!。的周遭：η:供應約4,5〇°⑽的氧氣以 k處於一虱化環境1 3下，此時藉由連接至
第15頁 1247354
五、發明說明（12) 該室2 0的幫浦元件將該室的内部抽真空以便於其中形成一 環境（其係為接近一種真空環境，故此後僅加以參照為— 真空環境），而該環境乃備有約2, 〇〇〇 sccm的氦氣以及約 4, 0 0 0 seem的氮氣，加熱該底材時該平台2〇〇保持於約攝 氏480度，平台2 0 0與一平板23〇間的間隔保持約6〇〇密耳 (m i 1 s ) (1 m i 1 = 2 5微米），準備如此的氧化環境丨3的目的在 於維持絕緣層的均勻性並將持續約2秒鐘。
參照圖1 C ’於準備該氧化環境丨3後，一第一種晶層丨4係 藉由一四乙基正矽酸鹽與一氧氣之使用來加以形成於蝕科 分止層1 2上，此時分別供應約8 〇 〇 s c c m與約4，5 〇 〇 s c c m的 四乙基正矽酸鹽與氧氣，持續地供應用於先前準備氧化環 境1 3所要的氧氣，並在其後供應四乙基正矽酸鹽，接著經 由氣體混合箱2 2 0加以混合並且經由該平板2 3 〇均勻地加以 供應於底材1 0上以便形成第一種晶層丨4，該室2 〇亦持續地 保持餘真空的環境下，該平台2 〇 〇在溫度均勻地保持於約 攝氏48 0度以及平台2〇〇與平板23 0間的間隔保持在·約4〇〇密 耳之下將底材1 〇加熱，形成該第一種晶層1 4的如此形成製 程係持續地加以執行約6 〇秒。
參照圖1 D，於形成第一種晶層1 4後藉由一三乙基硼酸 鹽’四乙基正矽酸鹽以及氧氣之使用將一第二種晶層丨6加 以形成於一第一種晶層1 4之上，此時供應約2 0 0 sc cm的三 乙基硼酸鹽，約8 〇 〇 s c c m的四乙基正矽酸鹽以及約4，5 0 0 seem的氧氣，持續地供應先前形成第一種晶層丨4所要的四 乙基正矽酸鹽，其後供應三乙基硼酸鹽，接著其經由氣體
第16頁 五、發明說明（13) 以混^ ^經由該平板230均勻地加以供應於 - 1便形成第二種晶層1 6，該平 旧 地保持於約攝氏48〇度之將底 ，脈度勺勾 ^ ^ 9 9 Π ^ ΛΛ ea 又又T將底材10加熱，此時平台20 0與 IΓΪΛ. ^ ^#^ ^310 ^ ^ ^ ^ ,4 16 的如此形成製程係持續地加以執行約23秒。 二巧一BPSG層的絕緣層時，該三乙基硼酸鹽係用為 1J f &、巴緣層的硼之素材，該三乙基硼酸鹽可在不產生 :殘遠物n兄下與四乙基正石夕酸鹽加以混合並且對熱安 一==:於形成第二種晶層16後藉由三乙基蝴酸鹽， =乙文鹽，四乙基正石夕酸鹽以及臭氧之使用將一具有 曰二R ?邑緣層18加以形成於包括第-種晶層“與第二種 :層=㈣停止層12之上，此時分別地供應約2〇〇 sccm 的二乙基硼酸鹽，約85 seem的三乙基磷酸鹽，約8〇〇 酸鹽以及約4,500 sccm的臭氧，持續地 " 刖，成弟一種晶層1 6所要的四乙基正矽酸鹽以及三 乙基硼其後並且供應三乙基磷酸鹽以及臭^，而不 再供應氧氣，接著其經由氣體混合箱22〇加以混合並且經 由該平板230均勻地加以供應於底材丨〇上以便形成絕緣層 18，該平台2 0 0在溫度均勻地保持於約攝氏48〇度之下將底 =1〇加熱，、此時平台200與平板2 3 0間的間隔保持在約31〇 密耳，形成該絕緣層1 8的如此形成製程係持續地加以執行 約1 6 0秒。 瓜成具有- BPSG層的絕緣層1 8時，該三乙基磷酸鹽係用 1247354 五、發明說明（15) 層的步驟。 二不等：：的蝕刻特性於蝕刻絕緣層ι 8以 視，模式時可以足夠地加以確保，故得：避匕 刻仔止曰的厚度降低而同時完全地充電，接著因被加至 具有BPSG層的絕緣層18的硼與磷的量係適當地加以控制， 故該:見窗的關鍵直徑得以形成為具有一預定的尺寸。 即藉由以約5· 5%重量的硼與約3 · 〇 %重量的磷且 祕層之絕緣層18，則可以將流回絕緣層18所造成的= _ ϊΐΓί”度減少加以最小化，並且可以足夠地確“ 電效應與不寻向性的餘刻特性。 ’、 本^明的發明者將其注意力集中在不改 絕緣層的特性下找出所加入的蝴與填量之最適層J 且已成功地找出最適合的條件。 〃亚 圖5與6係為圖形顯示了根據所加入的硼與磷 所造成蝕刻停止層的厚度改變。 U机回 爹照圖5，該圖形代表了回流該BpsG層後對於加 5· 5%，6. 0%與6· 5%重量的硼以及回應於各別 、' 約3.0%，3.5%與4.G%重量的鱗之姓刻停 ^二之 量測結果。 ㈢/予度減；之一 斤指示的圖形，於力…仏〇%重量的磷盘約 •。里的硼至BPSG層的案例中，該蝕刻停止層的 少約為10埃，於加入約3· 0%重量的磷與約6· 〇% ‘旦：又減 BPSG層的案例中，該蝕刻停止層的厚度減少約為二拄硼至 加入約3· 0%重量的磷與約6· 5%重量的硼至BpsG層的案例於
第19頁 1247354
中’該㈣停止層的厚度減少約為22埃。 5 所指示的圖形’於加入約3.5%重量的磷與約 5.5/重里的爛至bpsgjs的安办丨丄 少約為15埃，於加入=:中’該#刻停止層的厚度減 ηρςρ . . ^ y 、力入、·，勺3 · 5/0重量的磷與約6. 0%重量的硼至 力入二q、^列中，該蝕刻停止層的厚度減少約為25埃，於 中=量的磷與約6. 5%重量的棚則G層的案例' 中Hi騎止層的厚度減少約為35埃。 =由P所指示的圖形’於加入約 = 層的案例中，該崎止層的厚度減少：
層的荦例t f 0:4, °/°重量的磷與約6. °%重量的硼至BPSG 約4 停止層的厚度減少約為35埃，於加人 與約6.5%重量的蝴至觀層的案例中，該 蝕刻彳τ止層的厚度減少約為45埃。 3 nt照f6，該圖形代表了回流該BPSG層後對於加入約 約Μ 與4.0%重量的碟以及回應於各別鱗量所加入之 旦·」，.5%與4· 0%重量的硼之蝕刻停止層厚度減少 里剛結果。 f照由/7所指示的圖形，於加入約3 〇%
Bpqr :矣，於加入約3. 5%重量的磷與約5· 5%重量的硼至 «的案例中，該蝕刻停止層的厚度減少約為丨3埃，於 入約4· 〇%重量的磷與約6· 5%重量的硼至Bp 中失^虫刻停止層的厚度減少約為12埃。 勺木例 多如、由囚所指示的圖形，於加入約3 · 〇 %重量的磷與約
1247354 五、發明說明（17) 6-0%重量的硼至BPSG層的案例中，該蝕刻停止層的厚度減 )約為15埃，於加入約3· 5%重量的磷與約6· 〇%重量的硼至 BPSG層的案例中，該蝕刻停止層的厚度減少約為託埃，於 加入約4· 0%重1的磷與約6· 〇%重量的硼至BpsG層的案例 中’該蝕刻停止層的厚度減少約為3 5埃。 芩照由p所指示的圖形，於加入約3. 〇%重量的磷盥約 6. 5%重量的硼至BPSG層的案例中，該蝕刻停止層的厚度減 >=為22埃，於加入約3.5%重量的磷與約65%重量的硼至 BPSG層的案例中，該蝕刻停止層的厚度減少約為35埃，於 力口入約4. 0%重量的磷與約6. 5%重量的硼至Βρ%層的宰、 中，該蝕刻停止層的厚度減少約為4 5埃。 '、 根據該結果，加入約5. 5%重量的蝴時’該厚度 :加入的磷量所影冑’於設定5.5%重量的钩 ：： 石碎作為最適條件後形成絕緣層時，夺 i 里的 鹽之供應亦係受到控制。 决…的三乙基碟酸 因此具備BPSG層而其中其下之蝕刻停止居 過1 〇埃之一絕緣層可加以形成，曰又減^不超 電效應與-非等向的姓刻特性，形成具有-充 以採用來製造需0. 15微米或更小二=a可以積極地加 置，即可採用該絕緣層來形成自我二、則的半導體裝 成像是一中間金屬介電丨MD或— ·八、妾點並且用來形 緣層。 B s ;丨電IL β之一中層絕 用於在半導體裝置中形成自我 用例係如下述。 τ正接點之该絕緣層之應
1247354 五、發明說明（18) 圖7A至圖7E係為剖面圖备、+、7 m 佳具體實例之半導體用於製造如本發明之-較 之Πυ :電二曰體之閘極電極74係形成於-底材70 係藉由將二；沒極72,㈣ 加以形成。 化鎢（WS1)層以及藉由微影蝕刻 蒼知圖7B ’構成一氮化石々js夕 . ^ ^ ^7〇 ^ ^ ^ , 匕夕層之一蝕刻停止層76係依次地 化與t ϋ ” & 4 、 上加以形成，該氮化矽層係藉由 声Ρ:: 一二η么/以形成為具有約1 2 3 4 〇埃的厚度，該氮化矽 ，防，底材7:轻刻所損害並且防止底材7q因曝露而氧 ，且同犄阻止因回流所產生的溼氣穿入底材。 多照圖7C，具有形成約5.5%重量的硼與約3 〇%重量的磷 ^絕緣層78係於姓刻停止層76之上加以形成，該絕緣層包 BPSG層其係藉由加入用作硼素材之三乙基硼酸鹽與 用作磷素材之二乙基磷酸鹽至四乙基正矽酸鹽所形成，該 絕緣層係加以形成為具備約9，5 〇 〇埃的厚度。 為了形成具備BPSG層之絕緣層78，準備有一氧化環境環 繞底材70 ’其上形成蝕刻停止層76，此時供應約4, 〇
第22頁 1 ^Cm之氧氣以便準備該氧化環境，接著約4, 50 0 seem之氧 2 氣與約80 0 sccm的四乙基正矽酸鹽係順序供應以便在蝕刻 3 停止層上形成第一種晶層，其後約4, 5〇〇 seem之氧氣，約 4 800 seem的四乙基正矽酸鹽與約2〇〇 seem用作硼素材之三 乙基獨酸鹽係加以供應於此以便在第一種晶層上形成第二 1247354 五、發明說明（19) 種晶層，之後約80 0 sccm的四乙基正矽酸鹽，約85 sccm 用作硼素材之三乙基硼酸鹽以及約4,5〇〇 sccm的臭氧係 加以供應於此以便在具有第—種晶層與第二種晶的蝕刻停 止層上形成BPSG層。 該BPSG層係於一真空環境下加以形成，而該真空環境乃 準備有約2,0 0 0 sccm的氦氣以及約4,〇〇〇 的氮氣，此 時支撐底材的平台溫度保持於約攝氏48〇产。 =圖7D，該絕緣層78係藉由氫氣與^的使用在攝氏 約850度的溫度下加以回流，因此形成均勾地絕緣層以表 面而且同時在閘極電極74間將絕緣層78充分地充電。 =該絕緣層78係藉由具有約5· 5%重量的侧與約3· 〇%重量 、〜之BPSG層所形成’所以其下的氮化矽層76的厚度減少 :加以阻止至少於i 〇埃，，而且同時可達到足夠的—充電效 間的間隙充分 夠流動性的絕 那些閘極電極 類似視窗模式 正接觸加以形 δ玄視窗8 0係藉 其中X係為_ 該蝕刻係以 。近來於半導體裝置中因閘極電極所形成的 區間的間隙太過接近，故其難以將閘極電極 地充電’因此閘極電極間的間隙係以具備足 緣層加以充電，該昇高區與凹下區係受限於 所作成者，然而該昇高區與凹下區亦包括由 所形成的昇高區與凹下區。 多，、?、圖7 E ’該絕緣層7 8係藉由執行自我對 成作為具有視窗8 0之一絕緣層模式8 2，此時 由微影姓刻加以形成，而包括氟化碳（CFx)( 正數）之一蝕刻氣體係被用來蝕刻絕緣層78，
1247354 五、發明說明（20) 絕緣層78與其下之奇扎 ^ ' 闵盘兮-儿 氣化石夕層76之一選擇性屮方 ΚίΓ層76的厚度不因流回而《，： 形成， 二:地：：停止，胃自我對正 斤：該鞋刻亦可 二w，頸部限度亦可以充分地獲得確二乳=發層76加以執 ^用於充電視窗的下—步 =此在以金屬層 充分地加以充電。 兄固80可藉由金屬層 因此在半導體裝置的製程中，具有 的製程特性所影響之BPSG層的該絕緣；$之前及/或之後 制硼與磷的量來加以形成。 ㈢Γ以藉由有效地控 因此其下的蝕刻停止層的厚度減 使用氫氣與氧氣回流絕緣層時亦同—3加以最小化而即令 效應與非等向性蝕刻特性。 Τ ^以確保足夠的充電 當本發明已參照其之一特殊具俨每 敘述時，那些熟習該技藝者會明瞭二9特別地加以顯不與 專利範圍所定義之發明精神與範圍不離開由隨附的申請 與詳細内容上的改變於其中實現。下會有不同的形式上 第24頁 1247354 圖式簡單說明 第25頁

Claims (1)

1247354 修正 案號 90100627 六、申請專利範圍 具有C F X的蝕刻氣體加以蝕刻。 ΙΒί 第29頁 O:\67\67451-940909.ptc
TW090100627A 2000-06-15 2001-01-11 Insulating layer, semiconductor device and methods for fabricating the same TWI247354B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000032893A KR100340207B1 (ko) 2000-06-15 2000-06-15 절연막 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
TWI247354B true TWI247354B (en) 2006-01-11

Family

ID=19671966

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090100627A TWI247354B (en) 2000-06-15 2001-01-11 Insulating layer, semiconductor device and methods for fabricating the same

Country Status (4)

Country Link
US (2) US6569782B2 (zh)
JP (1) JP3616035B2 (zh)
KR (1) KR100340207B1 (zh)
TW (1) TWI247354B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109690736A (zh) * 2016-09-13 2019-04-26 应用材料公司 高压缩/拉伸的翘曲晶片上的厚钨硬掩模膜沉积

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6511924B2 (en) * 2001-04-20 2003-01-28 Applied Materials, Inc. Method of forming a silicon oxide layer on a substrate
US7638161B2 (en) * 2001-07-20 2009-12-29 Applied Materials, Inc. Method and apparatus for controlling dopant concentration during BPSG film deposition to reduce nitride consumption
US6800530B2 (en) * 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
KR100727456B1 (ko) * 2006-04-04 2007-06-13 주식회사 삼립전기 트랜스포머
JP6245723B2 (ja) * 2012-04-27 2017-12-13 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
KR20180129492A (ko) 2017-05-26 2018-12-05 삼성전자주식회사 포스파이트계 첨가제를 포함하는 리튬이차전지
WO2019043399A1 (en) * 2017-08-31 2019-03-07 Pilkington Group Limited CHEMICAL VAPOR DEPOSITION PROCESS FOR FORMING SILICON OXIDE COATING
JP7188264B2 (ja) * 2019-04-24 2022-12-13 株式会社デンソー 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4668973A (en) 1978-06-19 1987-05-26 Rca Corporation Semiconductor device passivated with phosphosilicate glass over silicon nitride
JPS5892580A (ja) 1981-11-30 1983-06-01 Mita Ind Co Ltd 静電記録装置
JPS59222945A (ja) 1983-06-02 1984-12-14 Matsushita Electronics Corp 半導体装置の製造方法
JPS621232A (ja) * 1985-06-26 1987-01-07 Matsushita Electronics Corp 絶縁膜の平坦化方法
JPH01122139A (ja) 1987-11-05 1989-05-15 Fujitsu Ltd 半導体装置
JPH0719779B2 (ja) * 1988-06-10 1995-03-06 日本電気株式会社 半導体装置の製造方法
JPH04164330A (ja) * 1990-09-25 1992-06-10 Nec Corp 半導体装置の製造方法
EP0497541A1 (en) 1991-01-28 1992-08-05 Kawasaki Steel Corporation Semiconductor device with a borophosphosilicate glass and method of manufacturing the same
US5474955A (en) * 1993-08-06 1995-12-12 Micron Technology, Inc. Method for optimizing thermal budgets in fabricating semconductors
JPH0817926A (ja) 1994-06-28 1996-01-19 Nippon Steel Corp 半導体装置の製造方法
TW275699B (en) * 1995-04-24 1996-05-11 Macronix Int Co Ltd Method of preparing and integrating polyspacer, barrier and BPSG composite
US20020197838A1 (en) * 1996-01-16 2002-12-26 Sailesh Chittipeddi Transistor fabrication method
KR100203134B1 (ko) * 1996-06-27 1999-06-15 김영환 반도체 소자의 층간절연막 평탄화방법
US5862057A (en) * 1996-09-06 1999-01-19 Applied Materials, Inc. Method and apparatus for tuning a process recipe to target dopant concentrations in a doped layer
US6114216A (en) * 1996-11-13 2000-09-05 Applied Materials, Inc. Methods for shallow trench isolation
US6159870A (en) * 1998-12-11 2000-12-12 International Business Machines Corporation Borophosphosilicate glass incorporated with fluorine for low thermal budget gap fill
US6261975B1 (en) * 1999-03-04 2001-07-17 Applied Materials, Inc. Method for depositing and planarizing fluorinated BPSG films
KR100343136B1 (ko) * 1999-03-18 2002-07-05 윤종용 이중 연마저지층을 이용한 화학기계적 연마방법
US6090725A (en) * 1999-08-30 2000-07-18 Mosel Vitelic Inc. Method for preventing bubble defects in BPSG film
US6261891B1 (en) * 2000-01-28 2001-07-17 United Microelectronics Corp. Method of forming a passivation layer of a DRAM
US6730619B2 (en) * 2000-06-15 2004-05-04 Samsung Electronics Co., Ltd. Method of manufacturing insulating layer and semiconductor device including insulating layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109690736A (zh) * 2016-09-13 2019-04-26 应用材料公司 高压缩/拉伸的翘曲晶片上的厚钨硬掩模膜沉积
CN109690736B (zh) * 2016-09-13 2023-05-12 应用材料公司 高压缩/拉伸的翘曲晶片上的厚钨硬掩模膜沉积

Also Published As

Publication number Publication date
JP3616035B2 (ja) 2005-02-02
KR20010112877A (ko) 2001-12-22
JP2002043314A (ja) 2002-02-08
US6569782B2 (en) 2003-05-27
KR100340207B1 (ko) 2002-06-12
US20020000644A1 (en) 2002-01-03
US20030199146A1 (en) 2003-10-23

Similar Documents

Publication Publication Date Title
TWI355032B (en) A method of forming an oxide layer
TWI373824B (en) Method of fabricating a silicon nitride stack
US7071107B2 (en) Method for manufacturing a semiconductor device
TWI282141B (en) Semiconductor device and manufacturing method thereof
US6614119B1 (en) Semiconductor device and method of fabricating the same
TWI299180B (zh)
TW484185B (en) Anisotropic nitride etch process with high selectivity to oxide and photoresist layers in a demascene etch scheme
US7589012B1 (en) Method for fabricating semiconductor memory device
TWI247354B (en) Insulating layer, semiconductor device and methods for fabricating the same
KR20070022325A (ko) 반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법
TW503481B (en) Method of forming a pre-metal dielectric film on a semiconductor substrate
US9111773B2 (en) Forming three dimensional isolation structures
US20210175075A1 (en) Oxygen radical assisted dielectric film densification
TWI295492B (en) Method for fabricating a trench capacitor, method for fabricating a memory cell, trench capacitor and memory cell
JP3733024B2 (ja) 酸化物の高選択性エッチング法
TWI279891B (en) Method of manufacturing a flash memory cell
US6982223B2 (en) Method of manufacturing a semiconductor device
US6337291B1 (en) Method of forming capacitor for semiconductor memory device
TW408359B (en) Semiconductor device and manufacture thereof
JPH08255770A (ja) 半導体装置の製造方法
TWI275160B (en) Method of manufacturing insulating layer and method of manufacturing semiconductor device
JPH0888321A (ja) 半導体装置の製造方法及び半導体装置の構造
TWI255004B (en) Method for forming interlayer insulation film
JPH06151416A (ja) 半導体装置及びその製造方法
JPH0456222A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees