KR100340207B1 - 절연막 및 그의 제조 방법 - Google Patents

절연막 및 그의 제조 방법 Download PDF

Info

Publication number
KR100340207B1
KR100340207B1 KR1020000032893A KR20000032893A KR100340207B1 KR 100340207 B1 KR100340207 B1 KR 100340207B1 KR 1020000032893 A KR1020000032893 A KR 1020000032893A KR 20000032893 A KR20000032893 A KR 20000032893A KR 100340207 B1 KR100340207 B1 KR 100340207B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
seed layer
substrate
layer
Prior art date
Application number
KR1020000032893A
Other languages
English (en)
Other versions
KR20010112877A (ko
Inventor
전진호
최병덕
이종승
서태욱
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000032893A priority Critical patent/KR100340207B1/ko
Priority to TW090100627A priority patent/TWI247354B/zh
Priority to US09/800,892 priority patent/US6569782B2/en
Priority to JP2001167837A priority patent/JP3616035B2/ja
Publication of KR20010112877A publication Critical patent/KR20010112877A/ko
Priority to US10/122,272 priority patent/US6730619B2/en
Application granted granted Critical
Publication of KR100340207B1 publication Critical patent/KR100340207B1/ko
Priority to US10/390,604 priority patent/US20030199146A1/en
Priority to US10/673,937 priority patent/US7180129B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

비피에스지막을 포함하는 절연막 및 그의 제조 방법이 개시되어 있다. 산소 가스를 사용하여 산화성 분위기를 조성한 다음 테트라에틸 오소실리케이트 및 산소 가스를 사용하여 제1 시드층을 형성한다. 계속해서, 트리에틸보레이트, 테트라에틸 오소실리케이트 및 산소 가스를 사용하여 붕소가 첨가되는 함량 조절이 가능한 절연막의 형성을 위한 제2 시드층을 형성하고, 트리에틸보레이트, 트리에틸포스페이트, 테트라에틸 오소실리케이트 및 오존 가스를 사용하여 비피에스지막을 포함하는 절연막을 형성한다. 이에 따라 상기 절연막은 5.25 내지 5.75 중량%의 붕소 및 2.75 내지 4.25 중량%의 인이 첨가된다. 따라서 상기 절연막은 이전 또는 이후의 공정 특성에 영향을 받지 않는다.

Description

절연막 및 그의 제조 방법{INSULATOR LAYER AND METHOD FOR FABRICATING THE SAME}
본 발명은 절연막 및 그의 제조 방법에 관한 것으로서, 보다 상세하게는 붕소(boron : B) 및 인(phosphorous : P)을 첨가하는 함량을 최적화하기 위한 비피에스지막(BPSG layer : borophosphosilicate glass layer)을 포함하는 절연막 및 그의 제조 방법에 관한 것이다.
근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 반도체 장치의 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되어 왔다. 그리고 상기 반도체 장치의 집적도 등의 향상을 위한 주요한 기술로서 절연막 또는 도전막 등을 포함하는 막 형성을 위한 가공 기술은 중요한 위치를 점유하고 있다.
상기 막 형성을 위한 가공 기술은 크게 물리 기상 증착(physical vapor deposition)과 화학 기상 증착(chemical vapor deposition)으로 구분할 수 있다. 이 중에서 상기 화학 기상 증착은 형성하고자 하는 대상 물질의 원소를 포함하는 기체 소스와 반응 기체를 기판 위에 공급하고, 상기 기판을 가열하여 화학 반응이 일어나게 함으로서 상기 기판상에 막을 형성하는 가공 기술이다.
상기 반도체 장치 중에서 디램(DRAM) 소자를 예로 들면 16 메가비트 디램(16 Mega bit DRAM) 및 64 메가비트 디램의 양산이 이루어져 왔고, 최근에는 256 메가 비트 디램의 양산화가 진행되고 있으며, 이에 더하여 기가비트 디램(Giga bit DRAM)으로 고집적화에 대한 양산 연구가 진행되고 있다.
이에 따라 상기 반도체 장치의 제조에 이용되는 막 형성을 위한 가공 기술에 대한 요구도 점점 엄격해지고 있다. 이는 상기 절연막 또는 도전막 등을 포함하는 막들을 다층 구조로 형성하고, 상기 막들을 0.15㎛ 이하 디자인룰(design rule)의 미세 패턴을 갖는 구조 등으로 형성하기 때문이다. 상기 막들을 미세 패턴을 갖는 구조로 형성할 경우, 상기 미세 패턴을 형성하기 위한 공정 특성은 상기 미세 패턴이 형성되는 막 뿐만 아니라 상기 막의 하부에 형성되어 있는 하부막과 상기 막의 상부에 형성할 상부막 등에도 영향을 끼친다. 이에 따라 상기 막들을 형성할 때 상기 막 형성 이전 또는 이후의 공정 특성에 따른 상기 막들의 화학적, 물리적 특성이 충분히 고려되어야 한다.
상기 막들 중에서 금속 배선의 전기적 절연 또는 표면 보호 등을 위한 절연막은 산화물에 인을 도핑하는 피에스지막(PSG layer : phosphosilicate glass layer) 또는 상기 산화물에 붕소 및 인을 도핑하는 비피에스지막 등이 주로 선택된다. 이는 스텝 커버리지(step coverage)가 우수하고, 수분에 대한 확산 장벽으로 작용하여 알칼리 이온(alkali ion)을 포집(gettering)하고, 상기 막들의 형성을 위한 공정을 저온 등에서 용이하게 수행할 수 있기 때문이다.
그러나 상기 막들을 형성한 다음 상기 막들을 리플로우(reflow)시킬 때 상기 막들이 확산 장벽으로 작용하고, 충분한 유동성을 갖기 때문에 상기 막들은 하부에 수분을 전달하는 매개로 작용한다. 따라서 상기 막들의 하부에 상기 수분에 의하여 손상을 받는 재질로 구성되는 막 또는 실리콘 재질의 기판 등이 있을 경우에는 심각한 문제를 초래할 수 있다. 따라서 상기 막들을 형성할 때 상기 수분에 의한 영향을 최소화하기 위한 방법이 고려되어야 한다.
상기 피에스지막 또는 비피에스지막 등을 포함하는 절연막의 형성에 대한 예는 다우슨(Dawson et al.) 등에게 허여된 미합중국 특허 4,668,973호, 일본국 특허 공개소 59-222945호, 일본국 특허 공개평 1-122139호 및 일본국 특허 공개평 8-17926호 등에 개시되어 있다.
상기 미합중국 특허 4,668,973호에 개시된 바에 의하면, 기판상에 질화 규소막을 형성한 다음 상기 질화 규소막상에 인이 7% 이하로 첨가되는 피에스지막을 형성한다. 따라서 상기 피에스지막을 리플로우시켜도 상기 질화 규소막에 의하여 수분이 상기 기판에 침투하는 것을 저지한다. 또한 상기 피에스지막에 개구부를 형성하여도 상기 질화 규소막에 의하여 상기 기판이 직접 노출되지 않기 때문에 상기기판이 산화하는 것을 저지한다.
상기 일본국 특허 공개소 59-222945호에 개시된 바에 의하면, 기판상에 질화 규소막을 형성한 다음 상기 질화 규소막상에 비피에스지막을 형성한다. 따라서 상기 비피에스지막을 리플로우시켜도 상기 질화 규소막에 의하여 수분이 상기 기판에 침투하는 것을 저지하고, 상기 기판이 직접 노출되어 산화하는 것을 저지한다.
상기 일본국 특허 공개평 1-122139호에 개시된 바에 의하면, 기판 및 게이트 전극상에 연속적으로 질화 규소막을 형성한 다음 붕소를 함유하는 피에스지막을 형성한다. 따라서 상기 피에스지막을 리플로우시켜도 상기 질화 규소막에 의하여 수분이 기판 뿐만 아니라 상기 게이트 전극에 침투하는 것을 저지한다.
상기 일본국 특허 공개평 8-17926호에 개시된 바에 의하면, 폴리실리콘막상에 산화규소막을 형성한 다음 상기 산화규소막상에 비피에스지막을 형성한다. 따라서 상기 비피에스지막을 리플로우시켜도 상기 산화규소막에 의하여 수분이 상기 폴리실리콘막 또는 기판에 침투하는 것을 저지한다.
이와 같이 상기 피에스지막 또는 비피에스지막 등을 포함하는 절연막을 형성할 때 상기 막을 질화 규소막상에 형성함으로서 수분 등에 의한 영향을 최소화할 수 있다. 그리고 상기 절연막의 소정 부위를 식각하여 개구부를 갖는 절연막 패턴을 형성할 때 상기 질화 규소막은 상기 식각에 의하여 하부막 또는 기판이 손상되는 것을 저지한다.
그리고 미세한 개구부 또는 게이트 전극들로 구성되는 요철(凹凸) 부위를 갖는 최근의 반도체 장치의 제조에서는 상기 개구부 또는 게이트 전극들 사이의 요부위에 상기 비피에스지막을 포함하는 절연막의 충분한 충전을 위한 특성도 고려하여야 한다. 이에 따라 테트라에틸 오소실리케이트 (tetraethly orthosilicate : TESO), 트리에틸보레이트(triethylborate : TEB), 트리에틸포스페이트(triethylphosphate : TEPO), 산소 가스, 오존 가스 등을 사용하고, 화학 기상 증착을 수행하여 상기 비피에스지막을 형성한다.
이와 같이 상기 수분의 침투 및 식각에 의한 손상을 저지하고, 충분한 충전 특성을 갖기 위한 절연막은 주로 질화 규소막을 형성한 다음 상기 질화 규소막상에 비피에스지막을 형성한다.
상기 비피에스지막의 형성을 살펴보면 다음과 같다. 먼저, 산소 가스를 이용하여 상기 비피에스지막의 용이한 형성을 위한 산화성 분위기를 조성한다. 그리고 상기 테트라에틸 오소실리케이트 및 산소 가스를 사용하여 질화 규소막으로 구성되는 식각 저지막상에 제1 시드층을 형성한 다음 상기 트리에틸보레이트, 트리에틸포스페이트, 테트라에틸 오소실리케이트 및 산소 가스를 사용하여 상기 제1 시드층상에 제2 시드층을 형성한다. 상기 제1 시드층 및 제2 시드층은 상기 비피에스지막에 첨가되는 붕소 및 인의 함량 결정에 기여한다. 이어서, 상기 트리에틸보레이트, 트리에틸포스페이트, 테트라에틸 오소실리케이트 및 오존 가스를 사용하여 상기 제1 시드층 및 제2 시드층을 포함하는 식각 저지막상에 비피에스지막을 형성한다. 이때 상기 비피에스지막은 인의 함량이 상대적으로 풍부하게 형성된다. 이는 상기 제2 시드층을 형성할 때 트리에틸포스페이트를 사용하기 때문으로, 충분한 유동성을 확보하여 후속되는 리플로우에서 상기 비피에스지막을 상기 요 부위내에 용이하게 충전시키기 위함이다.
그리고 상기 비피에스지막을 질소 가스를 사용하여 리플로우시켜 상기 비피에스지막 표면을 평탄하게 형성함과 동시에 요철 부위 중에서 상기 요 부위내를 상기 절연막으로 충분히 충전시킨다.
그러나, 상기 요 부위내에는 상기 비피에스지막이 충분히 충전되지 않고, 보이드(void)가 빈번하게 형성된다. 이는 상기 비피에스지막을 질소 가스를 사용하여 리플로우시키기 때문이다.
이에 따라 상기 질소 가스 대신 최근에는 산소 가스 및 수소 가스를 사용하여 상기 비피에스지막을 리플로우시켜 보이드의 형성을 최소화한다.
그러나 상기 산소 가스 및 수소 가스를 사용하여 상기 비피에스지막을 리플로우시킬 때 상기 비피에스지막 하부에 있는 식각 저지막의 두께가 감소한다. 이는 상기 인의 함량을 결정하는 트리에틸포스페이트가 상기 리플로우를 수행할 때 산소 가스 및 수소 가스와 반응하여 인산(phosphoric acid : H3PO4)으로 생성되고, 상기 생성된 인산이 상기 식각 저지막을 식각하기 때문이다.
상기 리플로우 이전과 이후의 식각 저지막이 두께를 투과 전자 현미경(Transmission Electron Microscopy : TEM)을 사용하여 분석한 결과 상기 리플로우 이후의 식각 저지막의 두께가 이전 보다 약 30% 감소하는 것을 확인할 수 있었다. 또한 오저 전자 분석기(auger electron spectroscopy : AES)를 사용하여 상기 리플로우 이후의 식각 저지막을 분석한 결과 상기 식각 저지막을 구성하는 산화물이 상기 리플로우 이전 보다 약 0.2배 정도 증가하는 것을 확인할 수 있었다. 즉, 상기 리플로우를 통하여 상기 식각 저지막의 두께가 감소하고, 산화가 진행 중이라는 것을 확인할 수 있었다.
이에 따라 상기 리플로우를 수행한 다음 상기 비피에스지막을 개구부를 갖는 비피에스지막 패턴 형성을 위한 식각을 할 때 상기 식각 저지막에 의한 식각 제어가 적절하게 이루어지지 않는다. 때문에 상기 식각 저지막의 하부에 있는 기판이 노출되거나 심할 경우에는 상기 기판 자체가 식각되는 상황도 발생한다. 그리고 셀프 얼라인 콘택(self align contact) 등과 같은 미세 패턴을 요구하는 최근의 반도체 장치 제조에서 상기 식각 저지막의 두께 감소는 게이트 전극 사이의 솔더 마진(shoulder margin)을 충분하게 확보하지 못하는 원인으로 작용한다.
상기 인이 상대적으로 풍부한 비피에스지막 대신에 상기 붕소 함량이 상대적으로 풍부한 비피에스지막을 형성할 경우 충분한 유동성을 확보하지 못함으로서 상기 요 부위내에 상기 비피에스지막이 충전되지 않고, 보이드가 생성된다. 또한 상기 붕소 함량이 풍부한 비피에스지막은 등방성 식각 특성을 가지기 때문에 상기 개구부의 형성을 위한 식각을 할 경우 상기 개구부가 설정된 직경(critical dimension : CD)보다 크게 형성된다. 따라서 상기 개구부의 충전을 위한 후속 공정을 할 때 상기 개구부내가 완전히 충전되지 않고, 보이드가 형성된다. 이는 상기 설정된 직경보다 큰 개구부가 형성되지만, 상기 충전은 상기 설정된 직경을 기준으로 이루어지기 때문이다. 이러한 개구부에 충전시키는 막이 금속막일 경우에는 상기 보이드는 브리지(bridge)의 원인으로 작용한다.
이와 같이 상기 비피에스지막에 첨가되는 인 및 붕소의 함량을 적절하게 조절하지 못함으로서, 하부의 식각 저지막의 두께가 감소하거나 등방성 식각 특성을 갖는다. 따라서 상기 두께 감소나 상기 식각 특성의 불량의 원인으로 작용하기 때문에 반도체 장치의 제조에 따른 신뢰도가 저하되는 문제점이 있다.
본 발명의 제1 목적은, 붕소 및 인의 함량을 최적화함과 동시에 특성의 변화가 없는 비피에스지막을 포함하는 절연막을 제공하는 데 있다.
본 발명의 제2 목적은, 붕소 및 인의 함량을 최적화함과 동시에 특성의 변화가 없는 비피에스지막을 포함하는 절연막의 제조 방법을 제공하는 데 있다.
도 1a 내지 도 1f 는 본 발명의 일 실시예에 따른 절연막 제조 방법을 설명하기 위한 단면도들이다.
도 2는 본 발명의 일 실시예에 따른 절연막을 제조하기 위한 제조 장치를 나타내는 구성도이다.
도 3은 도 2의 반응 가스들이 혼합되는 과정을 설명하기 위한 구성도이다.
도 4는 본 발명의 절연막을 제조할 때 제공되는 재료들을 각 단계별로 분류하기 위한 그래프이다.
도 5 및 도 6은 붕소 및 인이 첨가되는 함량에 따라 리플로우 이후 식각 저지막의 두께가 변화하는 결과를 나타내는 그래프이다.
도 7a 내지 도 7e는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
10, 30, 70 : 기판 12, 76 : 식각 저지막
13 ; 산화성 분위기 14 : 제1 시드층
16 : 제2 시드층 18, 78 : 절연막
20 : 챔버 72 : 소스/드레인
74 : 게이트 전극 80 : 개구부
82 : 절연막 패턴 200 : 스테이지
210a, 210b : 가스 제공 라인 220 : 가스 혼합 박스
230 : 플레이트
상기 제1 목적을 달성하기 위한 본 발명의 절연막은, 반도체 장치를 구성하는 부재들 중에서 테트라에틸 오소실리케이트에 5.25 내지 5.75 중량%의 붕소 및 2.75 내지 4.25 중량%의 인이 첨가되는 비피에스지막을 포함한다.
상기 제2 목적을 달성하기 위한 본 발명의 절연막 제조 방법은, 산소 가스를사용하여 기판상에 절연막을 형성하기 위한 산화성 분위기를 조성하는 단계와, 테트라에틸 오소실리케이트 및 산소 가스를 사용하여 상기 기판상에 상기 절연막의 형성을 위한 제1 시드층을 형성하는 단계와, 트리에틸보레이트, 테트라에틸 오소실리케이트 및 산소 가스를 사용하여 상기 제1 시드층상에 붕소가 첨가되는 함량 조절이 가능한 절연막의 형성을 위한 제2 시드층을 형성하는 단계와, 트리에틸보레이트, 트리에틸포스페이트, 테트라에틸 오소실리케이트 및 오존 가스를 사용하여 상기 제1 시드층 및 제2 시드층을 포함하는 기판상에 붕소 및 인이 첨가되는 함량 조절이 가능한 비피에스지막을 형성하는 단계를 포함한다.
상기 절연막은 다음과 같이 제조할 수 있다. 먼저, 산화성 분위기를 형성한 다음 상기 테트라에틸 오소실리케이트 및 산소 가스를 1 : 5.4 내지 5.8의 혼합비를 갖도록 제공하여 제1 시드층을 형성하고, 상기 테트라에틸 오소실리케이트, 트리에틸보레이트 및 산소 가스를 1 : 0.2 내지 0.3 : 5.4 내지 5.8의 혼합비를 갖도록 제공하여 제2 시드층을 형성한다. 그리고 상기 제1 시드층 및 제2 시드층상에 상기 테트라에틸 오소실리케이트, 트리에틸보레이트, 트리에틸포스페이트 및 오존 가스를 1 : 0.2 내지 0.3 : 0.09 내지 0.12 : 5.4 내지 5.8의 혼합비를 갖도록 제공하여 비피에스지막을 형성한다. 이때 상기 절연막은 헬륨 가스 및 질소 가스를 1 : 1.8 내지 2.2의 혼합비를 갖도록 제공하여 형성하는 진공 상태에서 형성한다.
상기 기판상에는 질화 규소막으로 구성되는 식각 저지막을 형성하는데, 이는 상기 절연막을 식각할 때 상기 식각에 의하여 상기 기판이 손상되는 것을 저지하는 식각 제어를 하기 위함이다.
상기 절연막은 수소 가스 및 산소 가스를 사용하여 리플로우시켜 표면을 평탄하게 형성함과 동시에 상기 기판상의 요철 부위들 중에서 상기 요 부위내를 충전하는 단계를 더 포함한다.
상기 절연막을 산소 가스 및 수소 가스를 사용하여 리플로우시켜도 상기 식각 저지막이 식각되는 것을 방지하고, 상기 등방성 식각 특성을 저하시킬 수 있다. 때문에 상기 요 부위에 충분한 충전을 달성함과 동시에 상기 절연막을 이방성 식각할 수 있다. 따라서 상기 비피에스지막을 포함하는 절연막은 셀프 얼라인 콘택과 미세 패턴을 형성할 때 적절하게 응용할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.
도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 절연막 제조 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 기판(10)상에 식각 저지막(12)을 형성한다. 상기 식각 저지막(12)은 질화 규소를 사용한 화학 기상 증착을 수행하여 형성한다. 이에 따라 상기 식각 저지막(12)은 이후 상기 기판(10)상에 형성하는 절연막을 식각할 때 상기 식각에 의하여 기판(10)이 손상되는 것을 저지함과 동시에 상기 기판(10)이 노출되어 산화되는 것을 방지한다. 또한 상기 식각 저지막(12)은 상기 절연막을 리플로우시킬 때 생성되는 수분이 상기 절연막을 매개로 이동하여 상기 기판(10)에 침투하는 것을 저지한다.
이어서, 상기 식각 저지막(12)상에 붕소 및 인이 첨가되는 비피에스지막을 포함하는 절연막을 형성한다. 상기 절연막은 주로 화학 기상 증착을 수행하여 형성한다.
도 2는 본 발명의 일 실시예에 따른 절연막을 제조하기 위한 제조 장치를 나타내는 구성도이다.
도 2를 참조하면, 기판(30)이 놓여지는 스테이지(stage)(200)가 구비되어 있다. 상기 스테이지(200)는 상기 기판(30)을 가열하기 위한 부재들이 설치되어 상기 절연막을 형성할 때 상기 기판(30)을 가열시킨다. 그리고 상기 스테이지(200)는 상기 기판(30)을 상,하로 리프팅(lifting)시키기 위한 부재들이 설치되어 상기 절연막을 형성할 때 상기 기판(30)을 상,하로 리프팅시킨다. 이때 상기 기판(30)의 리프팅은 상기 절연막의 균일도에 영향을 끼치기 때문에 각 단계마다 상기 리프팅되는 간격을 제어한다. 상기 기판(30)이 놓여지는 스테이지(200)를 포함하는 챔버(20)내에 각 단계마다 반응 가스들을 제공하기 위한 가스 제공 라인들(210a, 210b) 및 상기 제공 라인들(210a, 210b)을 통하여 제공되는 반응 가스들을 혼합하기 위한 가스 혼합 박스(220)가 구비되어 있다.
도 3은 도 2의 반응 가스들이 혼합되는 과정을 설명하기 위한 구성도이다.
도 3을 참조하면, 상기 가스 제공 라인들(210a, 210b)이 연결되는 가스 혼합 박스(220)가 구비되어 있다. 반응 가스들은 상기 가스 혼합 박스(220)에 각기 제공되어 상기 가스 혼합 박스(220)내에서 혼합이 이루어지면서 상기 챔버(20)내로 제공된다.
상기 가스 혼합 박스(220)를 통하여 제공되는 반응 가스들을 상기 챔버(20)내에 있는 기판(30)상에 균일하게 제공하기 위한 플레이트(plate)(230)가 구비되어 있다. 상기 플레이트(230)의 전면에는 가스를 제공하기 위한 홀들이 형성되고, 상기 가스들은 상기 홀들을 통하여 상기 기판(30)상에 균일하게 제공된다.
상기 챔버를 포함하는 장치를 사용한 절연막의 형성은 다음과 같다.
도 1b를 참조하면, 상기 식각 저지막(12)이 형성된 기판(10)을 챔버(20)내로 이송시킨 다음 상기 챔버(20)내에 산소 가스를 제공한다. 상기 산소 가스는 약 4,500sccm으로 제공되어 상기 기판(10)을 포함하는 주변을 산화성 분위기(13)로 조성한다. 이때 상기 챔버(20)와 연결되는 펌핑 부재를 사용하여 상기 챔버(20)내를 진공 상태로 형성하는데, 상기 진공 상태는 약 2,000sccm으로 제공되는 헬륨 가스 및 약 4,000sccm으로 제공되는 질소 가스를 사용하여 형성한다. 또한 상기 스테이지(200)는 약 480℃의 온도를 유지하면서 상기 기판을 가열하는데, 이때 상기 스테이지(200)와 상기 플레이트(230)의 간격은 약 600밀스(mils)를 유지한다.(1밀스 = 25㎛ 이다) 이러한 산화성 분위기(13)의 조성은 상기 절연막의 균일도를 유지하기위함으로, 약 2초 동안 계속된다.
도 1c를 참조하면, 상기 산화성 분위기(13)를 형성한 다음 테트라에틸 오소실리케이트 및 산소 가스를 사용하여 상기 식각 저지막(12)상에 제1 시드층(14)을 형성한다. 이때 상기 테트라에틸 오소실리케이트는 약 800sccm으로 제공되고, 상기 산소 가스는 약 4,500sccm이 제공된다. 그리고 이전의 산화성 분위기(13) 조성을 위한 산소 가스는 계속 제공되고, 테트라에틸 오소실리케이트가 따라서 제공되는 구성을 갖는다. 이에 따라 상기 가스 혼합 박스(220)를 통하여 혼합되고, 상기 플레이트(230)를 통하여 상기 기판(10)상에 균일하게 제공되어 제1 시드층(14)을 형성한다. 또한 상기 챔버(20)는 상기 진공 상태를 계속 유지한다. 또한 상기 스테이지(200)는 약 480℃의 온도를 유지하면서 상기 기판(10)을 가열하는데, 이때 상기 스테이지(200)와 상기 플레이트(230)의 간격은 약 400밀스를 유지한다. 이러한 제1 시드층(14)의 형성은 약 60초 동안 계속된다.
도 1d를 참조하면, 상기 제1 시드층(14)을 형성한 다음 트리에틸보레이트, 테트라에틸 오소실리케이트 및 산소 가스를 사용하여 상기 제1 시드층(14)상에 제2 시드층(16)을 형성한다. 이때 상기 트리에틸보레이트는 약 200sccm으로 제공되고, 상기 테트라에틸 오소실리케이트는 약 800sccm으로 제공되고, 상기 산소 가스는 약 4,500sccm이 제공된다. 그리고 이전의 제1 시드층(14)의 형성을 위한 테트라에틸 오소실리케이트 및 산소 가스는 계속 제공되고, 트리에틸보레이트가 따라서 제공되는 구성을 갖는다. 이에 따라 상기 가스 혼합 박스(220)를 통하여 혼합되고, 상기 플레이트(230)를 통하여 상기 기판(10)상에 균일하게 제공되어 제2 시드층(16)을형성한다. 또한 상기 챔버(20)는 상기 진공 상태를 계속 유지한다. 또한 상기 스테이지(200)는 약 480℃의 온도를 유지하면서 상기 기판(10)을 가열하는데, 이때 상기 스테이지(200)와 상기 플레이트(230)의 간격은 약 310밀스를 유지한다. 이러한 제2 시드층(16)의 형성은 약 23초 동안 계속된다.
상기 트리에틸보레이트는 비피에스지막을 포함하는 절연막을 형성할 때 상기 절연막에 첨가되는 붕소의 원료로 사용되는데, 부산물의 생성없이 상기 테트라에틸 오소실리케이트와 혼합이 이루어지고, 열에 안정적이다. 때문에 최근에는 상기 절연막을 형성할 때 상기 트리에틸보레이트를 사용한다.
도 1e를 참조하면, 상기 제2 시드층(16)을 형성한 다음 트리에틸보레이트, 트리에틸포스페이트, 테트라에틸 오소실리케이트 및 오존 가스를 사용하여 상기 제1 시드층(14) 및 제2 시드층(16)을 포함하는 식각 저지막(12)상에 비피에스지막을 포함하는 절연막(18)을 형성한다. 이때 상기 트리에틸보레이트는 약 200sccm으로 제공되고, 상기 트리에틸포스페이트는 약 85sccm으로 제공되고, 상기 테트라에틸 오소실리케이트는 약 800sccm으로 제공되고, 상기 오존 가스는 약 4,500sccm이 제공된다. 그리고 이전의 제2 시드층(16)의 형성을 위한 테트라에틸 오소실리케이트 및 트리에틸보레이트는 계속 제공되고, 상기 산소 가스의 제공은 중단되고, 트리에틸포스페이트 및 오존 가스가 따라서 제공되는 구성을 갖는다. 이에 따라 상기 가스 혼합 박스(220)를 통하여 혼합되고, 상기 플레이트(230)를 통하여 상기 기판(10)상에 균일하게 제공되어 상기 절연막(18)을 형성한다. 또한 상기 챔버(20)는 상기 진공 상태를 계속 유지한다. 그리고 상기 스테이지(200)는 약 480℃의 온도를 유지하면서 상기 기판(10)을 가열하는데, 이때 상기 스테이지(200)와 상기 플레이트(230)의 간격은 약 310밀스를 유지한다. 이러한 상기 절연막(18)의 형성은 약 160초 동안 계속된다.
상기 트리에틸포스페이트는 비피에스지막을 포함하는 절연막(18)을 형성할 때 상기 절연막(18)에 첨가되는 인의 원료로 사용되는데, 최근에 포스핀(PH3)의 대신하여 주로 사용한다.
도 4는 본 발명의 절연막을 제조할 때 제공되는 재료들을 각 단계별로 분류하기 위한 그래프이다.
도 4를 참조하면, 상기 산소 가스는 산화성 분위기 조성, 제1 시드층 및 제2 시드층을 형성할 때 제공되고, 상기 테트라에틸 오소실리케이트는 제1 시드층, 제2 시드층 및 절연막을 형성할 때 제공되고, 트리에틸보레이트는 제2 시드층 및 절연막을 형성할 때 제공되고, 트레에틸포스페이트 및 오존 가스는 절연막을 형성할 때 제공된다.
이와 같이 붕소의 원료로 제공되는 트리에틸보레이트 및 인의 원료로 제공되는 트리에틸포스페이트를 제어함으로서 약 5.5 중량%의 붕소 및 약 3.0 중량%의 인을 갖는 비피에스지막을 포함하는 절연막을 형성할 수 있다. 따라서 충분한 유동성을 확보함과 동시에 표면 균일도를 확보할 수 있는 절연막을 형성할 수 있다.
도 1f를 참조하면, 산소 가스 및 수소 가스를 사용하여 상기 절연막(18)을 리플로우시킨다. 이에 따라 상기 절연막(18) 표면이 평탄하게 형성됨과 동시에 상기 기판(10)상의 요철 부위들 중에서 상기 요 부위내를 상기 절연막(18)으로 충전시킨다. 이때 상기 리플로우는 약 850℃의 온도에서 이루어진다. 그리고 상기 리플로우를 수행할 때 수분이 생성되고, 상기 비피에스지막을 포함하는 절연막(18)은 상기 수분에 대한 확산 장벽으로 작용하여 알칼리 이온(alkali ion)을 포집(gettering)한다. 그러나 상기 식각 저지막(12)에 의해 상기 수분이 상기 기판(10)에 침투하는 것은 저지된다.
또한 상기 절연막(18)을 리플로우시켜도 상기 식각 저지막(12)의 두께가 감소되는 것을 10Å 이내로 저지할 수 있다. 이는 상기 수분이 인의 원료로 첨가되는 트리에틸포스페이트와 반응하여 인산을 생성하는 정도를 최소화할 수 있기 때문이다. 즉, 상기 트리에틸포스페이트를 제공하는 단계를 도 4에 도시된 바와 같이 절연막을 형성하는 단계로 한정하여 상기 비피에스지막을 포함하는 절연막(18)에 약 3 중량%의 인을 첨가하기 때문이다.
상기 식각 저지막(12)의 두께가 감소되는 것을 저지함과 동시에 충분한 충전과 상기 절연막(18)을 개구부를 갖는 절연막 패턴 형성을 위한 식각을 할 때 이방성 식각 특성을 충분히 확보할 수 있다. 이에 따라 상기 개구부의 직경을 설정된 크기로 형성할 수 있다. 이는 상기 비피에스지막을 포함하는 절연막(18)에 붕소 및 인이 첨가되는 함량을 최적화하기 때문이다.
즉, 5.5 중량%의 붕소 및 3.0 중량%의 인이 첨가되는 비피에스지막을 포함하는 절연막(18)을 형성함으로서, 상기 절연막(18)을 리플로우할 때 발생하는 식각 저지막(12)의 두께 감소를 최소화할 수 있고, 충분한 충전 효과 및 이방성 식각 특성을 확보할 수 있다.
본 발명자들은 상기 비피에스지막을 포함하는 절연막의 특성을 변화시키지 않는 붕소 및 인이 첨가되는 함량의 최적 조건을 찾기 위한 부단한 노력을 기울였고, 이에 따라 상기 최적 조건을 찾을 수 있었다.
도 5 및 도 6은 붕소 및 인이 첨가되는 함량에 따라 리플로우 이후 식각 저지막의 두께가 변화하는 결과를 나타내는 그래프이다.
도 5를 참조하면, 5.5 중량%, 6.0 중량% 및 6.5 중량%의 함량을 갖도록 붕소를 첨가하고, 각각에 대응하여 3.0 중량%, 3.5 중량% 및 4.0 중량%의 함량을 갖도록 인을 첨가하는 비피에스지막을 리플로우한 다음 상기 비피에스지막의 하부에 있는 식각 저지막의 감소한 두께를 측정한 결과를 나타낸다.
먼저, ◇로 나타낸 그래프를 살펴보면, 3.0 중량%의 인 및 5.5 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 식각 저지막의 두께가 약 10Å 감소하는 것을 확인할 수 있고, 3.0 중량%의 인 및 6.0 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 상기 식각 저지막의 두께가 약 15Å 감소하는 것을 확인할 수 있고, 3.0 중량%의 인 및 6.5 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 상기 식각 저지막의 두께가 약 22Å 감소하는 것을 확인할 수 있다.
□로 나타낸 그래프를 살펴보면, 3.5 중량%의 인 및 5.5 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 식각 저지막의 두께가 약 15Å 감소하는 것을 확인할 수 있고, 3.5 중량%의 인 및 6.0 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 상기 식각 저지막의 두께가 약 25Å 감소하는 것을 확인할 수 있고, 3.5 중량%의 인 및 6.5 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 상기 식각 저지막의 두께가 약 35Å 감소하는 것을 확인할 수 있다.
△로 나타낸 그래프를 살펴보면, 4.0 중량%의 인 및 5.5 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 식각 저지막의 두께가 약 13Å 감소하는 것을 확인할 수 있고, 4.0 중량%의 인 및 6.0 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 상기 식각 저지막의 두께가 약 35Å 감소하는 것을 확인할 수 있고, 4.0 중량%의 인 및 6.5 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 상기 식각 저지막의 두께가 약 45Å 감소하는 것을 확인할 수 있다.
도 6을 참조하면, 3.0 중량%, 3.5 중량% 및 4.0 중량%의 함량을 갖도록 인을 첨가하고, 각각에 대응하여 5.5 중량%, 6.0 중량% 및 6.5 중량%의 함량을 갖도록 붕소를 첨가하는 비피에스지막을 리플로우한 다음 상기 비피에스지막의 하부에 있는 식각 저지막의 감소한 두께를 측정한 결과를 나타낸다.
먼저, ◇로 나타낸 그래프를 살펴보면, 3.0 중량%의 인 및 5.5 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 식각 저지막의 두께가 약 8Å 감소하는 것을 확인할 수 있고, 3.5 중량%의 인 및 5.5 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 상기 식각 저지막의 두께가 약 13Å 감소하는 것을 확인할 수 있고, 4.0 중량%의 인 및 5.5 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 상기 식각 저지막의 두께가 약 12Å 감소하는 것을 확인할 수 있다.
□로 나타낸 그래프를 살펴보면, 3.0 중량%의 인 및 6.0 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 식각 저지막의 두께가 약 15Å 감소하는 것을 확인할 수 있고, 3.5 중량%의 인 및 6.0 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 상기 식각 저지막의 두께가 약 25Å 감소하는 것을 확인할 수 있고, 4.0 중량%의 인 및 6.0 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 상기 식각 저지막의 두께가 약 35Å 감소하는 것을 확인할 수 있다.
△로 나타낸 그래프를 살펴보면, 3.0 중량%의 인 및 6.5 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 식각 저지막의 두께가 약 22Å 감소하는 것을 확인할 수 있고, 3.5 중량%의 인 및 6.5 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 상기 식각 저지막의 두께가 약 35Å 감소하는 것을 확인할 수 있고, 4.0 중량%의 인 및 6.5 중량%의 붕소가 첨가되는 비피에스지막인 경우에는 상기 식각 저지막의 두께가 약 45Å 감소하는 것을 확인할 수 있다.
따라서 상기 붕소를 5.5 중량% 첨가할 경우 상기 인이 첨가되는 함량에는 거의 영향을 받지 않는 것을 확인할 수 있다. 그리고 5.5 중량%의 붕소 및 3.0 중량%의 인을 최적 조건으로 한정하고, 상기 절연막을 형성할 때 상기 인의 함량을 결정하는 트리에틸포스페이트의 제공을 제어한다.
이에 따라 충전 효과 및 이방성 식각 특성을 가짐과 동시에 리플로우 이후에도 하부에 있는 식각 저지막의 두께 감소 10Å인 비피에스지막을 포함하는 절연막을 형성할 수 있다. 때문에 상기 절연막은 0.15㎛ 이하의 디자인룰을 요구하는 최근의 반도체 장치의 제조에 적극적으로 응용할 수 있다. 즉, 상기 절연막은 셀프 얼라인 콘택의 형성, 아엠디(IMD : inter metal dielectric) 또는 아이엘디(ILD : inter layer dielectric) 등과 같은 층간 절연막의 형성에 응용할 수 있다.
상기 셀프 얼라인 콘택을 형성하기 위한 절연막을 반도체 장치의 제조에 응용하는 예는 다음과 같다.
도 7a 내지 도 7e는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 7a를 참조하면, 소스(source) 및 드레인(drain)(72)이 형성된 기판(70)상에 트렌지스터를 구성하는 게이트 전극들(74)을 형성한다. 상기 소스 및 드레인(72)은 기판(70)내에 불순물을 주입하여 형성하고, 상기 게이트 전극(74)들을 주로 폴리 실리콘막 및 텅스텐 규소막(WSi layer)을 형성한 다음 사진 식각을 통하여 형성한다.
도 7b를 참조하면, 상기 기판(70) 및 게이트 전극(74)상에 질화 규소막으로 구성되는 식각 저지막(76)을 연속적으로 형성한다. 상기 질화 규소막은 화학 기상 증착을 통하여 약 80Å의 두께를 갖도록 형성한다. 상기 질화 규소막은 이후 식각에 의하여 기판(70)이 손상되는 것을 저지함과 동시에 상기 기판(70)이 노출되어 산화되는 것을 방지하고, 리플로우에 의하여 생성되는 수분이 상기 기판(70)에 침투하는 것을 저지한다.
도 7c를 참조하면, 상기 식각 저지막(76)상에 5.5중량%의 붕소 및 3.0 중량%의 인이 첨가되는 절연막(78)을 형성한다. 상기 절연막(78)은 테트라에틸 오소실리케이트에 상기 붕소의 원료인 트레에틸보레이트 및 상기 인의 원료인 트레에틸포스페이트를 첨가하여 형성하는 비피에스지막으로 구성된다. 그리고 상기 절연막(78)은 약 9,500Å의 두께를 갖도록 형성한다.
상기 비피에스지막을 포함하는 절연막(78)의 형성은 먼저, 상기 식각 저지막(76)이 형성된 기판(70) 주변을 산화성 분위기로 조성한다. 이때 상기 산화성 분위기는 약 4,500sccm으로 제공되는 산소 가스로 조성한다. 이어서, 산소 가스를 약 4,500sccm으로 제공하고, 테트라에틸 오소실리케이트를 약 800sccm으로 제공하여 상기 식각 저지막상에 제1 시드층을 형성한다. 계속해서, 상기 산소 가스를 약 4,500sccm으로 제공하고, 테트라에틸 오소실리케이트를 약 800sccm으로 제공하고, 붕소의 원료인 트리에틸보레이트를 약 200sccm으로 제공하여 상기 제1 시드층상에 제2 시드층을 형성한다. 그리고 상기 테트라에틸 오소실리케이트를 약 800sccm으로 제공하고, 트리에틸보레이트를 약 200sccm으로 제공하고, 인의 원료인 트리에틸포스페이트를 약 85sccm으로 제공하고, 오존 가스를 약 4,500sccm으로 제공하여 상기 제1 시드층 및 제2 시드층을 포함하는 식각 저지막상에 비피에스지막을 형성한다.
상기 비피에스지막은 진공 상태에서 형성하는데, 상기 진공 상태는 약 2,000sccm으로 제공되는 헬륨 가스 및 약 4,000sccm으로 제공되는 질소 가스를 제공하여 형성한다. 그리고 상기 기판이 놓여지는 스테이지의 온도는 약 480℃를 유지한다.
도 7d를 참조하면, 수소 가스 및 산소 가스를 사용하여 약 850℃의 온도로 상기 절연막(78)을 리플로우시킨다. 이에 따라 상기 절연막(78) 표면이 평탄하게 형성됨과 동시에 상기 게이트 전극(74)들 사이에 상기 절연막(78)이 충분하게 충전된다.
이는 5.5 중량%의 붕소 및 3.0 중량%의 인이 첨가되는 비피에스지막을 상기 절연막(78)으로 형성하기 때문으로, 충분한 충전 효과를 가짐은 물론이고, 하부에 있는 질화 규소막(76)의 두께가 감소하는 것을 10Å 이내로 저지할 수 있다.
최근의 반도체 장치는 상기 게이트 전극들에 의해 형성되는 요철 부위의 간격이 미세하기 때문에 상기 게이트 전극들 사이를 충분하게 충전하는 것이 용이하지 않다. 이에 따라 충분한 유동성을 갖는 상기 절연막으로 상기 게이트 전극들 사이를 충전한다. 상기 요철 부위는 상기 게이트 전극들에 의한 것으로 한정하지만, 개구부 등과 같은 패턴에 의하여 형성되는 요철 부위 등을 포함할 수 있다.
도 7e를 참조하면, 셀프 얼라인 콘택을 수행하여 상기 절연막(78)을 개구부(80)를 갖는 절연막 패턴(82)으로 형성한다. 이때 상기 개구부(80)는 사진 식각을 통하여 형성하는데, 상기 절연막(78)의 식각은 CFx를 포함하는 식각 가스를 사용한다. 그리고 상기 식각은 상기 절연막(78)과 하부의 질화 규소막(76)의 식각 선택비에 의하여 이루어지는데, 상기 리플로우를 수행하여도 상기 질화 규소막(76)의 두께 변화가 없기 때문에 식각 저지를 용이하게 수행할 수 있다. 또한 상기 질화 규소막(76)에 의하여 상기 셀프 얼라인 콘택의 수행시 충분한 솔더 마진을 확보할 수 있다. 이에 따라 금속막 등을 사용하여 상기 개구부(80)의 충전을 위한 후속 공정을 할 때 상기 금속막으로 상기 개구부(80)를 충분히 충전할 수 있다.
이와 같이 상기 붕소 및 인이 첨가되는 함량을 최적 조건으로 설정함으로서,반도체 장치의 제조에 있어 이전 또는 이후의 공정 특성에 영향을 받지 않는 비피에스지막을 포함하는 절연막을 형성할 수 있다.
따라서, 본 발명은 수소 가스 및 산소 가스를 사용하여 절연막을 리플로우하여도 하부에 있는 식각 저지막의 두께가 감소하는 것을 최소화함과 동시에 충분한 충전 효과와 이방성 식각 특성을 확보할 수 있다. 때문에 상기 절연막을 반도체 장치에 응용할 경우 상기 반도체 장치의 신뢰도가 향상되는 효과를 기대할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. 반도체 장치를 구성하는 부재들 중에서 5.25 내지 5.75 중량%의 붕소(boron : B) 및 2.75 내지 4.25 중량%의 인(phosphorus : P)이 첨가되는 것을 특징으로 하는 반도체 장치의 절연막.
  2. 제1 항에 있어서, 상기 절연막은 테트라에틸 오소실리케이트(tetraethyl orthosilicate : TEOS)에 상기 붕소 및 인을 첨가하여 형성하는 비피에스지막(BPSG layer)을 포함하는 것을 특징으로 하는 반도체 장치의 절연막.
  3. 산소 가스를 사용하여 기판상에 절연막을 형성하기 위한 산화성 분위기를 조성하는 단계;
    테트라에틸 오소실리케이트 및 산소 가스를 사용하여 상기 기판상에 상기 절연막의 형성을 위한 제1 시드층을 형성하는 단계;
    트리에틸보레이트(triethylborate : TEB), 테트라에틸 오소실리케이트 및 산소 가스를 사용하여 상기 제1 시드층상에 붕소가 첨가되는 함량 조절이 가능한 절연막의 형성을 위한 제2 시드층을 형성하는 단계; 및
    트리에틸보레이트, 트리에틸포스페이트(triethylphosphate : TEPO), 테트라에틸 오소실리케이트 및 오존 가스를 사용하여 상기 제1 시드층 및 제2 시드층을 포함하는 기판상에 붕소 및 인이 첨가되는 함량 조절이 가능한 비피에스지막을 형성하는 단계를 포함하는 것을 특징으로 하는 절연막 제조 방법.
  4. 제3 항에 있어서, 수소 가스 및 산소 가스를 사용하여 상기 절연막을 리플로우시켜 상기 절연막 표면을 평탄하게 형성함과 동시에 상기 기판상의 요철(凹凸) 부위들 중에서 상기 요 부위내를 상기 절연막으로 충전하는 단계를 더 포함하는 것을 특징으로 하는 절연막 제조 방법.
  5. 제3 항에 있어서, 상기 제1 시드층은 상기 테트라에틸 오소실리케이트 및 산소 가스를 1 : 5.4 내지 5.8의 혼합비를 갖도록 제공하여 형성하는 것을 특징으로 하는 절연막 제조 방법.
  6. 제3 항에 있어서, 상기 제2 시드층은 상기 테트라에틸 오소실리케이트, 트리에틸보레이트 및 산소 가스를 1 : 0.2 내지 0.3 : 5.4 내지 5.8의 혼합비를 갖도록 제공하여 형성하는 것을 특징으로 하는 절연막 제조 방법.
  7. 제3 항에 있어서, 상기 비피에스지막은 상기 테트라에틸 오소실리케이트, 트리에틸보레이트, 트리에틸포스페이트 및 오존 가스를 1 : 0.2 내지 0.3 : 0.09 내지 0.12 : 5.4 내지 5.8의 혼합비를 갖도록 제공하여 형성하는 것을 특징으로 하는 절연막 제조 방법.
  8. 제3 항에 있어서, 상기 산화성 분위기, 제1 시드층, 제2 시드층 및 비피에스지막은 진공 상태에서 형성하고, 상기 진공 상태는 헬륨 가스 및 질소 가스를 1 : 1.8 내지 2.2의 혼합비를 갖도록 제공하여 형성하는 것을 특징으로 하는 절연막 제조 방법.
  9. 제3 항에 있어서, 상기 기판상에 상기 절연막을 개구부를 갖는 절연막 패턴으로 형성하기 위한 식각을 할 때 상기 식각에 의하여 상기 기판이 손상되는 것을 저지하기 위한 식각 저지막을 형성한 다음 상기 절연막을 형성하는 것을 특징으로 하는 절연막 제조 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020000032893A 2000-06-15 2000-06-15 절연막 및 그의 제조 방법 KR100340207B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020000032893A KR100340207B1 (ko) 2000-06-15 2000-06-15 절연막 및 그의 제조 방법
TW090100627A TWI247354B (en) 2000-06-15 2001-01-11 Insulating layer, semiconductor device and methods for fabricating the same
US09/800,892 US6569782B2 (en) 2000-06-15 2001-03-08 Insulating layer, semiconductor device and methods for fabricating the same
JP2001167837A JP3616035B2 (ja) 2000-06-15 2001-06-04 絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法
US10/122,272 US6730619B2 (en) 2000-06-15 2002-04-16 Method of manufacturing insulating layer and semiconductor device including insulating layer
US10/390,604 US20030199146A1 (en) 2000-06-15 2003-03-19 Insulating layer, semiconductor device and methods for fabricating the same
US10/673,937 US7180129B2 (en) 2000-06-15 2003-09-30 Semiconductor device including insulating layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000032893A KR100340207B1 (ko) 2000-06-15 2000-06-15 절연막 및 그의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020020021154A Division KR100352285B1 (ko) 2002-04-18 2002-04-18 반도체장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010112877A KR20010112877A (ko) 2001-12-22
KR100340207B1 true KR100340207B1 (ko) 2002-06-12

Family

ID=19671966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000032893A KR100340207B1 (ko) 2000-06-15 2000-06-15 절연막 및 그의 제조 방법

Country Status (4)

Country Link
US (2) US6569782B2 (ko)
JP (1) JP3616035B2 (ko)
KR (1) KR100340207B1 (ko)
TW (1) TWI247354B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6511924B2 (en) * 2001-04-20 2003-01-28 Applied Materials, Inc. Method of forming a silicon oxide layer on a substrate
US7638161B2 (en) * 2001-07-20 2009-12-29 Applied Materials, Inc. Method and apparatus for controlling dopant concentration during BPSG film deposition to reduce nitride consumption
US6800530B2 (en) * 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
KR100727456B1 (ko) * 2006-04-04 2007-06-13 주식회사 삼립전기 트랜스포머
JP6245723B2 (ja) * 2012-04-27 2017-12-13 富士電機株式会社 炭化珪素半導体装置の製造方法
TWI680496B (zh) * 2016-09-13 2019-12-21 美商應用材料股份有限公司 高壓縮/拉伸的翹曲晶圓上的厚鎢硬遮罩膜沉積
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
KR20180129492A (ko) 2017-05-26 2018-12-05 삼성전자주식회사 포스파이트계 첨가제를 포함하는 리튬이차전지
EP3676416A1 (en) * 2017-08-31 2020-07-08 Pilkington Group Limited Chemical vapor deposition process for forming a silicon oxide coating
JP7188264B2 (ja) * 2019-04-24 2022-12-13 株式会社デンソー 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4668973A (en) 1978-06-19 1987-05-26 Rca Corporation Semiconductor device passivated with phosphosilicate glass over silicon nitride
JPS5892580A (ja) 1981-11-30 1983-06-01 Mita Ind Co Ltd 静電記録装置
JPS59222945A (ja) 1983-06-02 1984-12-14 Matsushita Electronics Corp 半導体装置の製造方法
JPS621232A (ja) * 1985-06-26 1987-01-07 Matsushita Electronics Corp 絶縁膜の平坦化方法
JPH01122139A (ja) 1987-11-05 1989-05-15 Fujitsu Ltd 半導体装置
JPH0719779B2 (ja) * 1988-06-10 1995-03-06 日本電気株式会社 半導体装置の製造方法
JPH04164330A (ja) * 1990-09-25 1992-06-10 Nec Corp 半導体装置の製造方法
US5336640A (en) 1991-01-28 1994-08-09 Kawasaki Steel Corporation Method of manufacturing a semiconductor device having an insulating layer composed of a BPSG film and a plasma-CVD silicon nitride film
US5474955A (en) * 1993-08-06 1995-12-12 Micron Technology, Inc. Method for optimizing thermal budgets in fabricating semconductors
JPH0817926A (ja) 1994-06-28 1996-01-19 Nippon Steel Corp 半導体装置の製造方法
TW275699B (en) * 1995-04-24 1996-05-11 Macronix Int Co Ltd Method of preparing and integrating polyspacer, barrier and BPSG composite
US20020197838A1 (en) * 1996-01-16 2002-12-26 Sailesh Chittipeddi Transistor fabrication method
KR100203134B1 (ko) * 1996-06-27 1999-06-15 김영환 반도체 소자의 층간절연막 평탄화방법
US5862057A (en) * 1996-09-06 1999-01-19 Applied Materials, Inc. Method and apparatus for tuning a process recipe to target dopant concentrations in a doped layer
US6114216A (en) * 1996-11-13 2000-09-05 Applied Materials, Inc. Methods for shallow trench isolation
US6159870A (en) * 1998-12-11 2000-12-12 International Business Machines Corporation Borophosphosilicate glass incorporated with fluorine for low thermal budget gap fill
US6261975B1 (en) * 1999-03-04 2001-07-17 Applied Materials, Inc. Method for depositing and planarizing fluorinated BPSG films
KR100343136B1 (ko) * 1999-03-18 2002-07-05 윤종용 이중 연마저지층을 이용한 화학기계적 연마방법
US6090725A (en) * 1999-08-30 2000-07-18 Mosel Vitelic Inc. Method for preventing bubble defects in BPSG film
US6261891B1 (en) * 2000-01-28 2001-07-17 United Microelectronics Corp. Method of forming a passivation layer of a DRAM
US6730619B2 (en) * 2000-06-15 2004-05-04 Samsung Electronics Co., Ltd. Method of manufacturing insulating layer and semiconductor device including insulating layer

Also Published As

Publication number Publication date
JP2002043314A (ja) 2002-02-08
US20030199146A1 (en) 2003-10-23
KR20010112877A (ko) 2001-12-22
US20020000644A1 (en) 2002-01-03
TWI247354B (en) 2006-01-11
US6569782B2 (en) 2003-05-27
JP3616035B2 (ja) 2005-02-02

Similar Documents

Publication Publication Date Title
US7041605B2 (en) Semiconductor contact structure and method of forming the same
US5525534A (en) Method of producing a semiconductor device using a reticle having a polygonal shaped hole
US6602748B2 (en) Method for fabricating a semiconductor device
KR20000011253A (ko) 반도체장치의절연막형성방법
KR100340207B1 (ko) 절연막 및 그의 제조 방법
KR101162480B1 (ko) 절연막 형성방법 및 이를 이용한 반도체 장치 제조방법
KR20030077929A (ko) 반도체 장치 및 그 제조 방법
KR100464862B1 (ko) 반도체 장치의 제조 방법
KR100352285B1 (ko) 반도체장치 및 그의 제조 방법
US7180129B2 (en) Semiconductor device including insulating layer
KR100341483B1 (ko) 고밀도 플라즈마 산화막에 의한 갭 매립 방법
KR100397177B1 (ko) 절연막 제조 방법 및 반도체 장치의 제조 방법
US6900118B2 (en) Method for preventing contact defects in interlayer dielectric layer
US6492214B2 (en) Method of fabricating an insulating layer
KR20010058645A (ko) 반도체장치의 층간절연막 형성방법
KR100353827B1 (ko) 반도체소자의 층간절연막 형성 방법
KR100784094B1 (ko) 반도체 소자의 절연막 형성 방법
KR20040020600A (ko) 반도체 소자의 절연막 형성방법
US8440557B2 (en) Method for fabricating a semiconductor device by considering the extinction coefficient during etching of an interlayer insulating film
KR20060017173A (ko) 반도체 소자의 절연막 형성 방법
KR100307967B1 (ko) 복합 반도체장치의 층간절연막 형성방법
KR100575886B1 (ko) 반도체 소자의 제조방법
KR19990056330A (ko) 반도체 소자의 갭 필링 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee