JPH0719779B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0719779B2 JPH0719779B2 JP63144072A JP14407288A JPH0719779B2 JP H0719779 B2 JPH0719779 B2 JP H0719779B2 JP 63144072 A JP63144072 A JP 63144072A JP 14407288 A JP14407288 A JP 14407288A JP H0719779 B2 JPH0719779 B2 JP H0719779B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- semiconductor device
- forming
- film
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に半導体領
域上に埋込みコンタクトを有する半導体装置の製造方法
に関する。
域上に埋込みコンタクトを有する半導体装置の製造方法
に関する。
従来、この種の埋込みコンタクトは第３図（ａ）に示す
ようにたとえば、Ｐ型シリコン基板１の所定の領域に素
子領域、n+拡散層５を形成したのち基板全面に絶縁膜６
を形成し、n+拡散層５上にコンタクトホールを開口す
る。次にLPCVD法により例えば、PH3とSiH4の混合ガスを
用いて厚さ１μｍのリンドープ多結晶シリコン13を成長
させ、CF4と酸素の混合ガスを用いたリアクティブイオ
ンエッチングでコンタクトホール部以外のリンドープ多
結晶シリコンを除去して第３図（ｂ）に示すように絶縁
膜７を露出させる。最後にスパッタ法により、たとえば
１％のシリコンを含んだアルミニウム11を１μｍの厚さ
に堆積し、写真蝕刻技術により所定の形状にパターンニ
ングして、第３図（ｃ）の半導体装置を得ていた。
ようにたとえば、Ｐ型シリコン基板１の所定の領域に素
子領域、n+拡散層５を形成したのち基板全面に絶縁膜６
を形成し、n+拡散層５上にコンタクトホールを開口す
る。次にLPCVD法により例えば、PH3とSiH4の混合ガスを
用いて厚さ１μｍのリンドープ多結晶シリコン13を成長
させ、CF4と酸素の混合ガスを用いたリアクティブイオ
ンエッチングでコンタクトホール部以外のリンドープ多
結晶シリコンを除去して第３図（ｂ）に示すように絶縁
膜７を露出させる。最後にスパッタ法により、たとえば
１％のシリコンを含んだアルミニウム11を１μｍの厚さ
に堆積し、写真蝕刻技術により所定の形状にパターンニ
ングして、第３図（ｃ）の半導体装置を得ていた。
上述した従来の技術はＰ型シリコン基板１上のn+拡散層
５とコンタクトを得る材料とコンタクトホールを埋込む
材料をリンドープ多結晶シリコン13で共用しているた
め、n+層５上では充分低いコンタクト抵抗を得られる
が、P+層上では整流接触となり使用できない。また、上
述のリンドープ多結晶シリコンの代わりに、ボロンドー
プ多結晶シリコンを使用すればP+層上では良好なコンタ
クトを得られるが、逆にn+層上では、整流性接触とな
る。このように一導電型の不純物をドープした多結晶シ
リコンで低抵抗のコンタクトを実現し、なおかつコンタ
クトホールを埋込む構成を得ようとすれば、単一導電型
の半導体装置にしか適用できないという欠点があった。
５とコンタクトを得る材料とコンタクトホールを埋込む
材料をリンドープ多結晶シリコン13で共用しているた
め、n+層５上では充分低いコンタクト抵抗を得られる
が、P+層上では整流接触となり使用できない。また、上
述のリンドープ多結晶シリコンの代わりに、ボロンドー
プ多結晶シリコンを使用すればP+層上では良好なコンタ
クトを得られるが、逆にn+層上では、整流性接触とな
る。このように一導電型の不純物をドープした多結晶シ
リコンで低抵抗のコンタクトを実現し、なおかつコンタ
クトホールを埋込む構成を得ようとすれば、単一導電型
の半導体装置にしか適用できないという欠点があった。
仮に、従来の技術でCMOS型半導体装置に埋込みコンタク
トを形成するならば、n-チャネル素子領域とP-チャネル
素子領域でコンタクトホールの開口から埋込みまで、完
全に独立した工程で形成する必要があり、工程数が増加
し、製造コストも増大する。この場合、両導電型半導体
領域に対して、抵抗性コンタクトを得られるノンドープ
多結晶シリコンでコンタクトホールを埋込むことも考え
られるが、ノンドープ多結晶シリコンは抵抗率が大きい
ため、コンタクトホールに大きな直列抵抗が形成され、
実質的なコンタクト抵抗は大きくなり使用に耐えない。
以上のように従来の技術はCMOS型半導体装置に対する実
用性に乏しかった。
トを形成するならば、n-チャネル素子領域とP-チャネル
素子領域でコンタクトホールの開口から埋込みまで、完
全に独立した工程で形成する必要があり、工程数が増加
し、製造コストも増大する。この場合、両導電型半導体
領域に対して、抵抗性コンタクトを得られるノンドープ
多結晶シリコンでコンタクトホールを埋込むことも考え
られるが、ノンドープ多結晶シリコンは抵抗率が大きい
ため、コンタクトホールに大きな直列抵抗が形成され、
実質的なコンタクト抵抗は大きくなり使用に耐えない。
以上のように従来の技術はCMOS型半導体装置に対する実
用性に乏しかった。
本発明の目的は、上述した欠点を取り除き、異なる導電
型の半導体領域に対しても低抵抗のコンタクトとコンタ
クトホールの埋込を同時に実現できる半導体装置の製造
方法を提供することにある。
型の半導体領域に対しても低抵抗のコンタクトとコンタ
クトホールの埋込を同時に実現できる半導体装置の製造
方法を提供することにある。
本発明の半導体装置の製造方法は、異なる導電型領域上
の開口部で電気的コンタクトをとる高融点金属化合物を
形成する工程と、各々の導電型領域上のコンタクトホー
ルに夫々同導電型の不純物イオンを添加する工程と、該
コンタクトホールに酸化物層を形成し熱処理する工程
と、該基板上にコンタクトホール埋込み層を形成する工
程と、該コンタクトホール部以外の領域で高融点金属化
合物を露出させる工程と、全面に配線用金属膜を形成し
た後、該金属膜と高融点金属化合物とを所定の形状にパ
ターンニングする工程とを有している。
の開口部で電気的コンタクトをとる高融点金属化合物を
形成する工程と、各々の導電型領域上のコンタクトホー
ルに夫々同導電型の不純物イオンを添加する工程と、該
コンタクトホールに酸化物層を形成し熱処理する工程
と、該基板上にコンタクトホール埋込み層を形成する工
程と、該コンタクトホール部以外の領域で高融点金属化
合物を露出させる工程と、全面に配線用金属膜を形成し
た後、該金属膜と高融点金属化合物とを所定の形状にパ
ターンニングする工程とを有している。
次に、本発明について図面を参照して説明する。
第１図（ａ）に示すようにＰ型シリコン基板１にフィー
ルド酸化膜３を形成して、素子領域を分離形成した後、
所定の位置にｎウェル２、n+拡散層５およびP+拡散層４
をイオン注入法を用いて形成する。基板１の表面に絶縁
膜６を形成した後、n+拡散層５、P+拡散層４上の絶縁膜
６に写真蝕刻法により開口を設ける。次に第１図（ｂ）
のようにスパッタ法によってたとえば膜厚1000Åのタン
グステンシリサイド７を堆積させた後、第１図（ｃ）に
示すようにP+拡散層４上を開口するフォトレジスト８を
設け、たとえば、エネルギー70KeV、ドーズ量１×1015c
m-2ボロンイオンを注入する。フォトレジスト８を剥離
した後、再び全面にフォトレジスト９を形成し、第１図
（ｄ）のようにn+層５上のフォトレジストのみ取り除い
て、たとえばエネルギー70KeV、ドーズ量１×1016cm-2
のリンイオンを注入する。フォトレジスト９を剥離した
後CVD法によりSiH4ガスを用いて、たとえば膜厚1000Å
の二酸化シリコン膜を成長させる。ここで二酸化シリコ
ン膜は熱処理時にタングステンシリサイド層７から注入
した不純物が抜け出さないようにするためのキャップで
ある。900℃窒素中で５分間熱処理し、注入したボロン
イオン及びリンイオンを活性化すると共に拡散させる。
緩衝ふっ酸溶液で二酸化シリコン膜を除去した後、LPCV
D法によりSiH4ガスを用いて多結晶シリコン膜10を１μ
ｍ堆積させる。このとき、多結晶シリコン膜の膜厚は、
少なくともコンタクトホールの短辺方向の長さの２分の
１以上であることが望ましい。また多結晶シリコン10の
導電型不純物濃度は任意でよい。その多結晶シリコン膜
10をCF4と酸素の混合ガスを用いたリアクティブイオン
エッチによりエッチバックし、第１図（ｅ）のようにコ
ンタクトホール以外の領域でタングステンシリサイド７
を露出させる。その後１％のシリコンを含んだアルミニ
ウム11をスパッタ法により１μｍ堆積し、写真蝕刻技術
により第１図（ｆ）に示すようにアルミニウム11及びタ
ングステンシリサイド７を所定の形状にパターンニング
する。
ルド酸化膜３を形成して、素子領域を分離形成した後、
所定の位置にｎウェル２、n+拡散層５およびP+拡散層４
をイオン注入法を用いて形成する。基板１の表面に絶縁
膜６を形成した後、n+拡散層５、P+拡散層４上の絶縁膜
６に写真蝕刻法により開口を設ける。次に第１図（ｂ）
のようにスパッタ法によってたとえば膜厚1000Åのタン
グステンシリサイド７を堆積させた後、第１図（ｃ）に
示すようにP+拡散層４上を開口するフォトレジスト８を
設け、たとえば、エネルギー70KeV、ドーズ量１×1015c
m-2ボロンイオンを注入する。フォトレジスト８を剥離
した後、再び全面にフォトレジスト９を形成し、第１図
（ｄ）のようにn+層５上のフォトレジストのみ取り除い
て、たとえばエネルギー70KeV、ドーズ量１×1016cm-2
のリンイオンを注入する。フォトレジスト９を剥離した
後CVD法によりSiH4ガスを用いて、たとえば膜厚1000Å
の二酸化シリコン膜を成長させる。ここで二酸化シリコ
ン膜は熱処理時にタングステンシリサイド層７から注入
した不純物が抜け出さないようにするためのキャップで
ある。900℃窒素中で５分間熱処理し、注入したボロン
イオン及びリンイオンを活性化すると共に拡散させる。
緩衝ふっ酸溶液で二酸化シリコン膜を除去した後、LPCV
D法によりSiH4ガスを用いて多結晶シリコン膜10を１μ
ｍ堆積させる。このとき、多結晶シリコン膜の膜厚は、
少なくともコンタクトホールの短辺方向の長さの２分の
１以上であることが望ましい。また多結晶シリコン10の
導電型不純物濃度は任意でよい。その多結晶シリコン膜
10をCF4と酸素の混合ガスを用いたリアクティブイオン
エッチによりエッチバックし、第１図（ｅ）のようにコ
ンタクトホール以外の領域でタングステンシリサイド７
を露出させる。その後１％のシリコンを含んだアルミニ
ウム11をスパッタ法により１μｍ堆積し、写真蝕刻技術
により第１図（ｆ）に示すようにアルミニウム11及びタ
ングステンシリサイド７を所定の形状にパターンニング
する。
次に本発明の第２の実施例を第２図を用いて説明する。
第１の実施例と全く同様な手順で第１図（ｄ）を得た
後、フォトレジスト９を剥離しCVD法により、SiH4ガス
を用いて膜厚1000Åの二酸化シリコン膜を成長させる。
LPCVD法により、たとえばB2H6,PH3及びSi(OC2H5)4の混
合ガスを用いて、膜厚１μｍのBPSG膜12を堆積し、900
℃、窒素中で10分間BPSG膜12のリフロー及びコンタクト
ホール部分にイオン注入されたボロンイオンとリンイオ
ンの活性化を兼ねた熱処理を行なう。そのBPSG膜12及び
下層の二酸化シリコン膜を、CF4と水素の混合ガスを用
いたリアクティブイオンエッチによりエッチバックし、
第２図（ａ）のようにコンタクトホール以外の領域でタ
ングステンシリサイドを露出させる。１％のシリコンを
含んだアルミニウム11をスパッタ法により１μｍ堆積
し、写真蝕刻技術によりアルミニウム11及びタングステ
ンシリサイド７を所定の形状にパターンニングして第２
図（ｂ）の半導体装置を得る。
第１の実施例と全く同様な手順で第１図（ｄ）を得た
後、フォトレジスト９を剥離しCVD法により、SiH4ガス
を用いて膜厚1000Åの二酸化シリコン膜を成長させる。
LPCVD法により、たとえばB2H6,PH3及びSi(OC2H5)4の混
合ガスを用いて、膜厚１μｍのBPSG膜12を堆積し、900
℃、窒素中で10分間BPSG膜12のリフロー及びコンタクト
ホール部分にイオン注入されたボロンイオンとリンイオ
ンの活性化を兼ねた熱処理を行なう。そのBPSG膜12及び
下層の二酸化シリコン膜を、CF4と水素の混合ガスを用
いたリアクティブイオンエッチによりエッチバックし、
第２図（ａ）のようにコンタクトホール以外の領域でタ
ングステンシリサイドを露出させる。１％のシリコンを
含んだアルミニウム11をスパッタ法により１μｍ堆積
し、写真蝕刻技術によりアルミニウム11及びタングステ
ンシリサイド７を所定の形状にパターンニングして第２
図（ｂ）の半導体装置を得る。
以上説明したように本発明は、コンタクトをとる材料
と、コンタクトホールを埋込む材料とを、それぞれタン
グステンシリサイドと、多結晶シリコンあるいはBPSG膜
といった別個の材料を使用することにより、CMOS型半導
体装置における実用的な埋込みコンタクトの製造方法を
提供できる効果がある。
と、コンタクトホールを埋込む材料とを、それぞれタン
グステンシリサイドと、多結晶シリコンあるいはBPSG膜
といった別個の材料を使用することにより、CMOS型半導
体装置における実用的な埋込みコンタクトの製造方法を
提供できる効果がある。
第１図（ａ）〜（ｆ）は本発明の第１の実施例を工程順
に示した半導体装置の縦断面図、第２図（ａ）〜（ｂ）
は第２の実施例を工程順に示した半導体装置の縦断面
図、第３図（ａ）〜（ｃ）は従来の技術を工程順に示し
た半導体装置の縦断面図である。 １……Ｐ型シリコン基板、２……ｎウェル層、３……フ
ィールド酸化膜、４……P+拡散層、５……n+拡散層、６
……絶縁膜、７……タングステンシリサイド層、8,9…
…フォトレジスト、10……多結晶シリコン、11……アル
ミニウム配線層、12……BPSG層、13……リンドープ多結
晶シリコン。
に示した半導体装置の縦断面図、第２図（ａ）〜（ｂ）
は第２の実施例を工程順に示した半導体装置の縦断面
図、第３図（ａ）〜（ｃ）は従来の技術を工程順に示し
た半導体装置の縦断面図である。 １……Ｐ型シリコン基板、２……ｎウェル層、３……フ
ィールド酸化膜、４……P+拡散層、５……n+拡散層、６
……絶縁膜、７……タングステンシリサイド層、8,9…
…フォトレジスト、10……多結晶シリコン、11……アル
ミニウム配線層、12……BPSG層、13……リンドープ多結
晶シリコン。
Claims (1)
- 【請求項１】一導電型半導体基板に逆導電型領域、及び
一導電型領域を形成する工程と、該半導体基板上に絶縁
膜を形成する工程と、前記逆導電型領域及び一導電型領
域上の前記絶縁膜に開口を設ける工程と、該一導電型半
導体基板上に高融点金属化合物層を形成する工程と、該
開口部を埋める埋込み層を形成する工程と、該開口部以
外の領域の前記高融点金属化合物層を露出させる工程
と、該半導体基板上に配線用金属膜を形成する工程と、
該金属膜と前記高融点金属化合物層を所定の形状のパタ
ーンニングする工程とを含むことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63144072A JPH0719779B2 (ja) | 1988-06-10 | 1988-06-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63144072A JPH0719779B2 (ja) | 1988-06-10 | 1988-06-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH021922A JPH021922A (ja) | 1990-01-08 |
| JPH0719779B2 true JPH0719779B2 (ja) | 1995-03-06 |
Family
ID=15353631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63144072A Expired - Lifetime JPH0719779B2 (ja) | 1988-06-10 | 1988-06-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719779B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100340207B1 (ko) * | 2000-06-15 | 2002-06-12 | 윤종용 | 절연막 및 그의 제조 방법 |
| US6730619B2 (en) | 2000-06-15 | 2004-05-04 | Samsung Electronics Co., Ltd. | Method of manufacturing insulating layer and semiconductor device including insulating layer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5748249A (en) * | 1980-09-08 | 1982-03-19 | Nec Corp | Semiconductor device |
| JPS6334954A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | 半導体装置およびその製造方法 |
-
1988
- 1988-06-10 JP JP63144072A patent/JPH0719779B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5748249A (en) * | 1980-09-08 | 1982-03-19 | Nec Corp | Semiconductor device |
| JPS6334954A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH021922A (ja) | 1990-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0146895B1 (en) | Method of manufacturing semiconductor device | |
| US4538344A (en) | Method of forming electrode/wiring layer | |
| US4235011A (en) | Semiconductor apparatus | |
| US5217909A (en) | Method for manufacturing a bipolar transistor | |
| JP2954263B2 (ja) | 半導体装置の製造方法 | |
| JPH0324737A (ja) | 半導体装置およびその製造方法 | |
| JPH0719779B2 (ja) | 半導体装置の製造方法 | |
| EP0231740A2 (en) | A polysilicon self-aligned bipolar device and process of manufacturing same | |
| JPH01205569A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2874234B2 (ja) | 半導体装置の製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2609313B2 (ja) | バイポーラ修正型アイソプレーナ集積回路構成体及びその製造方法 | |
| JP2590604B2 (ja) | 半導体装置の製造方法 | |
| KR930011113B1 (ko) | 반도체장치의 접촉플러그 제조방법 | |
| JP2773938B2 (ja) | 半導体装置の製造方法 | |
| JPS6220711B2 (ja) | ||
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04118924A (ja) | 半導体装置の製造方法 | |
| JPH0590196A (ja) | 半導体装置の製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JPH01143358A (ja) | Ｍｏｓ型半導体集積回路装置の製造方法 | |
| JP2792094B2 (ja) | 半導体装置の製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080306 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 14 |