JP3616035B2 - 絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法 - Google Patents

絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3616035B2
JP3616035B2 JP2001167837A JP2001167837A JP3616035B2 JP 3616035 B2 JP3616035 B2 JP 3616035B2 JP 2001167837 A JP2001167837 A JP 2001167837A JP 2001167837 A JP2001167837 A JP 2001167837A JP 3616035 B2 JP3616035 B2 JP 3616035B2
Authority
JP
Japan
Prior art keywords
insulating film
film
substrate
seed layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001167837A
Other languages
English (en)
Other versions
JP2002043314A (ja
Inventor
眞鎬 田
炳徳 崔
鍾昇 李
泰旭 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002043314A publication Critical patent/JP2002043314A/ja
Application granted granted Critical
Publication of JP3616035B2 publication Critical patent/JP3616035B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法に関するものであり、より詳細にはホウ素（ｂｏｒｏｎ：Ｂ）および燐（ｐｈｏｓｐｈｏｒｏｕｓ：Ｐ）を添加する量を最適化するためのＢＰＳＧ膜（ＢＰＳＧｌａｙｅｒ：ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ ｌａｙｅｒ）を含む絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近来、コンピュータのような情報媒体の急速な普及に伴って、半導体装置は飛躍的に発展している。その機能面において、半導体装置は高速に動作することと同時に大容量の貯蔵能力を有することが要求される。このような要求に応じて、半導体装置の集積度、信頼度および応答速度などを向上させる方向に製造技術が発展してきた。そして、半導体装置の集積度などの向上のための主技術として、絶縁膜または導電膜などを含む膜を形成するための加工技術は重要な位置を占有している。
【０００３】
膜を形成するための加工技術は、大きく物理気相蒸着（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）と化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）に区分することができる。このうち、化学気相蒸着は、形成しようとする対象物質の元素を含む気体ソースと反応気体とを基板上に供給し、基板を加熱して化学反応が発生するようにすることで、基板上に膜を形成する加工技術である。
【０００４】
半導体装置のうちで、ＤＲＡＭ素子を例として挙げると、１６メガビットＤＲＡＭ（１６Ｍｅｇａ ｂｉｔ ＤＲＡＭ）および６４メガビットＤＲＡＭの量産から、最近では２５６メガビットＤＲＡＭの量産化が進行しており、これに加えて、ギガビットＤＲＡＭ（Ｇｉｇａ ｂｉｔ ＤＲＡＭ）のように高集積化に対応した量産研究が進行している。
【０００５】
これによって、半導体装置の製造に利用される膜形成のための加工技術に関する要求は段々厳しくなる。これは、絶縁膜または導電膜などを含む膜を多層構造に形成し、膜を０．１５μｍ以下デサインルール（ｄｅｓｉｇｎ ｒｕｌｅ）の微細パターンを有する構造などに形成するためである。膜を微細パターンを有する構造に形成する場合、微細パターンを形成するための工程特性は、微細パターンが形成される膜だけでなく、膜の下部に形成されている下部膜ならびに膜の上部に形成する上部膜などにも影響を及ぼす。このため、膜を形成するときに、膜形成以前または以後の工程特性に従う膜の化学的、物理的特性が十分に考慮されなければならない。
【０００６】
膜のうちで、メタル配線の電気的絶縁または表面保護などのために形成される絶縁膜は、酸化物に燐をドーピングしたＰＳＧ膜（ＰＳＧ ｌａｙｅｒ：ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ ｌａｙｅｒ）または酸化物にホウ素および燐をドーピングしたＢＰＳＧ膜などが主に選択される。これは、ステップカバレッジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）が優れ、水分に対する拡散障壁に作用してアルカリイオン（ａｌｋａｌｉ ｉｏｎ）をゲッタリング（ｇｅｔｔｅｒｉｎｇ）し、膜を形成するための工程を低温などで容易に実施することができるためである。
【０００７】
しかし、膜を形成した後に膜をリフロー（ｒｅｆｌｏｗ）する時、膜が拡散障壁に作用し十分な流動性を有するために、膜は下部に水分を伝達する媒介として作用する。従って、膜の下部に、水分によって損傷を受ける材質で構成される膜またはシリコン材質の基板などがある場合には、深刻な問題を招来する。そのため、膜を形成するときに、水分による影響を最小化にするための方法が考慮されなければならない。
【０００８】
ＰＳＧ膜またはＢＰＳＧ膜などを含む絶縁膜の形成の例は、ダウスンら（Ｄａｗｓｏｎ ｅｔ ａｌ．）に許与された米国特許第４，６６８，９７３号、日本特開昭５９−２２２９４５号、日本特開平１−１２２１３９号および日本特開平８−１７９２６号などに開示されている。
【０００９】
米国特許第４，６６８，９７３号に開示された発明によると、基板上に窒化珪素膜を形成した後に、窒化珪素膜の上に燐が７％以下で添加されるＰＳＧ膜を形成する。これにより、ＰＳＧ膜をリフローしても、窒化珪素膜によって水分が基板に浸透することを阻止する。かつ、ＰＳＧ膜に開口部を形成しても、窒化珪素膜によって基板が直接露出しないので、基板が酸化することを阻止する。
【００１０】
日本特開昭５９−２２２９４５号に開示された発明によると、基板上に窒化珪素膜を形成した後に、窒化珪素膜上にＢＰＳＧ膜を形成する。これにより、ＢＰＳＧ膜をリフローしても、窒化珪素膜によって水分が基板に浸透することを阻止し、基板が直接露出して酸化することを阻止する。
【００１１】
日本特開平１−１２２１３９号に開示された発明によると、基板およびゲート電極上に連続的に窒化珪素膜を形成した後に、ホウ素を含有するＰＳＧ膜を形成する。これにより、ＰＳＧ膜をリフローしても、窒化珪素膜によって水分が基板だけでなくゲート電極に浸透することを阻止する。
【００１２】
日本特開平８−１７９２６号に開示された発明によると、ポリシリコン膜上に酸化珪素膜を形成した後に、酸化珪素膜上にＢＰＳＧ膜を形成する。これにより、ＢＰＳＧ膜をリフローしても、酸化珪素膜によって水分がポリシリコン膜または基板に浸透することを阻止する。
【００１３】
このように、ＰＳＧ膜またはＢＰＳＧ膜などを含む絶縁膜を形成するときに、膜を窒化珪素膜上に形成することで、水分などによる影響を最小化にすることができる。そして、絶縁膜の所定部をエッチングし開口部を有する絶縁膜パターンを形成するときに、窒化珪素膜は、エッチングによって下部膜または基板が損傷することを阻止する。
【００１４】
そして、微細な開口部またはゲート電極で構成される凹凸部を有する最近の半導体装置の製造では、開口部またはゲート電極間の凹部にＢＰＳＧ膜を含む絶縁膜の十分な充填のための特性も考慮しなければならない。これによって、テトラエチルオルトシリケート（ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ：ＴＥＯＳ）、トリエチルボレート（ｔｒｉｅｔｈｙｌｂｏｒａｔｅ：ＴＥＢ）、トリエチルホスフェート（ｔｒｉｅｔｈｙｌｐｈｏｓｐｈａｔｅ：ＴＥＰＯ）、酸素ガス、オゾンガスなどを使用し、化学気相蒸着を実施してＢＰＳＧ膜を形成する。
【００１５】
このように、水分の浸透およびエッチングによる損傷を阻止し、十分な充填特性を有するための絶縁膜は、主に窒化珪素膜を形成した後に窒化珪素膜上にＢＰＳＧ膜を形成して形成される。
ＢＰＳＧ膜の形成は、次のとおりである。まず、酸素ガスを利用して、ＢＰＳＧ膜を容易に形成するための酸化性雰囲気を組成する。そして、テトラエチルオルトシリケートおよび酸素ガスを使用して、窒化珪素膜から構成されるエッチング阻止膜上に第１シード層を形成した後に、トリエチルボレート、トリエチルホスフェート、テトラエチルオルトシリケートおよび酸素ガスを使用して、第１シード層上に第２シード層を形成する。第１シード層および第２シード層は、ＢＰＳＧ膜に添加されるホウ素および燐の含量決定に寄与する。続いて、トリエチルボレート、トリエチルホスフェート、テトラエチルオルトシリケートおよびオゾンガスを使用して、第１シード層および第２シード層を含むエッチング阻止膜上にＢＰＳＧ膜を形成する。この時、ＢＰＳＧ膜は燐の含量が相対的に豊富に形成される。これは、第２シード層を形成するときに、トリエチルホスフェートを使用するためであり、十分な流動性を確保し、後続のリフロー工程でＢＰＳＧ膜を凹部内に容易に充填するためのものである。
【００１６】
そして、ＢＰＳＧ膜を窒素ガスを使用してリフローし、ＢＰＳＧ膜表面を平坦に形成すると同時に凹凸部のうちで、凹部内を絶縁膜へ十分に充填させる。
しかし、凹部内ではＢＰＳＧ膜が十分に充填されず、ボイド（ｖｏｉｄ）が頻繁に形成される。これはＢＰＳＧ膜を窒素ガスを使用してリフローするためである。
【００１７】
これによって、窒素ガスの代わりに最近では酸素ガスおよび水素ガスを使用してＢＰＳＧ膜をリフローし、ボイドの形成を最小化にする。
しかし、酸素ガスおよび水素ガスを使用してＢＰＳＧ膜をリフローするときに、ＢＰＳＧ膜の下部にあるエッチング阻止膜の厚みが減少する。これは燐の含量を決定するトリエチルホスフェートがリフローを実施するとき、酸素ガスおよび水素ガスと反応して燐酸（ｐｈｏｓｐｈｏｒｉｃ ａｃｉｄ：Ｈ３ＰＯ４）を生成し、生成された燐酸がエッチング阻止膜をエッチングするためである。
【００１８】
リフロー以前と以後のエッチング阻止膜の厚みを透過電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ：ＴＥＭ）を使用して分析した結果、リフロー以後のエッチング阻止膜の厚みが以前より約３０％減少することを確認することができた。かつ、オージェ電子分析機（ａｕｇｅｒ ｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ：ＡＥＳ）を使用してリフロー以後のエッチング阻止膜を分析した結果、エッチング阻止膜を構成する酸化物がリフロー以前より約０．２倍程度増加することを確認することができた。すなわち、リフローを通じてエッチング阻止膜の厚みが減少し、酸化が進行中であることを確認することができた。
【００１９】
これによって、リフローを実施した後に、ＢＰＳＧ膜を開口部を有するＢＰＳＧ膜パターンに形成するためのエッチングをするときに、エッチング阻止膜によるエッチング制御が適切に行われない。そのため、エッチング阻止膜の下部にある基板が露出したり、ひどい場合には、基板自体がエッチングされる状況が発生する。そして、自己整列コンタクト（ｓｅｌｆ ａｌｉｇｎ ｃｏｎｔａｃｔ）などのような微細パターンを要求する最近の半導体装置の製造においてエッチング阻止膜の厚み減少は、ゲート電極間のショルダーマージン（ｓｈｏｕｌｄｅｒ
ｍａｒｇｉｎ）を十分に確保できない原因として作用する。
【００２０】
燐が相対的に豊富なＢＰＳＧ膜の代わりに、ホウ素含量が相対的に豊富なＢＰＳＧ膜を形成する場合、十分な流動性を確保できないこととして、凹部内にＢＰＳＧ膜が充填されず、ボイドが生成される。かつ、ホウ素含量が豊富なＢＰＳＧ膜は等方性エッチング特性を有するために、開口部を形成するためのエッチングをする場合、開口部が設定された直径（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ：ＣＤ）より大きく形成される。従って、開口部を充填するための後続工程をするときに、開口部が完全に充填されず、ボイドが形成される。これは、設定された直径より大きな開口部が形成されるが、充填は設定された直径の基準から行われるためである。このような開口部に充填させる膜がメタル膜である場合には、ボイドはブリッジ（ｂｒｉｄｇｅ）の原因として作用する。
【００２１】
このように、ＢＰＳＧ膜に添加される燐およびホウ素の含量を適切に調節しない場合、下部のエッチング阻止膜の厚みが減少したり、等方性エッチング特性を有することになる。従って、厚み減少やエッチング特性の不良の原因に作用するため、半導体装置の製造に伴う信頼度が低下する問題点がある。
【００２２】
【発明が解決しようとする課題】
本発明の第１目的は、ホウ素および燐含量を最適化すると同時に特性の変化がないＢＰＳＧ膜を含む絶縁膜を提供することにある。
本発明の第２目的は、ホウ素および燐含量を最適化すると同時に特性の変化がないＢＰＳＧ膜を含む絶縁膜の製造方法を提供することにある。
【００２３】
本発明の第３目的は、ホウ素および燐含量を最適化すると同時に特性の変化がないＢＰＳＧ膜で構成される絶縁膜を含む半導体装置を提供することにある。
本発明の第４目的は、ホウ素および燐含量を最適化すると同時に特性の変化がないＢＰＳＧ膜で構成される絶縁膜を含む半導体装置の製造方法を提供することにある。
【００２４】
【課題を解決するための手段】
前述した第１目的を達成するための本発明の絶縁膜は、半導体装置を構成する部材（ｍｅｍｂｅｒｓ）のうちで、テトラエチルオルトシリケートに５．２５から５．７５重量％のホウ素ならびに２．７５から４．２５重量％の燐が添加されたＢＰＳＧ膜を含む。
【００２５】
前述した第２目的を達成するための本発明の絶縁膜の製造方法は、酸素ガスを使用して基板上に絶縁膜を形成するための酸化性雰囲気を組成する段階と、テトラエチルオルトシリケートおよび酸素ガスを使用し基板上に絶縁膜の形成のための第１シード層を形成する段階と、トリエチルボレート、テトラエチルオルトシリケートおよび酸素ガスを使用しホウ素の含量調節が可能である絶縁膜形成のための第２シード層を第１シード層上に形成する段階と、トリエチルボレート、トリエチルホスフェート、テトラエチルオルトシリケートおよびオゾンガスを使用し第１シード層および第２シード層を含む基板上にホウ素および燐の含量調節が可能であるＢＰＳＧ膜を形成する段階とを含む。
【００２６】
絶縁膜は、次のように製造することができる。まず、酸化性雰囲気を形成した後に、テトラエチルオルトシリケートおよび酸素ガスを１：５．４から５．８の混合比を有するように供給して基板上に第１シード層を形成し、テトラエチルオルトシリケート、トリエチルボレートおよび酸素ガスを１：０．２から０．３：５．４から５．８の混合比を有するように供給して第２シード層を形成する。そして、第１シード層および第２シード層上にテトラエチルオルトシリケート、トリエチルボレート、トリエチルホスフェートおよびオゾンガスを１：０．２から０．３：０．０９から０．１２：５．４から５．８の混合比を有するように供給してＢＰＳＧ膜を形成する。この時、絶縁膜は、ヘリウムガスおよび窒素ガスを１：１．８から２．２の混合比を有するように供給して形成する真空状態で形成する。
【００２７】
基板上には、窒化珪素膜により構成されるエッチング阻止膜を形成するが、これは絶縁膜をエッチングするときに、エッチングによって基板が損傷することを阻止するエッチング制御をするためのものである。
絶縁膜の製造方法は、水素ガスおよび酸素ガスを使用してリフローし、表面を平坦に形成すると同時に基板上の凹凸部のうちで凹部内に充填する段階をさらに含む。
【００２８】
絶縁膜を水素ガスおよび酸素ガスを使用してリフローしても、エッチング阻止膜がエッチングされることを防止し、等方性エッチング特性を低下させることができる。そのため、凹部に十分な充填を達成すると同時に絶縁膜を異方性エッチングすることができる。従って、ＢＰＳＧ膜を含む絶縁膜は、自己整列コンタクトと微細パターンを形成するときに、適切に応用することができる。
【００２９】
前述した第３目的を達成するための本発明の半導体装置は、ゲート電極が形成され、ゲート電極両側下部にソースおよびドレーンが形成されている基板と、基板およびゲート電極上に連続的に形成され、５．２５から５．７５重量％のホウ素ならびに２．７５から４．２５重量％の燐が添加された絶縁膜とを備える。
【００３０】
基板は、エッチングによって基板が損傷することを阻止するためのエッチング阻止膜を含み、絶縁膜は、テトラエチルオルトシリケートにホウ素および燐を添加して形成するＢＰＳＧ膜を含む。
前述した第４目的を達成するための本発明の半導体の製造方法は、エッチングによって基板が損傷することを阻止するためのエッチング阻止膜を基板上に形成する段階と、エッチング阻止膜上に５．２５から５．７５重量％のホウ素ならびに２．７５から４．２５重量％の燐を添加した絶縁膜を形成する段階と、絶縁膜をリフローして絶縁膜表面を平坦に形成すると同時に凹凸部のうちで凹部を絶縁膜で充填する段階と、絶縁膜の所定部をエッチングし、所定部の下部にあるエッチング阻止膜表面が露出する開口部を有する絶縁膜パターンを形成する段階とを含む。
【００３１】
基板は、凹凸部を有し、凹凸部はゲート電極または開口部を有するパターンによって形成される。
エッチング阻止膜は、窒化珪素を使用して６０から１４０Å程度の厚みを有するように形成し、絶縁膜は９，０００から１０，０００Å程度の厚みを有するように形成する。この時、エッチング阻止膜および絶縁膜は化学気相蒸着により形成する。
【００３２】
従って、凹部に十分な充填を達成すると同時に絶縁膜を異方性エッチングすることができる。これは、燐およびホウ素が添加される量を最適化して、ＢＰＳＧ膜を含む絶縁膜をリフローしてもエッチング阻止膜がエッチングされることを防止し、等方性エッチング特性を低下させるためである。
これによって、ＢＰＳＧ膜を含む絶縁膜は０．１５μｍ以下のデサインルールを要求する自己整列コンタクトなどと微細パターンを形成するときに適切に応用することができる。
【００３３】
【発明の実施の形態】
以下、図面を参照して本発明の望ましい一実施例を詳細に説明する。
図１から図６は、本発明の一実施例による絶縁膜の製造方法を説明するための断面図である。
図１に示すように、まず基板１０上にエッチング阻止膜１２を形成する。エッチング阻止膜１２は窒化珪素を使用した化学気相蒸着を実施して形成する。これによって、エッチング阻止膜１２は以後、基板１０上に形成する絶縁膜をエッチングするときに、エッチングによって基板１０が損傷することを阻止すると同時に、基板１０が露出して酸化されることを防止する。かつ、エッチング阻止膜１２は、絶縁膜をリフローするときに生成される水分が絶縁膜を媒介として移動し基板１０に浸透することを阻止する。
【００３４】
続いて、エッチング阻止膜１２上に、ホウ素および燐が添加されたＢＰＳＧ膜を含む絶縁膜を形成する。絶縁膜は主に化学気相蒸着を実施して形成する。
図７は本発明の一実施例による絶縁膜を製造するための製造装置を示す構成図である。
【００３５】
図７を参照すれば、基板３０が置かれるステージ（ｓｔａｇｅ）２００が設置されている。ステージ２００には基板３０を加熱するための部材が設置され、絶縁膜を形成するときに、基板３０を加熱する。そして、ステージ２００には基板３０を上、下にリフティング（ｌｉｆｔｉｎｇ）するための部材が設置され、絶縁膜を形成するときに基板３０を上、下にリフティングする。この時、基板３０のリフティングは絶縁膜の均一性に影響を及ぼすために、各段階ごとにリフティングする間隔を制御する。基板３０が置かれるステージ２００を含むチャンバ２０内に、各段階ごとに反応ガスを供給するガス供給ライン２１０ａ、２１０ｂならびにガス供給ライン２１０ａ、２１０ｂを通じて供給される反応ガスを混合するためのガス混合ボックス２２０が設置されている。
【００３６】
図８は、図７に示す反応ガスが混合される過程を示す模式図である。
図８を参照すれば、ガス供給ライン２１０ａ、２１０ｂが連結されるガス混合ボックス２２０が設置されている。反応ガスはガス混合ボックス２２０に各々供給されて、ガス混合ボックス２２０内で混合されチャンバ２０内に供給される。
【００３７】
ガス混合ボックス２２０を通じて供給される反応ガスをチャンバ２０内にある基板３０上に均一に供給するためのプレート（ｐｌａｔｅ）２３０が設置されている。プレート２３０の前面にはガスを供給するためのホールが形成され、ガスはホールを通じて基板３０上に均一に供給される。
【００３８】
チャンバを含む装置を使用した絶縁膜の形成は次のとおりである。
図２を参照すれば、エッチング阻止膜１２が形成された基板１０をチャンバ２０内へ移送した後に、チャンバ２０内に酸素ガスを供給する。酸素ガスは、約４，５００ｓｃｃｍで供給されて、基板１０を含む周辺を酸化性雰囲気１３に組成する。この時、チャンバ２０と連結されるポンピング部材を使用してチャンバ２０内を真空状態に形成するが、真空状態は約２，０００ｓｃｃｍで供給されるヘリウムガスならびに約４，０００ｓｃｃｍで供給される窒素ガスを使用して形成する。また、ステージ２００は約４８０℃の温度を維持しながら基板を加熱するが、この時、ステージ２００とプレート２３０の間隔は約６００ミルス（ｍｉｌｓ）を維持している（１ｍｉｌｓ＝２５μｍである）。このような酸化性雰囲気１３の組成は絶縁膜の均一性を維持するために行われ、約２秒間続けられる。
【００３９】
図３に示すように、酸化性雰囲気１３を形成した後に、テトラエチルオルトシリケートおよび酸素ガスを使用してエッチング阻止膜１２上に第１シード層１４を形成する。この時、テトラエチルオルトシリケートは約８００ｓｃｃｍで供給され、酸素ガスは約４，５００ｓｃｃｍで供給される。なお、以前の酸化性雰囲気１３を組成するための酸素ガスは続けて供給され、それに従ってテトラエチルオルトシリケートが供給される構成を有する。これによって、ガスはガス混合ボックス２２０を通じて混合され、プレート２３０を通じて基板１０上に均一に供給され、第１シード層１４を形成する。また、チャンバ２０は真空状態を続けて維持する。かつ、ステージ２００は約４８０℃の温度を維持しながら基板１０を加熱するが、この時、ステージ２００とプレート２３０の間隔は約４００ミルスを維持している。このような第１シード層１４の形成は約６０秒間続けられる。
【００４０】
図４に示すように、第１シード層１４を形成したあと、トリエチルボレート、テトラエチルオルトシリケートおよび酸素ガスを使用して第１シード層１４上に第２シード層１６を形成する。この時、トリエチルボレートは約２００ｓｃｃｍで供給され、テトラエチルオルトシリケートは約８００ｓｃｃｍで供給され、酸素ガスは約４，５００ｓｃｃｍで供給される。そして、以前の第１シード層１４を形成するためのテトラエチルオルトシリケートおよび酸素ガスは続けて供給され、それに従ってトリエチルボレートが供給される構成を有する。これによって、ガスはガス混合ボックス２２０を通じて混合され、プレート２３０を通じて基板１０上に均一に供給され、第２シード層１６を形成する。かつ、チャンバ２０は真空状態を続けて維持する。また、ステージ２００は約４８０℃の温度を維持しながら基板１０を加熱するが、この時、ステージ２００とプレート２３０の間隔は約３１０ミルスを維持している。このような第２シード層１６の形成は約２３秒間続けられる。
【００４１】
トリエチルボレートはＢＰＳＧ膜を含む絶縁膜を形成するとき、絶縁膜に添加されるホウ素の原料として使用されるが、副産物の生成なしにテトラエチルオルトシリケートと混合され、熱に安定である。そのため、最近では絶縁膜を形成するときにトリエチルボレートが使用される。
【００４２】
図５に示すように、第２シード層１６を形成した後に、トリエチルボレート、トリエチルホスフェート、テトラエチルオルトシリケートおよびオゾンガスを使用して、第１シード層１４および第２シード層１６を含むエッチング阻止膜１２上にＢＰＳＧ膜を含む絶縁膜１８を形成する。この時、トリエチルボレートは約２００ｓｃｃｍで供給され、トリエチルホスフェートは約８５ｓｃｃｍで供給され、テトラエチルオルトシリケートは約８００ｓｃｃｍで供給され、オゾンガスは約４，５００ｓｃｃｍで供給される。そして、以前の第２シード層１６を形成するためのテトラエチルオルトシリケートおよびトリエチルボレートは続けて供給され、酸素ガスの供給は中断され、それに従ってトリエチルホスフェートおよびオゾンガスが供給される構成を有する。これによって、ガスはガス混合ボックス２２０を通じて混合され、プレート２３０を通じて基板１０上に均一に供給され、絶縁膜１８を形成する。かつ、チャンバ２０は真空状態を続けて維持する。そして、ステージ２００は約４８０℃の温度を維持しながら基板１０を加熱するが、この時、ステージ２００とプレート２３０の間隔は約３１０ミルスを維持している。このような絶縁膜１８の形成は約１６０秒間続けられる。
【００４３】
トリエチルホスフェートは、ＢＰＳＧ膜を含む絶縁膜１８を形成するときに、絶縁膜１８に添加される燐の原料として使用されるが、最近ではホスフィン（ＰＨ）の代わりに主に使用される。
図９は本実施例の絶縁膜を製造するときに供給される材料を各段階別に分類した図である。
【００４４】
図９を参照すれば、酸素ガスは酸化性雰囲気の組成、ならびに第１シード層および第２シード層を形成するときに供給され、テトラエチルオルトシリケートは第１シード層、第２シード層および絶縁膜を形成するときに供給され、トリエチルボレートは第２シード層および絶縁膜を形成するときに供給され、トリエチルホスフェートおよびオゾンガスは絶縁膜を形成するときに供給される。
【００４５】
このように、ホウ素の原料として供給されるトリエチルボレートならびに燐の原料として供給されるトリエチルホスフェートを制御することにより、約５．５重量％のホウ素および約３．０重量％の燐を有するＢＰＳＧ膜を含む絶縁膜を形成することができる。これにより、十分な流動性を確保すると同時に表面の均一性を確保することができる絶縁膜を形成することができる。
【００４６】
図６に示すように、酸素ガスおよび水素ガスを使用して絶縁膜１８をリフローする。これによって、絶縁膜１８表面が平坦に形成されると同時に、基板１０上の凹凸部のうちで凹部内を絶縁膜１８に充填させる。この時、リフローは約８５０℃の温度で行われる。そして、リフローを実施するとき、水分が生成され、ＢＰＳＧ膜を含む絶縁膜１８は水分に対する拡散障壁として作用し、アルカリイオン（ａｌｋａｌｉ ｉｏｎ）をゲッタリング（ｇｅｔｔｅｒｉｎｇ）する。しかし、エッチング阻止膜１２によって、水分が基板１０に浸透することは阻止される。
【００４７】
さらに、絶縁膜１８をリフローしても、エッチング阻止膜１２の厚みの減少を１０ナ以内に阻止することができる。これは、燐の原料として添加されるトリエチルホスフェートと水分が反応して燐酸を生成する程度を最小化にすることができるためである。即ち、トリエチルホスフェートを供給する段階を図９に示されたように絶縁膜を形成する段階に限定して、ＢＰＳＧ膜を含む絶縁膜１８に約３重量％の燐を添加するためである。
【００４８】
エッチング阻止膜１２の厚みの減少を阻止すると同時に、十分な充填が得られ、絶縁膜１８に開口部を有する絶縁膜パターンを形成するためのエッチングをするときに、異方性エッチング特性を十分に確保することができる。これによって、開口部の直径を設定された大きさに形成することができる。これはＢＰＳＧ膜を含む絶縁膜１８にホウ素および燐が添加される量を最適化にするためである。
【００４９】
即ち、５．５重量％のホウ素ならびに３．０重量％燐が添加されたＢＰＳＧ膜を含む絶縁膜１８を形成することにおいて、絶縁膜１８をリフローするときに発生するエッチング阻止膜１２の厚み減少を最小化にすることができ、十分な充填効果および異方性エッチング特性を確保することができる。
【００５０】
本発明者はＢＰＳＧ膜を含む絶縁膜の特性を変化させないホウ素および燐の含量の最適条件を追求するため多くの努力をし、これによって最適条件を求めることができた。
図１０および図１１は、ホウ素および燐が添加される量によって、リフロー以後にエッチング阻止膜の厚みが変化する結果を示すグラフである。
【００５１】
図１０に、５．５重量％、６．０重量％および６．５重量％の含量を有するようにホウ素を添加し、各々に対応して３．０重量％、３．５重量％および４．０重量％の含量を有するように燐を添加したＢＰＳＧ膜をリフローした後に、ＢＰＳＧ膜の下部にあるエッチング阻止膜が減少した厚みを測定した結果を示す。
【００５２】
まず、◇で示した結果で、３．０重量％の燐ならびに５．５重量％のホウ素が添加されたＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約１０Å減少することを確認することができ、３．０重量％の燐ならびに６．０重量％のホウ素が添加されたＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約１５Å減少することを確認することができ、３．０重量％の燐ならびい６．５重量％のホウ素が添加されたＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約２２Å減少することを確認することができる。
【００５３】
□で示した結果で、３．５重量％の燐ならびに５．５重量％のホウ素が添加されたＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約１５Å減少することを確認することができ、３．５重量％の燐ならびに６．０重量％のホウ素が添加されたＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約２５Å減少することを確認することができ、３．５重量％の燐ならびに６．５重量％のホウ素が添加されたＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約３５Å減少することを確認することができる。
【００５４】
△で示した結果で、４．０重量％の燐ならびに５．５重量％のホウ素が添加されたＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約１３Å減少することを確認することができ、４．０重量％の燐ならびに６．０重量％のホウ素が添加されたＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約３５Å減少することを確認することができ、４．０重量％の燐ならびに６．５重量％のホウ素が添加されたＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約４５Å減少することを確認することができる。
【００５５】
図１１に、３．０重量％、３．５重量％および４．０重量％の含量を有するように燐を添加し、各燐含量に対応して５．５重量％、６．０重量％および６．５重量％の含量を有するようにホウ素を添加したＢＰＳＧ膜をリフローした後に、ＢＰＳＧ膜の下部にあるエッチング阻止膜の減少した厚みを測定した結果を示す。
【００５６】
まず、◇で示した結果で、３．０重量％の燐ならびに５．５重量％のホウ素が添加されたＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約８Å減少することを確認することができ、３．５重量％の燐ならびに５．５重量％のホウ素が添加されたＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約１３Å減少することを確認することができ、４．０重量％の燐ならびに５．５重量％のホウ素が添加されるＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約１２Å減少することを確認することができる。
【００５７】
□で示した結果で、３．０重量％の燐ならびに６．０重量％のホウ素が添加されたＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約１５Å減少することを確認することができ、３．５重量％の燐ならびに６．０重量％のホウ素が添加されたＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約２５Å減少することを確認することができ、４．０重量％の燐ならびに６．０重量％のホウ素が添加されたＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約３５Å減少することを確認することができる。
【００５８】
△で示した結果で、３．０重量％の燐ならびに６．５重量％のホウ素が添加されたＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約２２Å減少することを確認することができ、３．５重量％の燐ならびに６．５重量％のホウ素が添加されたＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約３５Å減少することを確認することができ、４．０重量％の燐ならびに６．５重量％のホウ素が添加されたＢＰＳＧ膜の場合には、エッチング阻止膜の厚みが約４５Å減少することを確認することができる。
【００５９】
従って、ホウ素を５．５重量％添加した場合、燐の含量には殆ど影響を受けないことを確認することができた。そして、５．５重量％のホウ素ならびに３．０重量％の燐を最適条件に限定し、絶縁膜を形成するとき、燐の含量を決定するトリエチルホスフェートの供給を制御する。
【００６０】
これによって、優れた充填効果および異方性エッチング特性を有すると同時に、リフロー以後に下部にあるエッチング阻止膜の厚み減少が１０ÅであるＢＰＳＧ膜を含む絶縁膜を形成することができる。それゆえ、この絶縁膜は０．１５μｍ以下のデザインルールを要求する最近の半導体装置の製造に積極的に応用することができる。即ち、絶縁膜は自己整列コンタクト形成、ＩＭＤ（ＩＭＤ：ｉｎｔｅｒ ｍｅｔａｌ ｄｉｅｌｅｃｔｒｉｃ）またはＩＬＤ（ＩＬＤ：ｉｎｔｅｒ ｌａｙｅｒ ｄｉｅｌｅｃｔｒｉｃ）などのような層間絶縁膜の形成に応用することができる。
【００６１】
自己整列コンタクトを形成するための絶縁膜を半導体装置の製造に応用した例は次のとおりである。
図１２図１６は本発明の一実施例による半導体装置の製造方法を説明するための断面図である。
【００６２】
図１２に示すように、ソース（ｓｏｕｒｃｅ）およびドレーン（ｄｒａｉｎ）７２が形成された基板７０上内にトランジスターを構成するゲート電極７４を形成する。ソースおよびドレーン７２は基板７０内に不純物を注入して形成し、ゲート電極７４は主にポリシリコン膜およびタングステン珪素膜（ＷＳｉ ｌａｙｅｒ）を形成した後に写真エッチングを通じて形成する。
【００６３】
図１３に示すように、基板７０およびゲート電極７４上に窒化珪素膜で構成されるエッチング阻止膜７６を連続的に形成する。窒化珪素膜は化学気相蒸着を通じて約８０Åの厚みを有するように形成する。窒化珪素膜は以後、エッチングによって基板７０が損傷することを阻止すると同時に、基板７０が露出して酸化されることを防止し、リフローによって生成される水分が基板７０に浸透することを阻止する。
【００６４】
図１４に示すように、エッチング阻止膜７６上に５．５重量％のホウ素ならびに３．０重量％の燐が添加される絶縁膜７８を形成する。絶縁膜７８はテトラエチルオルトシリケートにホウ素の原料であるトリエチルボレートならびに燐の原料であるトリエチルホスフェートを添加した原料により形成されるＢＰＳＧ膜から構成される。なお、絶縁膜７８は約９，５００Åの厚みを有するように形成する。
【００６５】
ＢＰＳＧ膜を含む絶縁膜７８の形成はまず、エッチング阻止膜７６が形成された基板７０周辺に酸化性雰囲気を組成する。この時、酸化性雰囲気は約４，５００ｓｃｃｍで供給される酸素ガスで組成する。続いて、酸素ガスを約４，５００ｓｃｃｍで供給し、テトラエチルオルトシリケートを約８００ｓｃｃｍで供給して、エッチング阻止膜上に第１シード層を形成する。続けて、酸素ガスを約４，５００ｓｃｃｍで供給し、テトラエチルオルトシリケートを約８００ｓｃｃｍで供給し、ホウ素の原料であるトリエチルボレートを約２００ｓｃｃｍで供給して、第１シード層上に第２シード層を形成する。そして、テトラエチルオルトシリケートを約８００ｓｃｃｍで供給し、トリエチルボレートを約２００ｓｃｃｍで供給し、燐の原料であるトリエチルホスフェートを約８５ｓｃｃｍで供給し、オゾンガスを約４，５００ｓｃｃｍで供給して、第１シード層および第２シード層を含むエッチング阻止膜上にＢＰＳＧ膜を形成する。
【００６６】
ＢＰＳＧ膜は真空状態で形成するが、真空状態は約２，０００ｓｃｃｍで供給されるヘリウムガスならびに約４，０００ｓｃｃｍで供給される窒素ガスにより形成する。そして、基板が置かれるステージの温度は約４８０℃に維持する。
図１５に示すように、水素ガスおよび酸素ガスを使用して約８５０℃の温度で絶縁膜７８をリフローする。これによって、絶縁膜７８表面が平坦に形成されると同時に、ゲート電極７４間に絶縁膜７８が十分に充填される。
【００６７】
これは５．５重量％のホウ素ならびに３．０重量％の燐が添加されたＢＰＳＧ膜を絶縁膜７８に形成するためであるので、十分な充填効果を有することは勿論であり、下部にある窒化珪素膜７６の厚みの減少を１０Å以内にすることができる。
【００６８】
最近、半導体装置はゲート電極によって形成される凹凸部の間隔が微細であるために、ゲート電極間を十分に充填することが容易ではない。これによって、十分な流動性を有する絶縁膜によりゲート電極間を充填する。凹凸部はゲート電極により限定されるが、開口部などのようなパターンによって形成される凹凸部などを含む。
【００６９】
図１６に示すように、自己整列コンタクトを実施して絶縁膜７８を開口部８０を有する絶縁膜パターン８２に形成する。この時、開口部８０は写真エッチング工程を通じて形成するが、絶縁膜７８のエッチングにはＣＦxを含むエッチングガスを使用する。そして、エッチングは絶縁膜７８と下部の窒化珪素膜７６とのエッチング選択比によってなるが、リフローを実施しても窒化珪素膜７６の厚みの変化がないために、エッチング阻止を容易に実施することができる。かつ、窒化珪素膜７６によって自己整列コンタクトの実施をするときに、十分なショルダーマージンを確保することができる。これによって、メタル膜などを使用して開口部８０を充填するための後続工程をするときに、メタル膜に開口部８０を十分に充填することができる。
【００７０】
【発明の効果】
このように、ホウ素および燐の含量を最適条件に設定することにより、半導体装置の製造において前または後の工程特性に影響を受けないＢＰＳＧ膜を含む絶縁膜を形成することができる。
即ち、本発明は水素ガスおよび酸素ガスを使用して絶縁膜をリフローしても、下部にあるエッチング阻止膜の厚みの減少を最小化すると同時に、十分な充填効果と異方性エッチング特性を確保することができる。ゆえに、絶縁膜を半導体装置に応用する場合、半導体装置の信頼度が向上する効果を期待することができる。
【００７１】
上述のように、本発明の実施例によって本発明を詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば、本発明の思想と精神を離れることなく、本発明を修正または変更できるであろう。
【図面の簡単な説明】
【図１】本発明の一実施例による絶縁膜の製造方法を説明するための断面図である。
【図２】本発明の一実施例による絶縁膜の製造方法を説明するための断面図である。
【図３】本発明の一実施例による絶縁膜の製造方法を説明するための断面図である。
【図４】本発明の一実施例による絶縁膜の製造方法を説明するための断面図である。
【図５】本発明の一実施例による絶縁膜の製造方法を説明するための断面図である。
【図６】本発明の一実施例による絶縁膜の製造方法を説明するための断面図である。
【図７】本発明の一実施例による絶縁膜を製造するための製造装置を示す構成図である。
【図８】本発明の一実施例による絶縁膜を製造するための反応ガスが混合される過程を示す模式図である。
【図９】本発明の一実施例による絶縁膜を製造するときに供給される材料を各段階別に分類した図である。
【図１０】本発明の一実施例による絶縁膜のホウ素および燐の含量によって、リフロー以後エッチング阻止膜の厚みが変化する結果を示すグラフである。
【図１１】本発明の一実施例による絶縁膜のホウ素および燐の含量によって、リフロー以後エッチング阻止膜の厚みが変化する結果を示すグラフである。
【図１２】発明の一実施例による半導体装置の製造方法を説明するための断面図である。
【図１３】発明の一実施例による半導体装置の製造方法を説明するための断面図である。
【図１４】発明の一実施例による半導体装置の製造方法を説明するための断面図である。
【図１５】発明の一実施例による半導体装置の製造方法を説明するための断面図である。
【図１６】発明の一実施例による半導体装置の製造方法を説明するための断面図である。
【符号の説明】
１０、３０、７０ 基板
１２、７６ エッチング阻止膜
１３ 酸化性雰囲気
１４ 第１シード層
１６ 第２シード層
１８、７８ 絶縁膜
２０ チャンバ
７２ ソースおよびドレーン
７４ ゲート電極
８０ 開口部
８２ 絶縁膜パターン
２００ ステージ
２１０ａ、２１０ｂ ガス提供ライン
２２０ ガス混合ボックス
２３０ プレート

Claims (13)

  1. 酸素ガスを使用し、基板上に絶縁膜を形成するための酸化性雰囲気を構成する段階と、
    テトラエチルオルトシリケートおよび酸素ガスを使用し、前記絶縁膜を形成するための第１シード層を前記基板上に形成する段階と、
    トリエチルボレート（ＴＥＢ）、テトラエチルオルトシリケートおよび酸素ガスを使用し、ホウ素の添加量を調節可能である絶縁膜を形成するための第２シード層を前記第１シード層上に形成する段階と、
    トリエチルボレート、トリエチルホスフェート（ＴＥＰＯ）、テトラエチルオルトシリケートおよびオゾンガスを使用し、前記第１シード層および前記第２シード層を含む基板上にホウ素および燐の添加量を調節可能であるＢＰＳＧ膜を形成する段階とを含むことを特徴とする絶縁膜の製造方法。
  2. 水素ガスおよび酸素ガスを使用し、前記絶縁膜をリフローして前記絶縁膜の表面を平坦に形成し、同時に前記基板上の凹、凸部のうち凹部内を前記絶縁膜で充填する段階とをさらに含むことを特徴とする請求項１に記載の絶縁膜の製造方法。
  3. 前記第１シード層を形成するためのテトラエチルオルトシリケートおよび酸素ガスは、１：５．４から５．８の混合比を有するように供給されることを特徴とする請求項１に記載の絶縁膜の製造方法。
  4. 前記第２シード層を形成するためのテトラエチルオルトシリケート、トリエチルボレートおよび酸素ガスは、１：０．２から０．３：５．４から５．８の混合比を有するように供給されることを特徴とする請求項１に記載の絶縁膜の製造方法。
  5. 前記ＢＰＳＧ膜を形成するためのテトラエチルオルトシリケート、トリエチルボレート、トリエチルホスフェートおよびオゾンガスは、１：０．２から０．３：０．０９から０．１２：５．４から５．８の混合比を有するように供給されることを特徴とする請求項１に記載の絶縁膜の製造方法。
  6. 前記酸化性雰囲気、前記第１シード層、前記第２シード層および前記ＢＰＳＧ膜は、真空状態で形成し、前記真空状態はヘリウムガスおよび窒素ガスを１：１．８から２．２の混合比を有するように供給して形成することを特徴とする請求項１に記載の絶縁膜の製造方法。
  7. 前記絶縁膜の開口部を有する絶縁膜パターンを前記基板上に形成するためのエッチングをするとき、前記エッチングによって前記基板が損傷することを阻止するためのエッチング阻止膜を形成した後、前記絶縁膜を形成することを特徴とする請求項１に記載の絶縁膜の製造方法。
  8. エッチングによって基板が損傷することを阻止するためのエッチング阻止膜を前記基板上に形成する段階と、
    ５．２５から５．７５重量％のホウ素ならびに２．７５から４．２５重量％の燐が添加された絶縁膜を前記エッチング阻止膜上に形成する段階と、
    前記絶縁膜をリフローして前記絶縁膜の表面を平坦に形成し、同時に凹、凸部のうち凹部を前記絶縁膜で充填する段階と、
    前記絶縁膜の所定部をエッチングし、前記所定部の下部にあるエッチング阻止膜表面が露出される開口部を有する絶縁膜パターンを形成する段階とを含み、
    前記絶縁膜を形成する段階は、
    酸素ガスを供給し、酸化性雰囲気を組成する段階と、
    テトラエチルオルトシリケートおよび酸素ガスを１：５．４から５．８の混合比を有するように供給し、前記基板上に第１シード層を形成する段階と、
    テトラエチルオルトシリケート、トリエチルボレートおよび酸素ガスを１：０．２から０．３：５．４から５．８の混合比を有するように供給し、前記第１シード層上に第２シード層を形成する段階と、
    テトラエチルオルトシリケート、トリエチルボレート、トリエチルホスフェートおよびオゾンガスを１：０．２から０．３：０．０９から０．１２：５．４から５．８の混合比 を有するように供給し、前記第１シード層および前記第２シード層を含むエッチング阻止膜上にＢＰＳＧ膜を形成する段階とを含み、
    前記酸化性雰囲気、前記第１シード層、前記第２シード層および前記ＢＰＳＧ膜を形成する段階は、真空状態で行われ、前記真空状態はヘリウムガスおよび窒素ガスを１：１．８から２．２の混合比を有するように供給して形成されることを特徴とする半導体装置の製造方法。
  9. 前記エッチング阻止膜は、窒化珪素を使用して６０から１４０Å程度の厚みを有するように形成されることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記基板は凹凸部を有し、前記基板の凹凸部はゲート電極によって形成されることを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 前記基板は凹凸部を有し、前記基板の凹凸部は開口部を有するパターンによって形成されることを特徴とする請求項８に記載の半導体装置の製造方法。
  12. 前記絶縁膜は、９，０００から１０，０００Å程度の厚みを有するように形成されることを特徴とする請求項８に記載の半導体装置の製造方法。
  13. 前記絶縁膜は、ＣＦ X を含むエッチングガスを使用してエッチングされることを特徴とする請求項１３に記載の半導体装置の製造方法。
JP2001167837A 2000-06-15 2001-06-04 絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法 Expired - Fee Related JP3616035B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000032893A KR100340207B1 (ko) 2000-06-15 2000-06-15 절연막 및 그의 제조 방법
KR2000P32893 2000-06-15

Publications (2)

Publication Number Publication Date
JP2002043314A JP2002043314A (ja) 2002-02-08
JP3616035B2 true JP3616035B2 (ja) 2005-02-02

Family

ID=19671966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001167837A Expired - Fee Related JP3616035B2 (ja) 2000-06-15 2001-06-04 絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US6569782B2 (ja)
JP (1) JP3616035B2 (ja)
KR (1) KR100340207B1 (ja)
TW (1) TWI247354B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6511924B2 (en) * 2001-04-20 2003-01-28 Applied Materials, Inc. Method of forming a silicon oxide layer on a substrate
US7638161B2 (en) * 2001-07-20 2009-12-29 Applied Materials, Inc. Method and apparatus for controlling dopant concentration during BPSG film deposition to reduce nitride consumption
US6800530B2 (en) * 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
KR100727456B1 (ko) * 2006-04-04 2007-06-13 주식회사 삼립전기 트랜스포머
JP6245723B2 (ja) * 2012-04-27 2017-12-13 富士電機株式会社 炭化珪素半導体装置の製造方法
TWI680496B (zh) * 2016-09-13 2019-12-21 美商應用材料股份有限公司 高壓縮/拉伸的翹曲晶圓上的厚鎢硬遮罩膜沉積
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
KR20180129492A (ko) 2017-05-26 2018-12-05 삼성전자주식회사 포스파이트계 첨가제를 포함하는 리튬이차전지
WO2019043399A1 (en) * 2017-08-31 2019-03-07 Pilkington Group Limited CHEMICAL VAPOR DEPOSITION PROCESS FOR FORMING SILICON OXIDE COATING
JP7188264B2 (ja) * 2019-04-24 2022-12-13 株式会社デンソー 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4668973A (en) 1978-06-19 1987-05-26 Rca Corporation Semiconductor device passivated with phosphosilicate glass over silicon nitride
JPS5892580A (ja) 1981-11-30 1983-06-01 Mita Ind Co Ltd 静電記録装置
JPS59222945A (ja) 1983-06-02 1984-12-14 Matsushita Electronics Corp 半導体装置の製造方法
JPS621232A (ja) * 1985-06-26 1987-01-07 Matsushita Electronics Corp 絶縁膜の平坦化方法
JPH01122139A (ja) 1987-11-05 1989-05-15 Fujitsu Ltd 半導体装置
JPH0719779B2 (ja) * 1988-06-10 1995-03-06 日本電気株式会社 半導体装置の製造方法
JPH04164330A (ja) * 1990-09-25 1992-06-10 Nec Corp 半導体装置の製造方法
EP0497541A1 (en) 1991-01-28 1992-08-05 Kawasaki Steel Corporation Semiconductor device with a borophosphosilicate glass and method of manufacturing the same
US5474955A (en) * 1993-08-06 1995-12-12 Micron Technology, Inc. Method for optimizing thermal budgets in fabricating semconductors
JPH0817926A (ja) 1994-06-28 1996-01-19 Nippon Steel Corp 半導体装置の製造方法
TW275699B (en) * 1995-04-24 1996-05-11 Macronix Int Co Ltd Method of preparing and integrating polyspacer, barrier and BPSG composite
US20020197838A1 (en) * 1996-01-16 2002-12-26 Sailesh Chittipeddi Transistor fabrication method
KR100203134B1 (ko) * 1996-06-27 1999-06-15 김영환 반도체 소자의 층간절연막 평탄화방법
US5862057A (en) * 1996-09-06 1999-01-19 Applied Materials, Inc. Method and apparatus for tuning a process recipe to target dopant concentrations in a doped layer
US6114216A (en) * 1996-11-13 2000-09-05 Applied Materials, Inc. Methods for shallow trench isolation
US6159870A (en) * 1998-12-11 2000-12-12 International Business Machines Corporation Borophosphosilicate glass incorporated with fluorine for low thermal budget gap fill
US6261975B1 (en) * 1999-03-04 2001-07-17 Applied Materials, Inc. Method for depositing and planarizing fluorinated BPSG films
KR100343136B1 (ko) * 1999-03-18 2002-07-05 윤종용 이중 연마저지층을 이용한 화학기계적 연마방법
US6090725A (en) * 1999-08-30 2000-07-18 Mosel Vitelic Inc. Method for preventing bubble defects in BPSG film
US6261891B1 (en) * 2000-01-28 2001-07-17 United Microelectronics Corp. Method of forming a passivation layer of a DRAM
US6730619B2 (en) * 2000-06-15 2004-05-04 Samsung Electronics Co., Ltd. Method of manufacturing insulating layer and semiconductor device including insulating layer

Also Published As

Publication number Publication date
KR20010112877A (ko) 2001-12-22
JP2002043314A (ja) 2002-02-08
US6569782B2 (en) 2003-05-27
KR100340207B1 (ko) 2002-06-12
TWI247354B (en) 2006-01-11
US20020000644A1 (en) 2002-01-03
US20030199146A1 (en) 2003-10-23

Similar Documents

Publication Publication Date Title
US6511888B1 (en) Method of fabricating a semiconductor device using trench isolation method including hydrogen annealing step
JP3616035B2 (ja) 絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法
JPH10199881A (ja) 半導体装置の製造方法
KR20030077929A (ko) 반도체 장치 및 그 제조 방법
KR101162480B1 (ko) 절연막 형성방법 및 이를 이용한 반도체 장치 제조방법
KR20010080583A (ko) Ｂｐｓｇ 환류 방법
US6982223B2 (en) Method of manufacturing a semiconductor device
JP4160317B2 (ja) 絶縁膜の製造方法および半導体装置の製造方法
US6900118B2 (en) Method for preventing contact defects in interlayer dielectric layer
KR100352285B1 (ko) 반도체장치 및 그의 제조 방법
US7180129B2 (en) Semiconductor device including insulating layer
KR100596277B1 (ko) 반도체 소자 및 그의 절연막 형성 방법
KR20010058645A (ko) 반도체장치의 층간절연막 형성방법
JP2004165533A (ja) 半導体装置の製造方法
JPH06151416A (ja) 半導体装置及びその製造方法
US6169026B1 (en) Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer
KR100353827B1 (ko) 반도체소자의 층간절연막 형성 방법
KR101168637B1 (ko) 반도체 소자의 절연막 형성방법
KR20040020600A (ko) 반도체 소자의 절연막 형성방법
KR100248211B1 (ko) 반도체 소자의 얕은 접합 형성방법
KR100575886B1 (ko) 반도체 소자의 제조방법
JP2001127159A (ja) 半導体装置の製造方法
JPH11162984A (ja) 半導体装置およびその製造方法
JP2002134499A (ja) 半導体装置の製造方法
KR20030056940A (ko) 반도체 소자의 소자 격리층 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees