JP2002134499A

JP2002134499A - 半導体装置の製造方法

Info

Publication number: JP2002134499A
Application number: JP2000326244A
Authority: JP
Inventors: Yasuaki Tanaka; 泰明田中; Tetsuro Kodama; 哲朗小玉; Kenichiro Masuda; 謙一郎増田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-10-25
Filing date: 2000-10-25
Publication date: 2002-05-10

Abstract

(57)【要約】【課題】下地の形状が悪い場合でも、絶縁膜の成膜条件
を最適化することにより高い隙間充填性と平坦性を確保
することができ、半導体装置の信頼性を向上させること
が可能な半導体装置の製造方法を提供する。【解決手段】反応室内で、所定の成膜温度下において、
被処理基板に対し成膜する半導体装置の製造方法であっ
て、略９０ｋＰａ以上略９６ｋＰａ以下の圧力範囲に設
定された反応室内に、少なくともシリコン、ホウ素、リ
ンを含む第１のガスを供給して成膜を行う第１の成膜工
程と、略２４ｋＰａ以上略２７ｋＰａ以下の圧力範囲に
設定された反応室内に、少なくともシリコン、ホウ素、
リンを含む第２のガスを供給して成膜を行う第２の成膜
工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、層間絶縁
膜として用いられるＢＰＳＧ（Brophosphosilicateglas
s)膜を形成する半導体装置の製造方法に関する。

【０００２】半導体装置の微細化に伴い、メモリセル等
の寸法縮小のため、半導体メモリのキャパシタ等におい
ては、多層配線構造を有するスタック構造が採用される
ようになってきている。

【０００３】また、トランジスタ部分においてもゲート
電極幅およびゲート電極間スペースが縮小された結果、
半導体基板と上層メタル配線との電気的な接続を取るた
めのコンタクトホールはより合わせずれの少ない方法と
して、セルフアラインメントコンタクト（Self Allignm
ent Contact:ＳＡＣ）等の方法を用いて形成される。

【０００４】半導体装置の製造工程は、半導体基板上に
酸化シリコン膜をはじめとした複数種類の膜を堆積する
工程が主要なものの一つとなっている。このうち酸化シ
リコン膜は、半導体装置製造においては、絶縁層として
広く用いられている。特に、トランジスタ層や半導体基
板と上層メタル配線との電気的な絶縁を担当する部位に
用いられる絶縁膜は、トランジスタ間の狭い隙間に酸化
シリコン膜により十分に充填されることが要求される。
これらの隙間が酸化シリコン膜により十分に埋められな
い場合には、膜中にボイド（空隙）やシーム（割れ目）
等が発生する可能性があり、半導体装置の劣化の原因と
なる。

【０００５】ホウ素（Ｂ）を含有する酸化シリコン膜の
一種であるＢＰＳＧ膜は、ＳＡＣ形成時におけるドライ
エッチング工程で下地のエッチングストッパ層としての
窒化シリコン膜との高い選択性を有すること、良好なゲ
ッタリング特性といった特性から、配線下層の絶縁膜と
して一般的に用いられてきた。

【０００６】このようなＢＰＳＧ膜を形成する技術して
は、常圧ＣＶＤ（Atmospheric Pressure ChemicalVapor
Deposition：ＡＰＣＶＤ）法、準常圧ＣＶＤ（Sub Atom
osphere Chemical Vapor Deposition ：ＳＡＣＶＤ）
法、およびプラズマ増強型ＣＶＤ（Plasma Enhanced Ch
emical Vapor Deposition ：ＰＥＣＶＤ）法などが使用
されている。

【０００７】上記のＳＡＣを有する半導体装置の製造方
法について説明する。まず、図７（ａ）に示すように、
シリコン半導体基板１００上に、例えば埋め込み素子分
離法により図示しない素子分離絶縁膜を形成し、分離さ
れた活性領域において、例えば熱酸化法によりゲ−ト絶
縁膜１０１を形成する。

【０００８】次に、図７（ｂ）に示すように、例えばＣ
ＶＤ法により、ゲート絶縁膜１０１の上層を被覆して全
面に、例えばポリシリコンを堆積させ、下層ゲート電極
用層１０２ａを形成する。

【０００９】次に、図７（ｃ）に示すように、例えばＣ
ＶＤ法により、下層ゲート電極用層１０２ａの上層を被
覆して全面に、例えばタングステンシリサイドを堆積さ
せ、上層ゲート電極用層１０３ａを形成する。

【００１０】次に、図８（ｄ）に示すように、上層ゲー
ト電極用層１０３ａの上層に、例えばＣＶＤ法により、
ＨＴＯ（High Temperature Oxide) 膜を堆積させ、オフ
セット絶縁膜用層１０４ａを形成する。

【００１１】次に、図８（ｅ）に示すように、オフセッ
ト絶縁膜用層１０４ａの上層に、ゲート電極パターンを
有する不図示のレジスト膜をフォトリソグラフィー技術
により形成し、ＲＩＥ（反応性イオンエッチング）など
の異方性エッチングを施して、オフセット絶縁膜１０４
を形成し、下層ゲート電極１０２および上層ゲート電極
１０３からなるポリサイド構造のゲート電極１０５を形
成する。その後、不図示のレジスト膜を除去する。

【００１２】次に、図９（ｆ）に示すように、オフセッ
ト絶縁膜１０４をマスクとして、シリコン半導体基板１
００中に低濃度に導電性不純物をイオン注入し、ＬＤＤ
（Lightly doped drain)拡散層１１０を形成する。

【００１３】次に、図９（ｇ）に示すように、オフセッ
ト絶縁膜１０４を被覆して、全面に例えばＣＶＤ法によ
り窒化シリコンを堆積させ、サイドウォール絶縁膜用層
１０７ａを形成する。

【００１４】次に、図１０（ｈ）に示すように、例えば
ＲＩＥなどにより全面にエッチバックして、ゲート電極
１０５およびオフセット絶縁膜１０４の側壁部分を残し
てサイドウォール絶縁膜用層を除去し、サイドウォール
絶縁膜１０７を形成する。

【００１５】次に、図１０（ｉ）に示すように、オフセ
ット絶縁膜１０４およびサイドウォール絶縁膜１０７を
マスクとして、シリコン半導体基板１００中に高濃度に
導電性不純物をイオン注入して、ソース・ドレイン拡散
層１１１を形成する。

【００１６】次に、図１１（ｊ）に示すように、例えば
ＣＶＤ法により、全面に窒化シリコンを堆積させ、エッ
チングストッパ膜１０８を形成する。

【００１７】次に、図１１（ｋ）に示すように、例えば
ＣＶＤ法によりエッチングストッパ膜１０８の上層にＢ
ＰＳＧ膜等の酸化シリコン膜を堆積させ、層間絶縁膜１
１２を形成する。

【００１８】次に、図１２（ｌ）に示すように、層間絶
縁膜１１２の上層に、コンタクトホールパターンを有す
る不図示のレジスト膜をフォトリソグラフィー技術によ
り形成し、当該レジスト膜をマスクとして、エッチング
ストッパ膜１０８に対して十分に大きなエッチング選択
比を確保できる条件で、例えばＲＩＥなどのドライエッ
チングにより、層間絶縁膜１１２を貫通してエッチング
ストッパ膜１０８の上面を露出させるコンタクトホール
ＣＨを開口する。そして、レジスト膜を除去した後、例
えばＲＩＥなどのエッチングを施して，上記のコンタク
トホールＣＨ内に露出した部分のエッチングストッパ膜
１０８およびゲート絶縁膜１０１を除去し、半導体基板
１００中のソース・ドレイン拡散層１１１の表面を露出
させる。

【００１９】次に、図１２（ｍ）に示すように、例えば
ＣＶＤ法により、コンタクトホールＣＨを埋め込んでポ
リシリコンを堆積させ、エッチバックすることにより、
コンタクトホールＣＨの外部のポリシリコンを除去し、
ソース・ドレイン拡散層１１１に接続するコンタクトプ
ラグ１１３を形成する。

【００２０】上記した半導体装置の製造方法において
は、層間絶縁膜として用いられるＢＰＳＧ膜は、図１１
（ｋ）に示したＢＰＳＧ膜の成膜後に、通常、膜質の緻
密化、良好な隙間充填性や平坦化を目的としてリフロー
処理が行われる。

【００２１】従来、リフロー処理は、８００℃〜９００
℃といった高い温度領域で行われていたため、ＢＰＳＧ
膜は良好な隙間充填性と平坦性を示してきた。

【００２２】しかしながら、近年の半導体装置の微細化
に伴いトランジスタ性能等の劣化を防ぐため、リフロー
処理は、現在、７００℃程度まで低温化されており、結
果として、ＢＰＳＧ膜の隙間充填性能が低下することと
なった。

【００２３】この隙間充填性能の低下を補うため、ステ
ップカバレッジ性に優れたＴＥＯＳおよびオゾン（Ｏ
₃ ）を原料とする成膜方法に加えて、２つ以上の段階を
踏むＢＰＳＧ膜の成膜方法や、リフロー処理時に微量の
Ｈ₂ Ｏを添加するプロセス等が開発されてきた。

【００２４】

【発明が解決しようとする課題】しかしながら、図１３
（ａ）に示すように、オフセット絶縁膜１０４、上層ゲ
ート電極１０３、下層ゲート電極１０２をパターニング
加工および洗浄工程等中に、例えば、タングステンシリ
サイドからなる上層ゲート電極１０３などの一部が欠け
て凹部Ｒが形成されてしまうことがある。

【００２５】上記のような凹部Ｒが形成されると、図１
３（ｂ）に示すように、オフセット絶縁膜１０４および
ゲート電極電極１０５の側部および上部を被覆するサイ
ドウォール絶縁膜１０７やエッチングストッパ膜１０８
は、下地の形状を反映して、すなわち下地のオフセット
絶縁膜１０４およびゲート電極電極１０５の形状をなぞ
るようにして成膜するため、ゲート電極１０５側部のサ
イドウォール絶縁膜１０７やエッチングストッパ膜１０
８にも凹部Ｒが形成されることになる。

【００２６】そして、この状態で、ＢＰＳＧ膜を堆積さ
せると、図１４に示すように、層間絶縁膜１１２中にボ
イドＢが発生することになる。

【００２７】図１５を用いて、ボイドの発生機構を説明
する。図１５（ａ）においては、ＢＰＳＧ膜堆積の途中
経過における状態を示している。すなわち、図１５
（ａ）に示すように、サイドウォール絶縁膜１０７やエ
ッチングストッパ１０８を被覆することになるＢＰＳＧ
膜もその優れたステップカバレッジ性から、下地の形状
をなぞるように成膜していき、同図中に示すようなサイ
ドウォール絶縁膜１０７やエッチングストッパ膜１０８
の凹部Ｒの形状を反映して、凹部Ｒが層間絶縁膜１１２
ａに形成されている。

【００２８】そして、さらに時間が経過してＢＰＳＧ膜
が堆積していくと、図１５（ｂ）に示すように、層間絶
縁膜１１２ａの形状をなぞるようにしてさらに成膜して
いき、ゲート電極１０５間において図中対向方向から成
膜されていったＢＰＳＧ膜が合わさり、このとき凹部Ｒ
は埋まらずに層間絶縁膜１１２ｂの膜中にボイドＢとな
って残存する。

【００２９】このようにして図１４に示すようなボイド
Ｂが発生してしまうことになる。この層間絶縁膜１１２
中に発生したボイドＢは、従来の８００〜９００℃程度
のリフロー処理を行えば消失させることが可能である
が、現行の７００℃程度の低いリフロー温度では、消失
させることができない。

【００３０】図１４のＡ−Ａ線における断面図を図１６
および図１７に示す。図１６（ａ）では、図１４中の紙
面と垂直方向にボイドＢが形成されている様子を表して
いる。

【００３１】この状態で、コンタクトホールＣＨを開口
すると、図１６（ｂ）に示すように、コンタクトホール
ＣＨ間においてボイドＢによるコンタクトホールＣＨ間
を連通するトンネルが形成される部分が生じてしまう。

【００３２】そして、さらに図１６（ｂ）に示す状態か
ら、ポリシリコン等の導電性材料をコンタクトホールＣ
Ｈに埋め込んでコンタクトプラグ１１３を形成すると、
図１７に示すように、導電性材料がボイドＢに埋め込ま
れ、その程度が著しい場合には、隣接するコンタクトホ
ールＣＨ間を短絡させる部分Ｓが生じてしまい、半導体
装置の信頼性を著しく損なうという問題があった。

【００３３】本発明は上記の問題点に鑑みてなされたも
のであり、下地の形状が悪い場合でも、絶縁膜の成膜条
件を最適化することにより、高い隙間充填性と平坦性を
確保することができ、半導体装置の信頼性を向上させる
ことが可能な半導体装置の製造方法を提供することを目
的とする。

【００３４】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置の製造方法は、反応室内で、所
定の成膜温度下において、被処理基板に対し成膜する半
導体装置の製造方法であって、略９０ｋＰａ以上略９６
ｋＰａ以下の圧力範囲に設定された前記反応室内に、少
なくともシリコン、ホウ素、リンを含む第１のガスを供
給して成膜を行う第１の成膜工程と、略２４ｋＰａ以上
略２７ｋＰａ以下の圧力範囲に設定された前記反応室内
に、少なくともシリコン、ホウ素、リンを含む第２のガ
スを供給して成膜を行う第２の成膜工程とを有する。

【００３５】好適には、前記第１の成膜工程において、
当該第１の成膜工程後における膜中のホウ素濃度が略
５．２±０．３重量％、リン濃度が略２．８±０．２重
量％の範囲内になる第１のガスを前記反応室内に供給す
る。

【００３６】好適には、前記第２の成膜工程において、
当該第２の成膜工程後における膜中のホウ素濃度が略
４．５±０．２重量％、リン濃度が略４．０±０．２重
量％の範囲内になる第２のガスを前記反応室内に供給す
る。

【００３７】好適には、前記第１の成膜工程後、前記第
２の成膜工程前に、前記反応室内に残存する前記第１の
ガスを除去する。

【００３８】好適には、前記第１の成膜工程において、
少なくともテトラエトキシシラン、トリエチルボレー
ト、トリエチルフォスフェイトを含む第１のガスを前記
反応室内に供給する。

【００３９】好適には、前記第１のガスとして、少なく
ともテトラエトキシシラン、トリエチルボレート、トリ
エチルフォスフェイト、オゾンを含む第１のガスを供給
する。

【００４０】好適には、前記第２の成膜工程において、
少なくともテトラエトキシシラン、トリエチルボレー
ト、トリエチルフォスフェイトを含む第２のガスを前記
反応室内に供給する。

【００４１】好適には、前記第２のガスとして、少なく
ともテトラエトキシシラン、トリエチルボレート、トリ
エチルフォスフェイト、オゾンを含む第２のガスを供給
する。

【００４２】上記の本発明の半導体装置の製造方法によ
れば、成膜の各段階におけるホウ素とリン濃度、および
成膜圧力を最適化することにより、高い隙間充填性を確
保することができ、半導体装置の信頼性を向上させるこ
とができる。

【００４３】

【発明の実施の形態】以下に、本発明の半導体装置の製
造方法の実施の形態について、図面を参照して説明す
る。

【００４４】図１は、本実施形態の半導体装置の製造方
法に用いる準常圧ＣＶＤ（Sub Atomosphere Chemical V
apor Deposition ：ＳＡＣＶＤ）装置の概略構成図であ
る。図１に示す準常圧ＣＶＤ装置１は、大別して、反応
部２と、ガス供給部３と、排気部４を有している。

【００４５】反応部２においては、チャンバー１１内
に、排気可能な成膜室Ｃが設けられており、ウェーハＷ
の被成膜面を上に向けて保持し所定の温度に加熱する機
能と、ウェーハＷの搬送時に上下動する機能を備えた基
板ホルダー１２と、プロセスガスおよび反応助剤ガスの
混合ガスをウェーハに向けて噴出するための温度調整さ
れたシャワーヘッド１４が備えつけられている。シャワ
ーヘッド１４は、チャンバー１１の側壁から支持枠Ｓに
より保持され、成膜室Ｃ内の機密を保持する構造となっ
ている。

【００４６】基板ホルダー１２は、例えばアルミナ製の
円盤状の部材により構成され、例えばヒータが埋め込ま
れている。このヒータは、上面側に載置される被処理体
としてのウェーハＷを所望の温度に加熱可能となってい
る。

【００４７】基板ホルダー１２の下面中央部には、鉛直
方向下方に伸びる支持柱１３が固定されている。支持柱
１３は、チャンバー１１底部に形成された貫通孔を通じ
てチャンバー１１の外部に突出しており、支持柱１３の
下端部は、成膜室ＣへのウェーハＷの出し入れ時に、不
図示の昇降機構により鉛直方向の図中矢印で示した方向
に移動可能となるように支持されている。

【００４８】シャワーヘッド１４は、基板ホルダー１２
の上面の略全面を覆うように、基板ホルダー１２に対向
して設けられいる。シャワーヘッド１４は、成膜室Ｃ内
に成膜用の原料ガスやパージガス等の各種ガスをシャワ
ー状に供給するものであり、シャワーヘッド１４の下面
には、ウェーハＷに向けてガスを吐出するための不図示
の多数のガス吐出孔が開口している。

【００４９】シャワーヘッド１４には、三方バルブ１５
を介して、プロセスガスと反応助剤ガスの混合ガスを導
入するための混合ガス導入配管１６が接続され、混合ガ
ス導入配管１６は、上流にあるガス混合部１７と接続さ
れている。

【００５０】ガス供給部３は、反応部２内に所定の成膜
を行うために必要なガスを気化状態で供給するものであ
り、第１のプロセスガス導入配管２１、第２のプロセス
ガス導入配管２２、第３のプロセスガス導入配管２３、
反応助剤導入配管２０より構成されており、それぞれ、
チャンバー１１内のガス混合部１７に接続されている。

【００５１】第１のプロセスガス導入配管２１は、シリ
コンを含むガスを成膜室Ｃ内に導入し、例えば、ＴＥＯ
Ｓ（テトラエトキシシラン：Ｓｉ（ＯＣ₂ Ｈ₅ ）₄ ）ガ
スを導入する。

【００５２】第２のプロセスガス導入配管２２は、ホウ
素（Ｂ）を含むガスを成膜室Ｃ内に導入し、例えば、Ｔ
ＥＢ（トリエチルボレート：Ｂ（ＯＣ₂ Ｈ₅ ）₃ ）ガス
を導入する。

【００５３】第３のプロセスガス導入配管２３は、リン
（Ｐ）を含むガスを成膜室Ｃ内に導入し、例えば、ＴＥ
ＰＯ（トリエチルフォスフェイト：ＰＯ（ＯＣ₂ Ｈ₅ ）
₃ ）等のガスを導入する。

【００５４】各プロセスガス導入配管（２１，２２，２
３）の上部には、各プロセスガスの流れを遮断可能なプ
ロセスガス遮断バルブ（２５，２６，２７）が設けられ
ており、その上流には、各プロセスガスの液体原料を気
化させる気化器（２８，２９，３０）が設けられてい
る。

【００５５】さらに、各気化器（２８，２９，３０）の
上流には、各液体原料の流量を計測および制御する液体
マスフローコントローラ（ＬＦＭＣ）（３１，３２，３
３）が接続されており、例えばプログラマブルシーケン
サー等により所定の液体流量が各気化器（２８，２９，
３０）内で十分に蒸発するだけの熱量のフィードバック
を行う仕組みとなっている。

【００５６】各液体マスフローコントローラ（３１，３
２，３３）の上流には、各プロセスガスの液体原料タン
ク（３４，３５，３６）が備えつけられており、当該各
液体原料タンク（３４，３５，３６）には、液体原料用
不活性ガス導入配管（３７，３８，３９）を介して窒素
（Ｎ₂ ）やヘリウム（Ｈｅ）等の不活性ガスが各液体原
料タンクに導入される。

【００５７】各プロセスガスは、３種類の液体原料タン
ク（３４，３５，３６）内における各液体原料が、液体
原料用不活性ガス導入配管（３７，３８，３９）を介し
て導入された窒素（Ｎ₂ ）やヘリウム（Ｈｅ）等の不活
性ガスにより加圧され、各液体マスフローコントローラ
（３１，３２，３３）を介して、各液体原料が各気化器
（２８、２９、３０）により気化されて気体のプロセス
ガスとなり、各プロセスガス導入配管（２１，２２，２
３）を通じて成膜室Ｃ内に供給される仕組みとなってい
る。

【００５８】なお、プロセスガス導入配管（２１，２
２，２３）の周囲には、ヒータ４０が設けられている。
これは、これらの配管により導入される原料ガスは、も
ともと、常温常圧では液体の原料を気化器（２８、２
９、３０）により気化して導入するため、成膜室Ｃ内に
行くまでに、再液化してしまうのを防止するためであ
る。例えば、各プロセスガス導入配管（２１，２２，２
３）内の各プロセスガスは、ヒータ５０によって約１２
０℃に加温されている。

【００５９】反応助剤導入配管２０は、反応助剤ガスを
導入し、例えば、酸素ガス（Ｏ₂ ）やオゾン（Ｏ₃ ）ガ
スなどのＯを含むガスを導入する。

【００６０】排気部４は、成膜室Ｃ内におけるガスを真
空ポンプ４０により排気するものであり、成膜室Ｃと真
空ポンプ４０とを接続する排気配管４１、三方バルブ１
５の切り替えにより混合ガスをシャワーヘッド１４へ導
入せずに、排気配管４１を通じて真空ポンプ４０により
外部雰囲気へ排出する混合ガス排気配管４２と、成膜室
Ｃから排出される混合ガスにより真空ポンプ４０内の閉
塞を防ぐ目的でパージ用の窒素等の不活性ガスを供給す
るパージガス用排気配管４３が設けられている。

【００６１】排気配管４１には、成膜室Ｃ内の圧力を測
定する成膜室用圧力計４４と、成膜室Ｃ内の圧力を任意
の設定値に制御するための開度可変機構を有する圧力調
整用開度可変バルブ４５と、成膜室Ｃから排気配管４１
を通じて排気されるプロセスガスと、三方バルブ１５に
より混合ガス排気配管４２を通じて排気されるガスの排
気方向を切り換える三方バルブ４６が設けられている。

【００６２】プロセスガス導入配管（２１，２２，２
３）と同様に、成膜室Ｃから三方バルブ４６までの間の
排気部４については、プロセスガスや排気ガスの配管内
での結露を防ぐためにヒータ５０が設けられている。

【００６３】なお、図示はしないが、成膜室Ｃの側壁の
一部には、ウェーハ搬出入口が設けられ、ゲートバルブ
を介してロードロック室が設けられている。ゲートバル
ブは、ロードロック室と成膜室Ｃ内とを連通、遮断す
る。

【００６４】次に、上記の成膜装置の動作とともに、例
えばウェーハＷ上にＢＰＳＧ膜を成膜する方法について
説明する。

【００６５】まず、ウェーハＷを不図示の搬送機構によ
り、成膜室Ｃ内の基板ホルダー１２上の所定の場所に設
置する。

【００６６】次に、真空ポンプ４０により、排気配管４
１を介して成膜室Ｃ内を一旦排気し、成膜第１段階の圧
力として、例えば７００Ｔｏｒｒとなるように、成膜室
用圧力計４４の値を参照しながら、圧力調整用開度可変
バルブ４５を用いて調整するとともに、基板ホルダー１
２に埋め込まれたヒータにより、ウェーハＷを約４５０
℃〜５２０℃の温度範囲に加熱する。

【００６７】そして、三方バルブ１５により混合ガス導
入配管１６と混合ガス排気配管４２を導通させた状態
で、第１のプロセスガス導入配管２１からＴＥＯＳ等の
シリコンを含むガスを２００〜４００ｍｇ／ｍｉｎ程度
の流量で、第２のプロセスガス導入配管２２からＴＥＢ
ガス等のＢを含むガスを８０〜１００ｍｇ／ｍｉｎ程度
の流量で、第３のプロセスガス導入配管２３からＴＥＰ
Ｏ等のＰを含むガスを２０〜３０ｍｇ／ｍｉｎ程度の流
量で導入する。さらに、上記のプロセスガスの導入開始
と同時に、反応助剤導入配管２０から、酸素ガスやオゾ
ンなどのＯを含むガスを、例えば、３〜１０ｓｌｍの流
量で導入する。なお、このときのガスは、成膜開始時に
各々のガスがレシピ中の設定流量となる間の５〜１０秒
間、混合ガス導入配管１６、混合ガス排気配管４２を介
して真空ポンプ４０により外部雰囲気へ排出され、シャ
ワーヘッド１４には導入されないでいる。

【００６８】上記の混合ガスが所定の流量になったとこ
ろで、三方バルブ１５を切り換えて、混合ガス導入配管
１６とシャワーヘッド１４間を導通させて、上記の混合
ガスをシャワーヘッド１４を介して、ウェーハＷに向け
て噴射し、準常圧ＣＶＤ法によって、成膜第１段階のＢ
ＰＳＧ膜がウェーハＷ上に形成される。

【００６９】なお、プロセスガスのシャワーヘッド１４
への導入開始と同時に、パージガス用排気配管４３か
ら、不活性ガスとして、例えば、窒素（Ｎ₂ ）ガスを所
定の流量導入し、真空ポンプ４０内の閉塞を防止してい
る。

【００７０】成膜第１段階にて所定の膜厚となる成膜時
間が過ぎたところで、三方バルブ１５により混合ガス導
入配管１６と混合ガス排気配管４２を導通させ、シャワ
ーヘッド１４への、プロセスガスおよび反応助剤ガスの
供給を停止し、その後、各プロセスガス導入配管（２
１，２２，２３）および反応助剤ガス導入配管２４から
のガスの導入を停止する。

【００７１】次に、成膜第２段階の圧力として、例えば
２００Ｔｏｒｒとなるように、成膜室用圧力計４４の値
を参照しながら、圧力調整用開度可変バルブ４５を用い
て調整する。なお、成膜第１段階と同様、基板ホルダー
１２に埋め込まれたヒータにより、ウェーハＷは、約４
５０℃〜５２０℃の温度範囲に加熱されている。

【００７２】そして、三方バルブ１５により混合ガス導
入配管１６と混合ガス排気配管４２を導通させた状態
で、第１のプロセスガス導入配管２１からＴＥＯＳ等の
シリコンを含むガスを５００〜７００ｍｇ／ｍｉｎ程度
の流量で、第２のプロセスガス導入配管２２からＴＥＢ
ガス等のＢを含むガスを１６０〜１８０ｍｇ／ｍｉｎ程
度の流量で、第３のプロセスガス導入配管２３からＴＥ
ＰＯ等のＰを含むガスを４０〜６０ｍｇ／ｍｉｎ程度の
流量で導入する。さらに、上記のプロセスガスの導入開
始と同時に、反応助剤導入配管２０から、酸素ガスやオ
ゾンなどのＯを含むガスを、例えば、３〜１０ｓｌｍ程
度の流量で導入する。なお、このときのガスは、成膜開
始時に各々のガスがレシピ中の設定流量となる間の５〜
１０秒間、混合ガス導入配管１６、混合ガス排気配管４
２を介して真空ポンプ４０により外部雰囲気へ排出さ
れ、シャワーヘッド１４には導入されないでいる。

【００７３】その後、上記の混合ガスが所定の流量にな
ったところで、三方バルブ１５を切り換えて、混合ガス
導入配管１６とシャワーヘッド１４間を導通させて、上
記の混合ガスをシャワーヘッド１４を介して、ウェーハ
Ｗに向けて噴射し、準常圧ＣＶＤ法によって、成膜第２
段階のＢＰＳＧ膜がウェーハＷ上に形成される。

【００７４】なお、プロセスガスのシャワーヘッド１４
への導入開始と同時に、パージガス用排気配管４３か
ら、不活性ガスとして、例えば、窒素（Ｎ₂ ）ガスを所
定の流量導入し、真空ポンプ４０内の閉塞を防止してい
る。

【００７５】所定の成膜時間が過ぎたところで、まず、
ホウ素を含むガスを供給する第２のプロセスガス導入配
管２２に設けられたバルブ２６を閉めて、ホウ素を含む
プロセスガスの供給を停止し、かつ、リンを含むガスを
供給する第３のプロセスガス導入配管２３に設けられた
バルブ２７を閉めて、リンを含むプロセスガスの供給を
停止する。その後、約３秒後に、シリコンを含むガスを
供給する第１のプロセスガス導入配管２１に設けられた
バルブ２５を閉めて、シリコンを含むプロセスガスの供
給を停止し、かつ、反応助剤であるオゾンガスを供給す
る反応助剤導入配管２０に設けられたバルブ２４を閉め
て、オゾンガスの供給を停止する。

【００７６】これにより、一連の成膜処理が終了する。
以上、記載したバルブの開閉や遮断によるガス供給のタ
イミング制御は、遅延回路やコンピュータプログラミン
グやシーケンサーなどの方法を用いることにより容易に
行うことが可能である。

【００７７】本実施形態に係る半導体装置の製造方法に
よれば、例えば、図１３（ｂ）に示すように、サイドウ
ォール絶縁膜１０７およびエッチングストッパ膜１０８
等に凹部が形成されている場合のように、下地形状が悪
くかつ狭い寸法部においても、後述する実施例に示すよ
うに成膜の各段階におけるＢＰＳＧ膜中のＢとＰ濃度、
および成膜圧力を最適化することにより、図２に示すよ
うに、ボイド等を発生することなく高い隙間充填性を確
保することができ、半導体装置の信頼性を向上させるこ
とができる。

【００７８】実施例１図１に示した成膜装置において、下記表１に示すよう
に、上記実施形態の各々の成膜段階でＢとＰの濃度を固
定し、各々の段階での成膜圧力を変化させ埋め込み性の
関係を確かめる検討を行った。

【００７９】

【表１】

【００８０】表１では、各成膜段階において、同表に示
すような圧力条件、各プロセスガスおよび反応助剤ガス
の導入量により、同表に示す膜厚、Ｂ濃度、Ｐ濃度とな
るように成膜を行ったことを示している。尚、以降の実
施例についても同様である。このときの、埋め込み性と
各々の成膜段階における成膜圧力との関係を図３に示
す。判定基準は、全ての箇所にわたってＢＰＳＧ膜にボ
イドが無いものを埋め込み良好（図中、○印で示す）と
し、１〜５個のボイドがあるものを埋め込み一部不良
（図中、△印で示す）とし、６個以上のボイドが観察さ
れる場合を埋め込み不良（図中、×印で示す）とした。
この結果、埋め込みに最良な各々の成膜段階での圧力
は、成膜第１段階では、９０〜９６ｋＰａ（６８０〜７
２０Ｔｏｒｒ）の範囲であることが分かった。また、埋
め込みに最良な各々の成膜段階での圧力は、成膜第２段
階では、２４〜２７ｋＰａ（１８０〜２００Ｔｏｒｒ）
の範囲であることが分かった。

【００８１】実施例２図１に示した成膜装置において、下記表２に示すよう
に、上記実施形態の各々の成膜段階で成膜圧力を固定
し、成膜第１段階におけるＴＥＢとＴＥＰＯの流量を変
化させて、成膜第１段階でのＢとＰの濃度と埋め込み性
の関係を確かめる検討を行った。

【００８２】

【表２】

【００８３】なお、上記表２に示すように、成膜第２段
階の条件は、いずれも成膜第１段階の各種の条件に関係
無く統一して成膜を行った。このときの、埋め込み性と
成膜第１段階のＢＰＳＧ膜中のＢとＰ濃度との関係を図
４に示す。埋め込みの判定方法は、実施例１で述べた通
りである。この結果、埋め込みに最良な成膜第１段階で
のＢ濃度は、５．２±０．３重量％、Ｐ濃度は、２．８
±０．２重量％の範囲であることがわかった。

【００８４】実施例３図１に示した成膜装置において、下記表３に示すよう
に、上記実施形態の各々の成膜段階で成膜圧力を固定
し、成膜第２段階におけるＴＥＢとＴＥＰＯの流量を変
化させて、成膜第２段階でのＢとＰの濃度と埋め込み性
の関係を確かめる検討を行った。

【００８５】

【表３】

【００８６】なお、上記表３に示すように、成膜第１段
階の条件は、いずれも成膜第２段階の各種の条件に関係
無く統一して成膜を行った。このときの、埋め込み性と
成膜第２段階のＢとＰ濃度との関係を図５に示す。埋め
込みの判定方法は、実施例１で述べた通りである。この
結果、埋め込みに最良な成膜第２段階でのＢ濃度は、
４．５±０．２重量％、Ｐ濃度は、４．０±０．２重量
％の範囲であることがわかった。

【００８７】実施例４図１に示した成膜装置において、各成膜段階において、
下記表４に示すような条件でＢＰＳＧ膜の成膜を行っ
た。

【００８８】

【表４】

【００８９】このようにして得られたＢＰＳＧ膜の積層
膜について、窒素雰囲気中で１０℃／ｍｉｎの速度で昇
温しながら横軸に温度（℃）、縦軸に応力値（ＭＰａ）
をとったときの関係を示したものを図６に示す。比較例また、上記実施例４の比較例として、図１に示した成膜
装置において、各成膜段階において、下記表５に示すよ
うな条件でＢＰＳＧ膜の成膜を行った。

【００９０】

【表５】

【００９１】このようにして得られたＢＰＳＧ膜の積層
膜について、窒素雰囲気中で１０℃／ｍｉｎの速度で昇
温しながら横軸に温度（℃）、縦軸に応力値（ＭＰａ）
をとったときの関係を示したものを図６に示す。

【００９２】図６より、本発明によるＢＰＳＧ成膜条件
において、昇温時に観察される膜応力の緩和が始まる温
度Ｘが、比較例の膜応力の緩和が始まる温度Ｙに比し
て、５０℃程度低下していることがわかる。また、緩和
する応力の総量も本発明によるＢＰＳＧ成膜条件の方が
小さい。これら２つの現象は、同一リフロー温度におい
て、本発明におけるＢＰＳＧ成膜条件でのリフロー性が
高いことを示しており、隙間充填性の向上が図られてい
ることが確認された。

【００９３】本発明の半導体装置の製造方法の実施形態
は、上記の説明に限定されない。例えば、ＢＰＳＧ膜成
膜以外の半導体装置の製造工程、薄膜形成装置などにつ
いては、種々の変形が可能である。その他、本発明の要
旨を逸脱しない範囲で、種々の変更が可能である。

【００９４】

【発明の効果】本発明の半導体装置の製造方法によれ
ば、下地の形状が悪い場合、あるいは狭寸法部において
も、成膜の各段階におけるホウ素とリン濃度、および成
膜圧力を最適化することにより、高い隙間充填性を確保
することができ、半導体装置の信頼性を向上させること
ができる。

【図面の簡単な説明】

【図１】図１は、本発明の半導体装置の製造方法に使用
する準常圧ＣＶＤ装置の概略構成図である。

【図２】図２は、本発明の半導体装置の製造方法の効果
を説明するための断面図である。

【図３】図３は、第１実施例における埋め込み性と各々
の成膜段階における成膜圧力との関係を示したものであ
る。

【図４】図４は、第２実施例における埋め込み性と成膜
第１段階のＢＰＳＧ膜中のＢとＰ濃度との関係を示した
ものである。

【図５】図５は、第３実施例における埋め込み性と成膜
第２段階のＢＰＳＧ膜中のＢとＰ濃度との関係を示した
ものである。

【図６】図６は、第４実施例と比較例におけるＢＰＳＧ
膜の昇温時の応力曲線を示したものである。

【図７】図７は、従来例に係る半導体装置の製造方法の
製造工程を示す断面図であり、（ａ）はゲート絶縁膜の
形成工程まで、（ｂ）は下層ゲート電極用層の形成工程
まで、（ｃ）は上層ゲート電極用層の形成工程までを示
す。

【図８】図８は、図７の続きの工程を示す断面図であ
り、（ｄ）はオフセット絶縁膜用層の形成工程まで、
（ｅ）はゲート電極のパターン加工工程までを示す。

【図９】図９は、図８の続きの工程を示す断面図であ
り、（ｆ）はＬＤＤ拡散層の形成工程まで、（ｇ）はサ
イドウォール絶縁膜用層の形成工程までを示す。

【図１０】図１０は、図９の続きの工程を示す断面図で
あり、（ｈ）はサイドウォール絶縁膜の形成工程まで、
（ｉ）はソース・ドレイン拡散層の形成工程までを示
す。

【図１１】図１１は、図１０の続きの工程を示す断面図
であり、（ｊ）はエッチングストッパ膜の形成工程ま
で、（ｋ）は層間絶縁膜の形成工程までを示す。

【図１２】図１２は、図１１の続きの工程を示す断面図
であり、（ｌ）はコンタクトホールの形成工程まで、
（ｍ）はコンタクトプラグの形成工程までを示す。

【図１３】図１３は、従来例に係る半導体装置の製造方
法における問題点を示すための図であり、（ａ）はゲー
ト電極のパターン加工工程まで、（ｂ）は、サイドウォ
ール絶縁膜およびエッチングストッパ膜の形成工程まで
を示す。

【図１４】図１４は、従来例に係る半導体装置の製造方
法におけるボイドの発生の様子を示すための断面図であ
る。

【図１５】図１５は、従来例に係る半導体装置の製造方
法におけるボイドの発生機構を示したものである。

【図１６】図１６は、ボイドによる問題点を説明するた
めの図１４におけるＡ−Ａ線の断面図を示したものであ
り、（ａ）は層間絶縁膜形成工程まで、（ｂ）はコンタ
クトホール形成工程までを示す。

【図１７】図１７は、図１６の続きの工程を示したもの
であり、コンタクトホールに導電性材料を埋め込む工程
までを示す。

【符号の説明】

１…準常圧ＣＶＤ装置、１１…チャンバー、１２…基板
ホルダー、１３…支持柱、１４…シャワーヘッド、１５
…三方バルブ、１６…混合ガス導入配管、１７…ガス混
合部、２０…反応助剤導入配管、２１…第１のプロセス
ガス導入配管、２２…第２のプロセスガス導入配管、２
３…第３のプロセスガス導入配管、２４，２５，２６，
２７…ガス遮断バルブ、２８，２９，３０…気化器、３
１，３２，３３…液体マスフローコントローラ、３４，
３５，３６…液体原料タンク、３７，３８，３９…液体
原料用不活性ガス導入配管、４０…真空ポンプ、４１…
排気配管、４２…混合ガス排気配管、４３…パージガス
用排気配管、４４…成膜室用圧力計、４５…圧力調整用
開度可変バルブ、４６…三方バルブ、５０…ヒータ、Ｗ
…ウェーハ、１００…半導体基板、１０１…ゲート絶縁
膜、１０２…下層ゲート電極、１０３…上層ゲート電
極、１０４…オフセット絶縁膜、１０５…ゲート電極、
１０７…サイドウォール絶縁膜、１０８…エッチングス
トッパ膜、１１０…ＬＤＤ拡散層、１１１…ソース・ド
レイン拡散層、１１２…層間絶縁膜、１１３…コンタク
トプラグ、ＣＨ…コンタクトホール、Ｒ…凹部、Ｂ…ボ
イド、Ｓ…支持枠、Ｃ…成膜室。

───────────────────────────────────────────────────── フロントページの続き (72)発明者増田謙一郎長崎県諫早市津久葉町1883番43 ソニー長崎株式会社内Ｆターム(参考） 4K030 AA07 AA08 AA09 AA14 AA20 BA24 BA26 BA42 BA44 CA04 JA09 LA02 LA15 5F033 HH04 HH28 JJ04 KK01 MM07 QQ09 QQ10 QQ13 QQ25 QQ31 QQ37 QQ74 QQ75 RR04 RR06 RR15 SS01 SS04 SS12 TT08 WW04 WW05 XX01 XX02 5F058 BA20 BD01 BD04 BD06 BF03 BF25 BF29 BF32 BF33 BF36 BF37 BH12 BJ02 BJ05

Claims

【特許請求の範囲】

【請求項１】反応室内で、所定の成膜温度下において、
被処理基板に対し成膜する半導体装置の製造方法であっ
て、略９０ｋＰａ以上略９６ｋＰａ以下の圧力範囲に設定さ
れた前記反応室内に、少なくともシリコン、ホウ素、リ
ンを含む第１のガスを供給して成膜を行う第１の成膜工
程と、略２４ｋＰａ以上略２７ｋＰａ以下の圧力範囲に設定さ
れた前記反応室内に、少なくともシリコン、ホウ素、リ
ンを含む第２のガスを供給して成膜を行う第２の成膜工
程とを有する半導体装置の製造方法。
【請求項２】前記第１の成膜工程において、当該第１の
成膜工程後における膜中のホウ素濃度が略５．２±０．
３重量％、リン濃度が略２．８±０．２重量％の範囲内
になる第１のガスを前記反応室内に供給する請求項１記
載の半導体装置の製造方法。
【請求項３】前記第２の成膜工程において、当該第２の
成膜工程後における膜中のホウ素濃度が略４．５±０．
２重量％、リン濃度が略４．０±０．２重量％の範囲内
になる第２のガスを前記反応室内に供給する請求項１記
載の半導体装置の製造方法。
【請求項４】前記第１の成膜工程後、前記第２の成膜工
程前に、前記反応室内に残存する前記第１のガスを除去
する請求項１記載の半導体装置の製造方法。
【請求項５】前記第１の成膜工程において、少なくとも
テトラエトキシシラン、トリエチルボレート、トリエチ
ルフォスフェイトを含む第１のガスを前記反応室内に供
給する請求項１記載の半導体装置の製造方法。
【請求項６】前記第１のガスとして、少なくともテトラ
エトキシシラン、トリエチルボレート、トリエチルフォ
スフェイト、オゾンを含む第１のガスを供給する請求項
５記載の半導体装置の製造方法。
【請求項７】前記第２の成膜工程において、少なくとも
テトラエトキシシラン、トリエチルボレート、トリエチ
ルフォスフェイトを含む第２のガスを前記反応室内に供
給する請求項１記載の半導体装置の製造方法。
【請求項８】前記第２のガスとして、少なくともテトラ
エトキシシラン、トリエチルボレート、トリエチルフォ
スフェイト、オゾンを含む第２のガスを供給する請求項
７記載の半導体装置の製造方法。