JP4695158B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4695158B2 JP4695158B2 JP2008112314A JP2008112314A JP4695158B2 JP 4695158 B2 JP4695158 B2 JP 4695158B2 JP 2008112314 A JP2008112314 A JP 2008112314A JP 2008112314 A JP2008112314 A JP 2008112314A JP 4695158 B2 JP4695158 B2 JP 4695158B2
- Authority
- JP
- Japan
- Prior art keywords
- pressure
- film
- insulating film
- formation chamber
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明の第1実施形態による半導体装置の製造方法を図1乃至図10を用いて説明する。図1乃至図5は、本実施形態による半導体装置の製造方法を示す工程断面図である。
次に、本実施形態による半導体装置の製造方法の評価結果について図8を用いて説明する。
本発明の第2実施形態による半導体装置の製造方法について図11を用いて説明する。図11は、本実施形態による半導体装置の製造方法により層間絶縁膜を形成する際における、成膜室内の圧力を示すタイムチャートである。図1乃至図10に示す第1実施形態による半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本発明の第3実施形態による半導体装置の製造方法を図12を用いて説明する。図12は、本実施形態による半導体装置の製造方法により層間絶縁膜を形成する際の、成膜室内の圧力を示すタイムチャートである。図1乃至図11に示す第1又は第2実施形態による半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本発明は上記実施形態に限らず種々の変形が可能である。
前記成膜室内の圧力を前記第1の圧力より低い第2の圧力まで徐々に低下させる圧力調整工程と、
前記成膜室内の圧力を前記第2の圧力に設定した状態で前記絶縁膜を更に成長する工程と
を有することを特徴とする半導体装置の製造方法。
前記圧力調整工程では、前記成膜室内の雰囲気を不活性雰囲気に置換しながら、前記成膜室内の圧力を前記第1の圧力から前記第2の圧力まで徐々に低下させる
ことを特徴とする半導体装置の製造方法。
前記圧力調整工程では、前記成膜室内の圧力を40Torr/秒より小さい割合で徐々に低下させる
ことを特徴とする半導体装置の製造方法。
前記圧力調整工程では、前記成膜室内の圧力を5〜40Torr/秒の割合で徐々に低下させる
ことを特徴とする半導体装置の製造方法。
前記成膜室内の雰囲気を不活性雰囲気に置換しながら、前記成膜室内の圧力が徐々に低下するように、前記成膜室内の雰囲気を排気する工程と、
前記成膜室内の圧力を前記第1の圧力より低い第2の圧力に設定する圧力調整工程と、
前記成膜室内の圧力を第2の圧力に設定した状態で前記絶縁膜を更に成長する工程と
を有することを特徴とする半導体装置の製造方法。
前記成膜室内の雰囲気を排気する工程では、前記成膜室内の圧力が40Torr/秒より小さい割合で徐々に低下するように、前記成膜室内の雰囲気を排気する
ことを特徴とする半導体装置の製造方法。
前記成膜室内の雰囲気を排気する工程では、前記成膜室内の圧力が5〜40Torr/秒の割合で徐々に低下するように、前記成膜室内の雰囲気を排気する
ことを特徴とする半導体装置の製造方法。
前記成膜室内の雰囲気を不活性雰囲気に置換する工程と、
前記成膜室内の雰囲気を排気する工程と、
前記成膜室内の圧力を前記第1の圧力より低い第2の圧力に設定する圧力調整工程と、
前記成膜室内の圧力を第2の圧力に設定した状態で前記絶縁膜を更に成長する工程と
を有することを特徴とする半導体装置の製造方法。
前記成膜室内の雰囲気を不活性雰囲気に置換しながら、前記成膜室内の雰囲気を排気する工程と、
前記成膜室内の圧力を前記第1の圧力より低い第2の圧力に設定する圧力調整工程と、
前記成膜室内の圧力を第2の圧力に設定した状態で前記絶縁膜を更に成長する工程と
を有することを特徴とする半導体装置の製造方法。
前記圧力調整工程では、前記成膜室内に不活性ガスを導入しながら、前記成膜室内の圧力を前記第2の圧力に設定する
ことを特徴とする半導体装置の製造方法。
前記絶縁膜を成長する工程の前に、半導体基板上にトランジスタのゲート電極を形成する工程を更に有し、
前記絶縁膜を成長する工程では、前記ゲート電極を覆うように前記絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。
前記絶縁膜を成長する工程の前に、半導体基板の上方に配線を形成する工程を更に有し、
前記絶縁膜を成長する工程では、前記配線を覆うように前記絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。
前記第1の圧力は、400〜600Torrであり、
前記第2の圧力は、200〜400Torrである
ことを特徴とする半導体装置の製造方法。
前記絶縁膜を成長する工程では、熱化学気相堆積法により前記絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。
前記絶縁膜は、BPSG膜、BSG膜、PSG膜又はUSG膜である
ことを特徴とする半導体装置の製造方法。
前記絶縁膜を更に成長する工程の後に、前記絶縁膜の表面を研磨する工程を更に有する
ことを特徴とする半導体装置の製造方法。
12…シリコン酸化膜、トンネル絶縁膜
14…ポリシリコン膜、フローティングゲート電極
16…シリコン酸化膜、誘電体膜
18…ポリシリコン膜、コントロールゲート電極
20…積層膜
22…ゲート電極
24…ポケット領域
26a…ソース拡散層
26b…ドレイン拡散層
30…コンタクト層
31…金属シリサイド層
32、32a、32b…層間絶縁膜
34…キャップ膜
36…反射防止膜
38…コンタクトホール
40…導体プラグ
42…配線
44…層間絶縁膜
100…成膜装置
102…成膜室
104…圧力計
106…サセプタ
108…原料供給管
110…シャワープレート
112…ランプヒータ
114…排気管
116…スロットルバルブ
Claims (2)
- 成膜室内を第1の圧力に設定した状態で熱化学気相堆積法により絶縁膜を成長する工程と、
前記絶縁膜の原料ガスの前記成膜室内への導入を中止する工程と、
前記成膜室内に不活性ガスを導入し、前記成膜室内の雰囲気を不活性雰囲気に置換する工程と、
前記成膜室内の雰囲気を排気する第1の排気工程と、
前記不活性ガスの前記成膜室内への導入を中止し、前記成膜室内の雰囲気を排気する第2の排気工程と、
前記成膜室内に不活性ガスを導入しながら、前記成膜室内の圧力を前記第1の圧力より低い第2の圧力に設定する圧力調整工程と、
前記成膜室内の圧力を前記第2の圧力に設定した状態で熱化学気相堆積法により前記絶縁膜を更に成長する工程とを有し、
前記成膜室内の雰囲気を前記不活性雰囲気に置換する工程では、前記絶縁膜の前記原料ガスを前記成膜室内に導入することなく、前記成膜室内の雰囲気を前記不活性雰囲気に置換し、
前記第1の排気工程では、前記絶縁膜の前記原料ガスを前記成膜室内に導入することなく、前記成膜室内の雰囲気を排気し、
前記第2の排気工程では、前記絶縁膜の前記原料ガスを前記成膜室内に導入することなく、前記不活性ガスの前記成膜室内への導入を中止し、前記成膜室内の雰囲気を排気し、
前記圧力調整工程では、前記絶縁膜の前記原料ガスを前記成膜室内に導入することなく、前記成膜室内の圧力を前記第2の圧力に設定する
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記成膜室内を前記第1の圧力に設定した状態で前記絶縁膜を成長する工程、及び、前記成膜室内の圧力を前記第2の圧力に設定した状態で前記絶縁膜を更に成長する工程では、それぞれ複数の前記原料ガスを用いて前記絶縁膜を成長し、
前記絶縁膜の前記原料ガスの前記成膜室内への導入を中止する工程では、前記複数の原料ガスのうちのすべての原料ガスの前記成膜室への導入を一括して停止する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008112314A JP4695158B2 (ja) | 2008-04-23 | 2008-04-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008112314A JP4695158B2 (ja) | 2008-04-23 | 2008-04-23 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002331694A Division JP4154471B2 (ja) | 2002-11-15 | 2002-11-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008205502A JP2008205502A (ja) | 2008-09-04 |
JP4695158B2 true JP4695158B2 (ja) | 2011-06-08 |
Family
ID=39782587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008112314A Expired - Lifetime JP4695158B2 (ja) | 2008-04-23 | 2008-04-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4695158B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04213829A (ja) * | 1990-02-02 | 1992-08-04 | Applied Materials Inc | 半導体ウエハの段状表面にボイドを含まない酸化物層を形成する二段階法 |
JPH09172008A (ja) * | 1995-12-06 | 1997-06-30 | Applied Materials Inc | Sacvd酸化物膜とpecvd酸化物膜との間に良好な界面を形成する方法及び装置 |
JPH11162966A (ja) * | 1997-11-28 | 1999-06-18 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2001338976A (ja) * | 2000-05-26 | 2001-12-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2002134499A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置の製造方法 |
JP2002514013A (ja) * | 1998-05-05 | 2002-05-14 | アプライド マテリアルズ インコーポレイテッド | 二段bpsg堆積プロセスと関連装置 |
-
2008
- 2008-04-23 JP JP2008112314A patent/JP4695158B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04213829A (ja) * | 1990-02-02 | 1992-08-04 | Applied Materials Inc | 半導体ウエハの段状表面にボイドを含まない酸化物層を形成する二段階法 |
JPH09172008A (ja) * | 1995-12-06 | 1997-06-30 | Applied Materials Inc | Sacvd酸化物膜とpecvd酸化物膜との間に良好な界面を形成する方法及び装置 |
JPH11162966A (ja) * | 1997-11-28 | 1999-06-18 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2002514013A (ja) * | 1998-05-05 | 2002-05-14 | アプライド マテリアルズ インコーポレイテッド | 二段bpsg堆積プロセスと関連装置 |
JP2001338976A (ja) * | 2000-05-26 | 2001-12-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2002134499A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008205502A (ja) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7544996B2 (en) | Methods of fabricating a semiconductor device having a metal gate pattern | |
US7465669B2 (en) | Method of fabricating a silicon nitride stack | |
TWI716414B (zh) | 氧化矽膜的選擇性沉積 | |
JP4259247B2 (ja) | 成膜方法 | |
KR20040100767A (ko) | 저압 실리콘 질화막 형성 방법 | |
JP4154471B2 (ja) | 半導体装置の製造方法 | |
JP2013232558A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
JP4224044B2 (ja) | 半導体装置の製造方法 | |
JP4695158B2 (ja) | 半導体装置の製造方法 | |
KR100497474B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
JP2008235397A (ja) | 半導体装置の製造方法 | |
KR100303186B1 (ko) | 반도체장치의 텅스텐 게이트전극 제조방법 | |
US20030045094A1 (en) | Method and apparatus for manufacturing semiconductor devices | |
US9391133B2 (en) | Capacitor and preparation method thereof | |
KR20080002548A (ko) | 메탈전극의 이상 산화를 방지할 수 있는 반도체소자의 제조방법 | |
KR100950551B1 (ko) | 게이트의 기울어짐 방지를 위한 반도체소자 및 그 제조방법 | |
KR100377171B1 (ko) | 반구형 실리콘을 이용한 반도체 소자의 캐패시터 형성방법 | |
KR100364804B1 (ko) | 반도체 소자의 제조방법 | |
JP2002373892A (ja) | 絶縁膜の製造方法および半導体装置の製造方法 | |
JPH0629413A (ja) | 半導体装置の製造方法および製造装置 | |
KR20050075078A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
JPH08250723A (ja) | 半導体装置の製造方法 | |
JPH11168093A (ja) | 半導体製造装置および半導体装置の製造方法 | |
KR20090066939A (ko) | 반도체 소자의 절연막 형성방법 및 소자분리막 형성방법 | |
JPH09129840A (ja) | 集積回路装置の形成加工法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080620 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4695158 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |