JP2002134497A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002134497A
JP2002134497A JP2000323216A JP2000323216A JP2002134497A JP 2002134497 A JP2002134497 A JP 2002134497A JP 2000323216 A JP2000323216 A JP 2000323216A JP 2000323216 A JP2000323216 A JP 2000323216A JP 2002134497 A JP2002134497 A JP 2002134497A
Authority
JP
Japan
Prior art keywords
gas
film
film forming
way valve
bpsg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000323216A
Other languages
English (en)
Inventor
Yasuaki Tanaka
泰明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000323216A priority Critical patent/JP2002134497A/ja
Publication of JP2002134497A publication Critical patent/JP2002134497A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 成膜の初期段階におけるホウ素やリンのよう
な不純物の偏析を抑制して、膜厚方向において均一な組
成の膜質を有するBPSG膜などを成膜することができ
る半導体装置の製造方法を提供する。 【解決手段】 成膜ガスを混合するガス混合器17と、
成膜室11Aに混合ガスを供給するシャワーヘッド部1
4との間に、ガスの流路を切り換え可能な第1の三方バ
ルブ18が設けられる。第1の三方バルブ18には、第
2の三方バルブ20などを介して真空ポンプ23が連結
される。BPSG膜の成膜を行う場合、その成膜を開始
しようとする時から所定時間が経過するまで、ガス混合
器17からの混合ガスは、第1の三方バルブ18および
第2の三方バルブ20を通して真空ポンプ23に排気さ
れる。その後、第1の三方バルブ18を切り換えること
により、混合ガスがシャワーヘッド部14を通して成膜
室11Aに導入される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば、BPSG
膜のような、不純物を含有した酸化シリコン(Si
2 )膜を用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】現在、半導体基板上に酸化シリコン膜を
はじめとする複数の種類の膜を形成する工程は、半導体
装置の製造工程のなかで主要なものの1つとなってい
る。特に、DRAM(Dynamic Random Access Memory)
や混載ロジックDRAMなどの半導体装置の製造工程
は、トランジスタ、キャパシタおよび多層配線などをそ
れぞれ作製する工程からなっている。このような工程の
なかで、層間絶縁膜やキャパシタの作製工程では、BP
SG(Boronphoshosilicate Glass ;ホウ素(B)およ
びリン(P)を含有した酸化シリコン)膜の成膜が行わ
れる場合がある。これは、このBPSG膜が、良好な隙
間充填性を有するとともに、そのドライエッチングやウ
エットエッチング加工時における下地膜となる別の種類
の膜に対して高いエッチング選択比を有するからであ
る。
【0003】このようなBPSG膜を成膜する方法とし
ては、APCVD(Atmospheric Pressure Chemical Va
por Deposition ;常圧化学的気相成長)、SACVD
(SubAtmospheric CVD;準常圧CVD)またはPECV
D(Plasma Enhanced CVD ;プラズマ増強型CVD)な
どが用いられている。多くの場合、このBPSG膜は成
膜後の単体ではその膜質が疎であるため、ウエットエッ
チングの際のエッチングレートが大きくなる。そのた
め、一般的には、BPSG膜の成膜後に700°C〜9
00°Cの範囲内のアニール処理を行うことにより、そ
の膜質を緻密化させている。
【0004】ここで、このBPSG膜を用いた半導体装
置の一例として、シリンダ状のキャパシタの作製方法に
ついて図7(A)〜(C)を参照して説明する。なお、
後述するように、BPSG膜はシリンダコア層として用
いられる。まず、図7(A)に示したように、シリコン
基板のような半導体基板101に、フィールド酸化膜1
02および層間絶縁膜103を形成した後、後述のシリ
ンダコア層106をエッチング除去する際にエッチング
ストッパとして機能する、例えば100nmの厚さの窒
化シリコン膜104を形成する。次に、窒化シリコン膜
104および層間絶縁膜103の異方性エッチングによ
り、半導体基板101に到達するコンタクトホールを形
成した後、このコンタクトホールの内部に、例えばリン
を含む非晶質シリコンまたは多結晶(ポリ)シリコンか
らなる導電膜を形成し、この導電膜に対してCMP(Ch
emical Mechanical Polishing ;化学機械研磨)または
等方性エッチングを行うことにより、半導体基板101
に接するコンタクト電極105を形成する。その後、窒
化シリコン膜104の表面およびコンタクト電極105
の上部に、シリンダコア層106を上述したBPSG膜
として約1000nm程度の厚さで形成した後、エッチ
ングによりシリンダコア層106をパターニングして、
図7(B)に示したように、コンタクト電極105の上
部を露出させる。この状態で、図7(C)に示したよう
に、シリンダコア層106の上面だけでなく、そのパタ
ーニング部分106Aの内壁面をも覆うように、不純物
(例えばリン)を含む非晶質シリコン膜107を形成す
る。シリンダコア層106の上面に形成された非晶質シ
リコン膜107をCMPにより除去し、パターニング部
分106Aの内壁面に形成された非晶質シリコン膜10
7のみを残す。さらに、希フッ酸を含むエッチング溶液
を用いたウエットエッチングにより、シリンダコア層1
06を選択的に除去し、キャパシタの下部電極を形成す
る。以下、この下部電極の表面に半球状の微結晶を形成
した後、誘電体膜および上部電極を順に形成することに
より、キャパシタを作製する。
【0005】
【発明が解決しようとする課題】ところで、一般的に、
上述したキャパシタの作製方法では、非晶質シリコン層
107を形成する直前に、フッ酸を含有する洗浄溶液を
用いたウエットエッチングにより半導体基板101の洗
浄処理を行っている。そのため、シリンダコア層106
の初期成膜層(窒化シリコン膜104側の層)としてリ
ンやホウ素が偏析してその濃度が高くなっている偏析層
が形成されていると、その偏析層に対するウエットエッ
チングの速度がシリンダコア層106の他の部分よりも
急激に速くなり、図8(A)に示すように、シリンダコ
ア層106に対するオーバーエッチングによりオーバー
エッチング部108が形成される。この状態で、非晶質
シリコン層107を形成すると、オーバーエッチング部
108にも非晶質シリコン膜107が形成されてしま
う。特に、オーバーエッチングの速度が速くてオーバー
エッチング部108が大きくなると、図8(B)に示す
ように、隣接する下部電極間で非晶質シリコン膜107
が接触する部分109が生じて短絡が起こるので、半導
体装置の信頼性を著しく低下させてしまうという問題が
あった。
【0006】なお、従来、ホウ素やリンを含有した酸化
シリコン膜を複数回にわたって積層させる場合に、その
界面でのホウ素やリンの偏析を抑制する方法として、複
数の成膜ガスのチャンバ内への供給を遮断する前に、反
応助剤であるオゾン(O3 )の供給を遮断するものが提
案されている(特開平11−102902号公報)。し
かし、この方法をそのままBPSG膜の成膜方法に適用
すると、O3 の欠如により成膜されたBPSG膜の膜質
が疎となり、フッ酸含有溶液による更なるオーバーエッ
チングの増大を招くという問題がある。
【0007】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、成膜の初期段階におけるホウ素やリ
ンのような不純物の偏析を抑制して、膜厚方向において
均一な組成の膜質を有するBPSG膜などを成膜するこ
とができる半導体装置の製造方法を提供することにあ
る。
【0008】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、複数種類の成膜ガスが供給される成膜室
において少なくとも1種類の不純物を含む膜の成膜を行
うものであって、成膜を開始しようとする時から所定時
間が経過するまで、成膜ガスを成膜室に供給させること
なく排気する工程を有している。
【0009】本発明の半導体装置の製造方法では、成膜
を開始しようとする時から所定時間が経過するまで、複
数種類の成膜ガスが成膜室に供給させることなく排気さ
れる。そして、所定時間が経過した後、成膜ガスを成膜
室に供給することにより、少なくとも1種類の不純物を
含む膜の成膜が行われる。
【0010】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0011】図1は、本発明の一実施の形態に係る半導
体装置の製造方法に用いられる半導体製造装置10の概
略構成を表したものである。この半導体製造装置10
は、例えばSACVD装置である。
【0012】半導体製造装置10は、BPSG膜を成膜
を行うためのチャンバ11を備えている。このチャンバ
11の成膜室11A内には、基板ホルダ12が設けられ
ている。この基板ホルダ12に、例えばシリコン基板の
ような半導体基板(ウェハ)13がシャワーヘッド部1
4に対向するよう、被成膜面を上に向けた状態で保持さ
れるようになっている。シャワーヘッド部14は、例え
ばチャンバ11の側面において、支持部材15により支
持されている。このシャワーヘッド部14には、第1の
三方バルブ18が設けられた混合ガス導入配管16を介
して、ガス混合部17が連結されている。第1の三方バ
ルブ18には、混合ガス排気配管19を介して第2の三
方バルブ20が連結されている。この第2の三方バルブ
20はチャンバ11の外部に設けられている。第2の三
方バルブ20には、チャンバ11の外部に設けられてい
る、圧力調整バルブ21と、排気配管22を介して真空
ポンプ23とがぞれぞれ連結されている。排気配管22
には、成膜室11Aから排出されたガスにより真空ポン
プ23内の配管が閉塞するのを抑制するために、パージ
ガス(例えば窒素(N2 )ガス)を導入するためのパー
ジガス導入配管24が連結されている。このパージガス
導入配管24には、排気配管22内の圧力を測定するた
めの圧力計25が連結されている。
【0013】ガス混合部17には、遮断バルブ26が設
けられ、酸素(O2 )ガスまたはオゾン(O3 )ガスな
どの酸素(O)を含む反応助剤ガスを例えば約5×10
-5 3 /s〜1.67×10-43 /s(3slm〜1
0slm)の範囲内の流量で導入するための導入配管2
7と、遮断バルブ31,32,33がそれぞれ設けら
れ、後述する異なる種類の成膜ガスを導入するための成
膜ガス導入配管34,35,36とが連結されている。
成膜ガス導入配管34〜36には、気化器37,38,
39、液体流量コントローラ40,41,42、原料液
体タンク43,44,45および不活性ガス導入配管4
6,47,48が、それぞれ順に連結され、これらによ
り3つの成膜ガス供給部50,51,52が構成されて
いる。成膜ガス供給部50,51,52はチャンバ11
の外部に設けられている。気化器37〜39からシャワ
ーヘッド部14までの間の成膜ガス導入配管34〜36
および混合ガス導入配管16と、第1の三方バルブ18
と第2の三方バルブ20との間の混合ガス排気配管19
との周囲には、結露防止のため、成膜ガスや混合ガスを
例えば約120°Cに加温するためのヒータ49が設け
られている。
【0014】基板ホルダ12は、半導体基板13の搬入
および搬出の際に上下方向(垂直方向)に変位可能に構
成されているとともに、ヒータ(図示せず)より半導体
基板13を例えば450°C〜520°Cの範囲内に加
熱できるようになっている。シャワーヘッド部14は、
所定の温度に調整されているとともに、ガス混合部17
から供給された混合ガス(複数種類の成膜ガス)を半導
体基板13の被成膜面に向けて均一に噴出するようにな
っている。
【0015】ガス混合部17は、成膜ガス導入配管34
〜36からの成膜ガスおよび導入配管27からの反応助
剤ガスを混合し、その混合ガスを混合ガス導入配管16
に供給するようになっている。ここで、成膜ガス導入配
管34には、TEOS(テトラエトキシシラン:SiO
2 5 4 )ガス,TMS(テトラメトキシシラン:
SiOCH3 4 )ガスまたはモノシラン(SiH4
ガスなどのシリコン(Si)を含む成膜ガスが液体状態
では例えば1×10-4kg/min〜7×10 -4kg/
min(100mg/min〜700mg/min)の
範囲内の流量で導入される。成膜ガス導入配管35に
は、TMB(トリメチルボレート:B(OCH3 3
ガスまたはTEB(トリエチルボレート:B(OC2
5 3 )ガスなどのホウ素(B)を含む成膜ガスが液体
状態では1×10-5kg/min〜7×10-5kg/m
in(10mg/min〜70mg/min)の範囲内
の流量で導入される。成膜ガス導入配管36には、TM
P(トリメチルフォスファイト:P(OCH3 3 )ガ
ス,TMPO(トリメチルフォスフェイト:PO(OC
CH3 3 )ガスまたはTEPO(トリエチルフォスフ
ェイト:PO(OC25 3 ))ガスなどのリン
(P)を含む成膜ガスが液体状態では5×10-5kg/
min〜2×10-4kg/min(50mg/min〜
200mg/min)の範囲内の流量で導入される。
【0016】第1の三方バルブ18は、必要に応じて、
混合ガス導入配管16に供給された混合ガスが、シャワ
ーヘッド部14、または第2の三方バルブ20を通して
真空ポンプ23のいずれか一方に流れるように、混合ガ
スの流路を切り換えることが可能であるとともに、シャ
ワーヘッド部14および第2の三方バルブ20のいずれ
にも混合ガスが流れないようにすることが可能に構成さ
れている。第2の三方バルブ20は、必要に応じて、成
膜室11Aから排出されたガスまたは混合ガス排気配管
19からの混合ガスを真空ポンプ22に向けて排気する
ようになっている。圧力調整バルブ21は、弁の開放の
程度を連続的に変えることが可能な機構(図示せず)を
含み、この機構により成膜室11A内の圧力を任意の値
(成膜時には、例えば約26664Pa(200Tor
r)〜93325Pa(700Torr)の範囲内の圧
力)に調整可能になっている。
【0017】成膜ガス供給部50において、原料液体タ
ンク43は、成膜ガスの原料である原料液体として、例
えば、TEOS,TMSまたはモノシランなどのシリコ
ンを含む材料からなる液体を蓄えるようになっている。
不活性ガス導入配管46は、原料液体タンク43に蓄え
られている原料液体を加圧するための不活性ガス(例え
ば窒素(N2 )またはヘリウム(He))を導入するた
めのものである。液体流量コントローラ40は、例えば
プログラム可能なシーケンサを含み、不活性ガスにより
加圧された、原料液体タンク43からの原料液体を所定
の流量で気化器37に供給するとともに、このシーケン
サにより、所定の流量の原料液体が気化器37において
十分に気化する程度の熱量のフィードバック制御を行う
ようになっている。気化器37は、液体流量コントロー
ラ40から供給された原料液体を気化し、気化したガス
(成膜ガス)を、遮断バルブ31を通して成膜ガス導入
配管34に導入するようになっている。また、成膜ガス
供給部51,52においても、成膜ガス供給部50とほ
ぼ同様に構成されているが、原料液体タンク44,45
に蓄えられる原料液体の種類が原料液体タンク43の場
合と異なっている。すなわち、原料液体タンク44は、
原料液体として、TMBまたはTEBなどのホウ素を含
む材料からなる液体を、原料液体タンク45は、TM
P,TMPOまたはTEPOなどのリンを含む材料から
なる液体を、それぞれ蓄えるようになっている。
【0018】次に、以上のように構成された半導体製造
装置10の作用について説明する。
【0019】まず、BPSG膜を成膜するための半導体
基板13が、搬送機構(図示せず)により、チャンバ1
1の成膜室11A内の基板ホルダ12に設置される。次
に、減圧のために成膜室11Aの内部が真空ポンプ23
により一旦排気された後、成膜室11A内の圧力が、成
膜圧力、例えば約26664Pa(200Torr)と
なるように、圧力調整バルブ21による圧力調整が行わ
れるとともに、基板ホルダ12により半導体基板13が
例えば約480°Cの基板温度に加熱される。
【0020】この状態で、成膜を開始するために、成膜
ガス供給部50〜52からの成膜ガス(例えばTEOS
ガス,TEBガスおよびTEPOガス)がそれぞれ成膜
ガス導入配管34〜36を介してガス混合部17に供給
される。同時に、反応助剤ガス(例えばオゾンを約12
mol%含むO2 ガス)が導入配管27を介してガス混
合部17に供給される。ここで、TEOSガス,TEB
ガス,TEPOガスおよびO2 ガスの流量は、例えば、
それぞれ約6×10-4kg/min(600mg/mi
n)、1×10-4kg/min〜2×10-4kg/mi
n(100mg/min〜200mg/min)の範囲
内、5×10-5kg/min〜7×10 -5kg/min
(50mg/min〜70mg/min)の範囲内およ
び6.68×10-53 /s〜1.0×10-43 /s
(4slm〜6slm)の範囲内とする。
【0021】ガス混合部17では、これらの成膜ガスを
混合することにより混合ガスが得られる。この混合ガス
は、混合ガス導入配管16に導入される。ここで、成膜
を開始しようとする時(例えば、混合ガス導入配管16
に対して混合ガスの導入を開始した時)から、各成膜ガ
スの流量が半導体製造装置10のレシピに設定されてい
る流量に到達するまでの所定時間(例えば約5秒〜10
秒の範囲内)が経過するまでの間においては、第1の三
方バルブ18および第2の三方バルブ20による混合ガ
スの流路の変更により、混合ガスがシャワーヘッド部1
4に供給されることなく、第1の三方バルブ18、混合
ガス排気配管19、第2の三方バルブ20および排気配
管22を通して真空ポンプ23に向けて排気される。そ
の後、各成膜ガスの流量が設定された流量に到達し、そ
の設定流量に対して実質的に安定した時点で、第1の三
方バルブ18および第2の三方バルブ20による混合ガ
スの流路を変更することにより、混合ガス導入配管16
からの混合ガスは、第1の三方バルブ18およびシャワ
ーヘッド部14を通して成膜室11Aに導入される。そ
して、成膜室11A内の半導体基板13上に、例えば約
1000nmの厚さのBPSG膜が準常圧CVDにより
成膜される。
【0022】BPSG膜の成膜中に成膜室11Aに導入
された成膜ガスは、圧力調整バルブ21、第2の三方バ
ルブ20および排気配管22を通して真空ポンプ23に
向けて排気される。所定の成膜時間が経過したら、ま
ず、TEBガスおよびTEPOガスの供給が遮断バルブ
32,33により停止される。この停止から例えば約3
秒後に、O2 ガスおよびTEOSガスの供給が遮断バル
ブ26,31により停止される。なお、これらの遮断バ
ルブ26,31〜33の開閉によるガス供給のタイミン
グ制御は、例えば、遅延回路、コンピュータプログラム
を実行するマイクロプロセッサ、またはシーケンサを設
けることにより、容易に行うことができる。
【0023】(成膜中の成膜ガスの流量の変化)ところ
で、BPSG膜のリンやホウ素の偏析は、例えば、成膜
ガスが常温で液体状態である原料を、気化器により気化
して得られる成膜ガスを用いて成膜を行う成膜装置では
避けることができないとされている。これは、液体流量
コントローラや気化器ではその構造上から微量の原料液
体が漏れて配管内に溜まってしまうので、この状態で成
膜を開始すると、この溜まっていた原料液体とともに、
新たに供給された原料液体が気化器によって気化され、
その結果、成膜初期の段階では成膜ガスの量が多くなっ
てしまうからである。そのため、例えば、気化器とガス
混合器との間に遮断バルブを設けたとしても、BPSG
膜の下地界面付近部分においてホウ素やリンの偏析を避
けることができないだけでなく、遮断バルブ内のデッド
スペースに原料液体が溜まり、偏析の程度がさらに強く
なってしまう可能性がある。
【0024】そこで、BPSG膜を成膜するために用い
られる成膜ガスであるTEBガスおよびTEPOガスに
ついてその流量の変化を調べるために、例えば液体流量
コントローラ41,42に設けられた出力端子の信号
(電圧)を検出することによりその流量を測定した。図
2は、その測定結果を表したものである。縦軸はガスの
流量(×10-4kg(×100mg))を、横軸は任意
の経過時間を、それぞれ表している。ガスの導入開始の
初期段階(導入開始後、数秒間)においては、TEBガ
スおよびTEPOガスの流量がそれぞれ設定された流量
(図2において、ほぼ平坦になっている流量)よりも大
きくなるようなオーバーシュートの現象が生じているこ
とがわかる。この現象は、上述のように、例えば液体流
量コントローラ41,42と気化器38,39との間の
配管内に残留していた原料液体が、ガスの導入開始の初
期段階において、新たに供給された原料液体とともに気
化され、その成膜ガスが成膜ガス導入配管35,36に
導入されたためと考えられる。この結果、上述のよう
に、成膜ガスの導入を開始した時から所定時間が経過す
るまでは、その混合ガスを成膜室11Aに導入しないよ
うに真空ポンプ23により排気し、その後に混合ガスを
成膜室11Aに導入すれば、BPSG膜におけるリンや
ホウ素の偏析を抑制することが可能となる。
【0025】(成膜したBPSG膜のSIMS法による
分析)次に、実際に、本発明および従来の成膜方法によ
り基板に対してBPSG膜の成膜を400nmの厚さで
それぞれ行い、その膜質をSIMS(Secondary IonMas
s Spectroscopy ;2次イオン質量分析)法により分析
した。ここで、本発明による成膜方法とは、成膜ガスの
流量が設定流量に対して安定した後、成膜ガス(混合ガ
ス)をシャワーヘッド部14を介して成膜室11Aに導
入するものをいい、従来の成膜方法とは、成膜ガスを成
膜室に導入しない期間(成膜ガスが設定流量に対して安
定するまでの期間)を設けることなく、成膜当初から混
合ガスを成膜室に導入するものをいう。図3(A),
(B)はその分析結果を表したものである。なお、図3
(A)は従来の成膜方法により成膜されたBPSG膜の
場合、図3(B)は本発明による成膜方法により成膜さ
れたBPSG膜の場合を表している。縦軸はホウ素およ
びリンの原子数(濃度)(atoms /cm3 )を、横軸は
BPSG膜の表面(基板と反対側の表面)からの膜厚方
向における深さ(nm)を、それぞれ表している。図3
(A)から、表面から約400nmの深さ領域でホウ素
およびリンの濃度が急激に増加しており、この領域にホ
ウ素およびリンが偏析していることがわかる。一方、図
3(B)では、ホウ素およびリンの濃度の変化はほとん
ど見られず、膜厚方向において均一な膜質のBPSG膜
が成膜されていることがわかる。
【0026】以上のように、本実施の形態では、BPS
G膜を成膜する際に用いられる成膜ガスの導入開始から
所定時間が経過するまでの、上記オーバーシュート現象
が起きる成膜初期の段階においては、ガス混合部17か
らの混合ガスを、シャワーヘッド部14に供給すること
なく、真空ポンプ23により第1の三方バルブ18およ
び第2の三方バルブ20を通して排気し、その後、成膜
ガスの流量が設定流量に対して安定した時点で、混合ガ
スをシャワーヘッド部14を介して成膜室11Aに導入
させるようにしている。従って、初期成膜層においてホ
ウ素やリンの偏析がなく、膜厚方向において均一な膜質
を有するBPSG膜を成膜することができる。
【0027】(BPSG膜の適用例1)次に、上記のよ
うにして成膜されるBPSG膜を、例えばシリンダ状の
キャパシタの下部電極を形成するためのシリンダコア層
に適用した場合について説明する。図4は本発明による
成膜方法により成膜したBPSG膜および従来の成膜方
法により成膜したBPSG膜をシリンダコア層としてそ
れぞれ用いて作製した場合のシリンダ状のキャパシタの
断面をSEM(Scanning Electron Microscope;走査型
電子顕微鏡)により撮影した写真を模式化したものであ
る。図4(A)は従来の成膜方法により成膜したBPS
G膜を用いた場合、図4(B)は本発明による成膜方法
により成膜したBPSG膜を用いた場合をそれぞれ表し
ている。なお、図4(A),(B)は、窒化シリコン膜
61が形成されているシリコン基板60上に設けられ
た、例えばリンを含む非晶質シリコンからなる下部電極
62に半球状の微結晶63が形成されている状態を表し
ている。図4(A)から、下部電極63の表面以外の、
矢印が示す下地膜の窒化シリコン膜61の表面付近の領
域にも、半球状の微結晶64が形成されていることがわ
かる。これは、ホウ素やリンが偏析したBPSG膜の初
期成膜層が図8(A)のごとくエッチングされたため、
その後の非晶質シリコン形成工程で矢印が示す領域にも
下部電極63を構成する非晶質シリコン膜が形成されて
いるためと推察される。一方、図4(B)では、下部電
極63の表面以外に、半球状の微結晶が形成されている
形跡は見あたらないことから、BPSG膜の初期成膜層
においてホウ素やリンの偏析が抑制され、均一な膜質を
有するBPSG膜が得られていると考えられる。従っ
て、BPSG膜を本発明による成膜方法により成膜した
場合には、このBPSG膜に対してエッチングを行って
も、その後の工程で形成される下部電極間で短絡は起こ
らないので、半導体装置の信頼性を向上させることがで
きる。
【0028】(BPSG膜の適用例2)上記の実施の形
態では、BPSG膜を、例えばシリンダ状のキャパシタ
の下部電極を形成するためのシリンダコア層に適用した
場合について説明したが、本発明は、これに限られず、
例えば半導体トランジスタ部を作製する場合にも適用す
ることが可能である。
【0029】図5(A)〜(C)は、BPSG膜および
コンタクト電極を形成した半導体トランジスタ部を作製
する方法を説明するためのものである。なお、図5
(A)に示したように、半導体トランジスタ部は、シリ
コン基板のような半導体基板71を有している。この半
導体基板71の全面にはゲート絶縁膜72が形成され、
このゲート絶縁膜72の上に、多結晶シリコン層73,
74、タングステンシリサイド層75、オフセット絶縁
膜77が順に積層されている。このような積層体の両側
には側壁(サイドウォール)78が形成され、オフセッ
ト絶縁膜77および側壁78の上面には、窒化シリコン
(SiN)膜79が形成されている。なお、半導体基板
71には、埋込酸化膜71Aおよび拡散領域71Bが形
成されている。
【0030】このように構成されている半導体トランジ
スタ部に対して、図5(B)に示したように、本発明に
よる成膜方法により2つのBPSG膜80A,80Bを
順に成膜する。BPSG膜80Aの成膜条件としては、
例えば、TEOSガス、TEBガス、TEPOガスおよ
びO2 ガスを用い、その流量は、それぞれ2×10-4
g/min〜4×10-4kg/min(200mg/m
in〜400mg/min)の範囲内、1×10-5kg
/min〜5×10-5kg/min(10mg/min
〜50mg/min)の範囲内、5×10-5kg/mi
n〜1×10-4kg/min(50mg/min〜10
0mg/min)の範囲内および約5×10-53 /s
〜1.67×10-43 /sの範囲内とする。また、成
膜圧力は約93325Pa(700Torr)とする。
因みに、TEOSガスの流量を3×10-4kg/min
(300mg/min)、TEBガスの流量を9.2×
10-5kg/min(92mg/min)、TEPOガ
スの流量を2.4×10-5kg/min(24mg/m
in、)O2 ガス(O3 濃度が約13mol%)の流量
を6.68×10-53 /sとして、約135nmの厚
さのBPSG膜80Aの成膜を行った場合、その膜中の
ホウ素濃度およびリン濃度はそれぞれ5.5±0.2w
t%(重量%)および2.8±0.2wt%であった。
一方、BPSG膜80Bの成膜条件としては、例えば、
TEOS、TEB、TEPOおよびO 2 ガスを用い、そ
の流量は、それぞれ5×10-4kg/min〜7×10
-4kg/min(500mg/min〜700mg/m
in)の範囲内、5×10-5kg/min〜1×10-4
kg/minの範囲内、8×10-5kg/min〜1.
8×10-4kg/min(80mg/min〜180m
g/min)の範囲内および5×10-53 /s〜1.
67×10-43 /sの範囲内とする。また、成膜圧力
は約26664Pa(200Torr)とする。因み
に、TEOSガスの流量を6×10-4kg/min、T
EBガスの流量を1.68×10-4kg/min(16
8mg/min)、TEPOガスの流量を4.8×10
-5kg/min(48mg/min)、O2 ガス(O3
濃度が約13mol%)の流量を6.68×10-53
/sとして、約935nmの厚さのBPSG膜80Bの
成膜を行った場合、その膜中のホウ素濃度およびリン濃
度はそれぞれ4.5±0.2wt%および4.0±0.
2wt%であった。
【0031】半導体基板71の全面にBPSG膜80
A,80Bを成膜した後、所定のパターンを有するレジ
スト(図示せず)をマスクとして用いて、BPSG膜8
0A,80Bおよびゲート絶縁膜72に対して異方性エ
ッチングを行うことにより、半導体基板71に形成され
た拡散領域71Bに到達するコンタクトホールおよびオ
フセット絶縁膜77に到達するコンタクトホールをそれ
ぞれ形成する。これらのコンタクトホールを含む全面
に、例えばリンを含む非晶質シリコンまたは多結晶シリ
コンからなる導電膜を形成した後、CMPまたは等方性
エッチングを行うことにより、半導体基板11の拡散領
域71Bに接するコンタクト電極81Aと、コンタクト
電極81Bとを形成する。これにより、半導体トランジ
スタ部が作製される。
【0032】ところで、特にBPSG膜80Aを従来の
成膜方法で成膜した場合、BPSG膜80Aの初期成膜
層にホウ素やリンが偏析することは前述の通りである。
この状態で、BPSG膜80Aに対して上述したような
異方性エッチングを行うと、サイドエッチングが生じ、
その部分にも後の工程でコンタクト電極81Aが形成さ
れてしまう。図5(C)はこのような場合における図5
(B)のVIB−VIB線に沿った断面図を表したものであ
る。図5(C)に示したように、隣接するコンタクト電
極81A間で接触する部分82が生じて短絡が起こる場
合があり、この場合には、半導体装置の信頼性が低下す
る。しかし、BPSG膜80Aを本発明による成膜方法
により成膜した場合には、初期成膜層にホウ素やリンの
偏析はない。そして、この状態で、BPSG膜80Aに
対して上述したような異方性エッチングを行っても、隣
接するコンタクト電極81A間で接触する部分82は生
じないので、半導体装置の信頼性を向上させることがで
きる。
【0033】また、図5(C)に示したようにBPSG
膜80Aの初期成膜層にホウ素やリンの偏析があったと
しても、コンタクト電極81A間に短絡が起こらない場
合もある。しかし、例えば後の工程における熱処理によ
り、ホウ素やリンなどが核酸領域71Bに拡散してしま
うことが考えられる。本来、拡散領域71Bに対する不
純物のドーパント量や元素の種類は、設計値に対して半
導体トランジスタの能力を最適化するように調整されて
いる。従って、この熱処理により拡散領域71Bにホウ
素やリンが拡散すると、ドーパント量や種類に変化が生
じることにより、半導体トランジスタのしきい値電圧
(Vth)が変化し、リーク電流やドレイン電流が増加
し、または信頼性が低下する。そのため、半導体トラン
ジスタは、設定値の能力を発揮できなくなり、半導体装
置全体の能力を著しく低下させる原因となる。
【0034】そこで、従来の成膜方法により成膜された
BPSG膜を用いた半導体トランジスタおよび本発明に
よる成膜方法により成膜されたBPSG膜を用いた半導
体トランジスタの信頼性を調べるために、それぞれ複数
個の半導体トランジスタを作製して各ゲート絶縁膜が絶
縁破壊を生じる時の総電荷量を測定した。図6はその測
定結果を表したものである。図6において、縦軸は半導
体トランジスタのゲート面積比の250倍の部分での累
積故障率(%)、横軸は総電荷量Qbd(C/cm2
をそれぞれ表している。(1)は従来の成膜方法により
成膜したBPSG膜を用いた半導体トランジスタの場
合、(2)は本発明による成膜方法により成膜したBP
SG膜を用いた半導体トランジスタの場合を表してい
る。図6から、(1)の場合と比較して、(2)の場合
の方が累積故障率が非常に低く、その信頼性が高いこと
がわかる。従って、本発明の成膜方法により成膜したB
PSG膜を用いても半導体トランジスタの能力を維持す
ることが可能となる。
【0035】以上、本発明の実施の形態について説明し
たが、本発明は上記の実施の形態に限定されることな
く、種々の変形が可能である。例えば、上記実施の形態
では、BPSG膜を成膜する場合について説明したが、
本発明は、これに限られず、BSG(Boronsilicate Gl
ass ;ホウ素を含有した酸化シリコン)膜やPSG(Ph
oshosilicate Glass;リンを含有した酸化シリコン)膜
を成膜する場合にも適用することが可能である。BSG
膜を成膜する場合には、成膜ガスとして、シリコンを含
むガスおよびホウ素を含むガスを用いるようにすればよ
く、PSG膜を成膜する場合には、シリコンを含むガス
およびリンを含むガスを用いるようにすればよい。ま
た、成膜ガスを混合した後にその混合ガスを、シャワー
ヘッド部に供給することなく排気しているが、成膜ガス
を混合することなくそのまま排気することも可能であ
る。
【0036】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、複数種類の成膜ガスを用いて少
なくとも1種類の不純物を含む膜の成膜を行おうとする
時から所定時間が経過するまで、成膜ガスを成膜室に供
給することなく排気するようにしたので、その後に成膜
される膜の、膜厚方向における膜質を均一にすることが
できる。そして、このような膜を例えばキャパシタの作
製のために用いた場合には、その膜の下地膜との境界部
分でのオーバーエッチングが生じにくくなり、後の工程
で形成される導電膜(下部電極)間での短絡の発生を防
ぐことができるので、半導体装置の信頼性を向上させる
ことが可能となる。また、このような膜を例えば半導体
トランジスタ部に用いた場合には、後の工程での熱処理
による過剰な量の不純物の、拡散領域への拡散を防ぐこ
とができるので、半導体装置の信頼性を低下させること
なく、その能力を安定に維持することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る半導体装置の製造
方法に用いられる半導体製造装置の概略構成を表す図で
ある。
【図2】図1に示した半導体製造装置における成膜ガス
の流量の変化を測定した結果である。
【図3】成膜したBPSG膜をSIMS法により分析し
た結果を表す図である。
【図4】BPSG膜をシリンダコア層として用いた場合
のシリンダ状のキャパシタの断面をSEMにより撮影し
た写真の模式図である。
【図5】BPSG膜およびコンタクト電極を形成して半
導体トランジスタ部を作製する方法を説明するための図
である。
【図6】BPSG膜を用いた半導体トランジスタに関し
てゲート絶縁膜が絶縁破壊を生じる時の総電荷量を測定
した結果を表した図である。
【図7】従来のシリンダ状のキャパシタの作製方法を説
明するための図である。
【図8】従来のシリンダ状のキャパシタの作製方法を説
明するための図である。
【符号の説明】
10…半導体製造装置、11…チャンバ、11A…成膜
室、12…基板ホルダ、13,71…半導体基板、14
…シャワーヘッド部、16…混合ガス導入配管、17…
ガス混合部、18,20…三方バルブ、19…混合ガス
排気配管、21…圧力調整バルブ、22…排気配管、2
3…真空ポンプ、24…パージガス導入配管、25…圧
力計、26,31,32,33…遮断バルブ、27…導
入配管、34,35,36…成膜ガス導入配管、37,
38,39…気化器、40,41,42…液体流量コン
トローラ、43,44,45…原料液体タンク、46,
47,48…不活性ガス導入配管、49…ヒータ、5
0,51,52…成膜ガス供給部、60…シリコン基
板、61,79…窒化シリコン膜、62…下部電極、6
3,64…微結晶、71A…埋込酸化膜、71B…拡散
領域、72…ゲート絶縁膜、73,74…多結晶シリコ
ン膜、75…タングステンシリサイド膜、77…オフセ
ット絶縁膜、78…側壁、80A,80B…BPSG
膜、81A,81B…コンタクト電極。
フロントページの続き Fターム(参考) 4K030 AA06 AA09 AA14 AA18 AA20 BA29 BA44 CA04 FA10 4M104 AA01 BB01 DD07 DD19 DD63 DD75 EE05 EE12 EE15 GG09 GG10 GG14 GG16 HH10 HH20 5F033 JJ04 JJ05 KK01 KK04 KK28 LL04 MM07 QQ09 QQ16 QQ18 QQ25 QQ37 QQ48 QQ74 RR06 RR13 RR14 RR15 SS02 SS03 SS04 SS12 TT02 TT08 XX15 XX28 XX31 5F045 AA03 AB32 AC01 AC08 AC09 AC11 AC15 AD08 AD09 AE25 AF03 BB04 BB16 CB05 DP03 EE02 EE04 EE05 EF05 GB07 GB11 5F058 BA20 BC02 BC04 BF03 BF04 BF23 BF25 BF27 BF29 BF32 BF33 BF37 BG01 BG02 BJ02

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 複数種類の成膜ガスが供給される成膜室
    において少なくとも1種類の不純物を含む膜の成膜を行
    う半導体装置の製造方法であって、 成膜を開始しようとする時から所定時間が経過するま
    で、前記成膜ガスを前記成膜室に供給させることなく排
    気することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記成膜ガスとして、気体、または液体
    状態の原料を気化させることにより得られるものを用い
    ることを特徴とする請求項1記載の半導体装置の製造方
    法。
  3. 【請求項3】 前記成膜ガスとして、少なくとも、シリ
    コンを含む第1のガスおよび前記不純物を含む少なくと
    も1種類の第2のガスを用いることを特徴とする請求項
    1記載の半導体装置の製造方法。
  4. 【請求項4】 前記第2のガスとして、ホウ素を含む第
    3のガスまたはリンを含む第4のガスの少なくとも一方
    のガスを用いることを特徴とする請求項3記載の半導体
    装置の製造方法。
  5. 【請求項5】 前記第1のガスとして、テトラエトキシ
    シランガス,テトラメトキシシランガスまたはモノシラ
    ンガスのいずれか1つのガスを用い、前記第3のガス
    は、トリメチルボレートガスまたはトリエチルボレート
    のいずれか1つのガスを用い、前記の第4のガスは、ト
    リメチルフォスファイトガス,トリメチルフォスフェイ
    トガスまたはトリエチルフォスフェイトガスのいずれか
    1つのガスを用いることを特徴とする請求項4記載の半
    導体装置の製造方法。
  6. 【請求項6】 前記所定時間を、前記成膜ガスの流量が
    予め設定された流量に対して実質的に安定するまでの時
    間とすることを特徴とする請求項1記載の半導体装置の
    製造方法。
JP2000323216A 2000-10-23 2000-10-23 半導体装置の製造方法 Pending JP2002134497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000323216A JP2002134497A (ja) 2000-10-23 2000-10-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000323216A JP2002134497A (ja) 2000-10-23 2000-10-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002134497A true JP2002134497A (ja) 2002-05-10

Family

ID=18800944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000323216A Pending JP2002134497A (ja) 2000-10-23 2000-10-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002134497A (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108230A (ja) * 2004-10-01 2006-04-20 Utec:Kk Cvd用気化器、溶液気化式cvd装置及びcvd用気化方法
KR100577909B1 (ko) * 2003-11-20 2006-05-10 주식회사 에버테크 유니버설 박막증착장치
KR100885625B1 (ko) 2007-04-23 2009-02-25 주식회사 아토 플라즈마를 이용한 bpsg 증착 장치
JP2010534924A (ja) * 2007-06-15 2010-11-11 アプライド マテリアルズ インコーポレイテッド 基板ギャップ内に犠牲酸化物ライナを形成する酸素sacvd
US8343594B2 (en) 2005-03-11 2013-01-01 Tokyo Electron Limited Film formation method and apparatus for semiconductor process
JP2014532304A (ja) * 2011-09-23 2014-12-04 ノベラス・システムズ・インコーポレーテッドNovellus Systems Incorporated プラズマ活性化されるコンフォーマル誘電体膜
US9570290B2 (en) 2010-04-15 2017-02-14 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9570274B2 (en) 2010-04-15 2017-02-14 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US9786570B2 (en) 2012-11-08 2017-10-10 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US9793110B2 (en) 2010-04-15 2017-10-17 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9875891B2 (en) 2014-11-24 2018-01-23 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
CN110055515A (zh) * 2018-01-18 2019-07-26 北京北方华创微电子装备有限公司 一种原子层沉积设备的气路系统及其控制方法
CN115369382A (zh) * 2022-08-24 2022-11-22 厦门韫茂科技有限公司 一种原子层沉积工艺的气路装置和进气方法
US11646198B2 (en) 2015-03-20 2023-05-09 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US12040181B2 (en) 2019-05-01 2024-07-16 Lam Research Corporation Modulated atomic layer deposition
US12431349B2 (en) 2019-06-07 2025-09-30 Lam Research Corporation In-situ control of film properties during atomic layer deposition

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577909B1 (ko) * 2003-11-20 2006-05-10 주식회사 에버테크 유니버설 박막증착장치
JP2006108230A (ja) * 2004-10-01 2006-04-20 Utec:Kk Cvd用気化器、溶液気化式cvd装置及びcvd用気化方法
US8343594B2 (en) 2005-03-11 2013-01-01 Tokyo Electron Limited Film formation method and apparatus for semiconductor process
KR100885625B1 (ko) 2007-04-23 2009-02-25 주식회사 아토 플라즈마를 이용한 bpsg 증착 장치
JP2010534924A (ja) * 2007-06-15 2010-11-11 アプライド マテリアルズ インコーポレイテッド 基板ギャップ内に犠牲酸化物ライナを形成する酸素sacvd
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US11011379B2 (en) 2010-04-15 2021-05-18 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9570274B2 (en) 2010-04-15 2017-02-14 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US10043657B2 (en) 2010-04-15 2018-08-07 Lam Research Corporation Plasma assisted atomic layer deposition metal oxide for patterning applications
US9673041B2 (en) 2010-04-15 2017-06-06 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for patterning applications
US12261038B2 (en) 2010-04-15 2025-03-25 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US11133180B2 (en) 2010-04-15 2021-09-28 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9570290B2 (en) 2010-04-15 2017-02-14 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9793110B2 (en) 2010-04-15 2017-10-17 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US10559468B2 (en) 2010-04-15 2020-02-11 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10361076B2 (en) 2010-04-15 2019-07-23 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US10043655B2 (en) 2010-04-15 2018-08-07 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
JP2014532304A (ja) * 2011-09-23 2014-12-04 ノベラス・システムズ・インコーポレーテッドNovellus Systems Incorporated プラズマ活性化されるコンフォーマル誘電体膜
US10741458B2 (en) 2012-11-08 2020-08-11 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US10008428B2 (en) 2012-11-08 2018-06-26 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US9786570B2 (en) 2012-11-08 2017-10-10 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US9875891B2 (en) 2014-11-24 2018-01-23 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10804099B2 (en) 2014-11-24 2020-10-13 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US12354871B2 (en) 2015-03-20 2025-07-08 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US11646198B2 (en) 2015-03-20 2023-05-09 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US10957514B2 (en) 2016-06-30 2021-03-23 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10373806B2 (en) 2016-06-30 2019-08-06 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10679848B2 (en) 2016-07-01 2020-06-09 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
CN110055515A (zh) * 2018-01-18 2019-07-26 北京北方华创微电子装备有限公司 一种原子层沉积设备的气路系统及其控制方法
US12040181B2 (en) 2019-05-01 2024-07-16 Lam Research Corporation Modulated atomic layer deposition
US12451346B2 (en) 2019-05-01 2025-10-21 Lam Research Corporation Modulated atomic layer deposition
US12431349B2 (en) 2019-06-07 2025-09-30 Lam Research Corporation In-situ control of film properties during atomic layer deposition
CN115369382A (zh) * 2022-08-24 2022-11-22 厦门韫茂科技有限公司 一种原子层沉积工艺的气路装置和进气方法
CN115369382B (zh) * 2022-08-24 2024-01-09 厦门韫茂科技有限公司 一种原子层沉积工艺的气路装置和进气方法

Similar Documents

Publication Publication Date Title
JP2002134497A (ja) 半導体装置の製造方法
US8440568B2 (en) Substrate etching method and system
TWI492298B (zh) 雙重圖案化蝕刻製程
US6767834B2 (en) Method of manufacturing a contact of a semiconductor device using cluster apparatus having at least one plasma pretreatment module
KR100276558B1 (ko) 바탕표면 개질방법, 반도체장치의 제조방법 및 반도체장치의 제조장치
US20060068599A1 (en) Methods of forming a thin layer for a semiconductor device and apparatus for performing the same
US6355519B1 (en) Method for fabricating capacitor of semiconductor device
KR102780614B1 (ko) 인 도핑된 실리콘 나이트라이드 막들을 증착하기 위한 방법들
JP6601257B2 (ja) 基板処理方法
KR20080056287A (ko) 도프된 실리콘 질화물 필름의 저온 증착 방법 및 장치
TWI882979B (zh) 半導體元件及處理其之方法及設備
US20230178424A1 (en) Expandable doped oxide films for advanced semiconductor applications
US20180247820A1 (en) Controlling the Reflow Behaviour of BPSG Films and Devices Made Thereof
KR20020083772A (ko) 반도체소자의 캐패시터 및 그 제조방법
TW202314807A (zh) 完全自對準通孔整合處理
JP4624207B2 (ja) 成膜方法及び成膜装置
US6750110B1 (en) Continuous good step coverage CVD platinum metal deposition
US6090725A (en) Method for preventing bubble defects in BPSG film
JP7719743B2 (ja) エッチング方法
US7189659B2 (en) Method for fabricating a semiconductor device
CN101027756A (zh) 通过在晶片上进行化学气相沉积的热氧化物形成装置和方法
KR20040049659A (ko) 반도체소자의 캐패시터 형성방법
KR100458140B1 (ko) 반도체 소자의 박막증착장치 및 그 방법
JP2002134499A (ja) 半導体装置の製造方法
KR100240891B1 (ko) 반도체장치의 캐패시터용 하부전극 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100106