JP2004146516A - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP2004146516A
JP2004146516A JP2002308529A JP2002308529A JP2004146516A JP 2004146516 A JP2004146516 A JP 2004146516A JP 2002308529 A JP2002308529 A JP 2002308529A JP 2002308529 A JP2002308529 A JP 2002308529A JP 2004146516 A JP2004146516 A JP 2004146516A
Authority
JP
Japan
Prior art keywords
film
gas
layer
substrate
selectively
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002308529A
Other languages
English (en)
Other versions
JP3992588B2 (ja
Inventor
Mitsuhiro Tachibana
立花 光博
Yumiko Kouno
河野 有美子
Tatsuo Hatano
波多野 達夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2002308529A priority Critical patent/JP3992588B2/ja
Publication of JP2004146516A publication Critical patent/JP2004146516A/ja
Application granted granted Critical
Publication of JP3992588B2 publication Critical patent/JP3992588B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Abstract

【課題】誘電率の上昇や絶縁膜への悪影響が生じず、かつ技術的困難性をともなわずに、基板の導電性部に例えば拡散防止膜として機能する膜を成膜することができる成膜方法を提供すること。
【解決手段】低誘電率材料からなる絶縁膜22と、その中に形成されたCu層27とを有する基板WのCu層27の表面にWからなる拡散防止膜28を成膜するにあたり、基板Wの表面にW(CO)ガスを供給し、前記Cu層に該W(CO)ガスを選択的に吸着させ、熱分解させることにより、Cu層27の表面に選択的にWからなる拡散防止膜を成膜する。
【選択図】   図2

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウエハ等の基板において低誘電率の絶縁膜(low−k膜)等に埋め込まれたCu層等の導電性部にタングステン(W)等の金属膜を選択的に形成する成膜方法に関する。
【0002】
【従来の技術】
近年、半導体デバイスの製造工程においては、デザインルールの微細化が益々進み、これにともなって高速化の観点から層間絶縁膜として低誘電率の有機膜、いわゆるlow−k膜が用いられ、配線層として従来のAlに代わってより電気抵抗が低いCuが用いられつつある。
【0003】
層間絶縁層を介在させてCu配線層を多層に形成する場合には、例えば、所定の層が形成された半導体ウエハ(以下、単に「ウエハ」と記す)に層間絶縁膜としてlow−k膜を形成し、レジスト層等をマスクとしてビアエッチングを行い、レジストおよびポリマーを除去した後、犠牲層を形成し、レジスト層をマスクとしてトレンチエッチングを行い、再びレジストおよびポリマーを除去しドライアッシングおよび洗浄を行い、犠牲膜およびストッパー層をエッチング除去した後、Cu配線層およびプラグを形成する。
【0004】
その後、CMP(Chemical Mecanical Polishing)によりCu配線層を研磨し、次いで、表面のCu酸化膜をプラズマ処理またはウエット処理で除去後、その上にさらに層間絶縁膜としてlow−k膜を成膜する。
【0005】
この場合、Cuは拡散しやすいため、low−k膜の成膜の際の昇温により、Cuがlow−k膜中に拡散してデバイスに悪影響を及ぼす。そこで、CMP後、全面に拡散防止膜としてSiN、SiO、SiC、SiCO、SiCNのいずれかをプラズマCVDによりウエハ全面に成膜して、Cuの拡散を防止する技術が提案されている(例えば、非特許文献1参照)。
【0006】
【非特許文献1】
T.Saito et al. in proceeding of IITC, 2001 PP15−17
【0007】
【発明が解決しようとする課題】
しかしながら、これらの材料は誘電率が高く(例えばSiNでは7程度)、層間絶縁膜として誘電率が2〜3程度のlow−kを用いてもその効果が相殺されてしまう。また、CMP後のCu層に金属メッキによりキャッピングすることも検討されているが、メッキ液の液質の安定性等に技術的困難性をともなう。さらに、low−k膜は耐食性が低いため、拡散防止膜の原料としてlow−k膜に悪影響を与えないものが求められる。
【0008】
本発明はかかる事情に鑑みてなされたものであって、誘電率の上昇や絶縁膜への悪影響が生じず、かつ技術的困難性をともなわずに、基板の導電性部に例えば拡散防止膜として機能する膜を成膜することができる成膜方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記課題を解決するために、本発明の第1の観点では、絶縁膜と、その中に形成された導電性部とを有する基板の前記導電性部の表面に金属膜を成膜する成膜方法であって、前記基板の表面に金属カルボニルガスを供給し、前記導電性部に該金属カルボニルガスを選択的に吸着させ、前記基板を加熱することにより、吸着した金属カルボニルガスを熱分解して、前記導電性部の表面に選択的に金属膜を成膜することを特徴とする成膜方法を提供する。
【0010】
本発明の第2の観点では、低誘電率の絶縁膜と、その中に形成されたCu層とを有する基板のCu層の表面にWからなる拡散防止膜を成膜する成膜方法であって、前記基板の表面にW(CO)ガスを供給し、前記Cu層に該W(CO)ガスを選択的に吸着させ、前記基板を加熱することにより、吸着したW(CO)ガスを熱分解して、前記Cu層の表面に選択的にWからなる拡散防止膜を成膜することを特徴とする成膜方法を提供する。
【0011】
本発明においては、導電性部に金属カルボニルガスを選択的に吸着させ、熱分解させることにより、導電性部の表面に選択的に金属膜を成膜するので、誘電率の上昇や絶縁膜への悪影響なく、かつ技術的困難性をともなうことがない。特に、金属カルボニルガスとしてW(CO)ガスを用い、導電性部としてCu層を用いることにより、誘電率の上昇や絶縁膜への悪影響なく、かつ技術的困難性をともなうことなく、Cu層の上に選択的にWからなる拡散防止膜を形成することができ、Cuの拡散を有効に防止することができる。
【0012】
W(CO)ガスに代表される金属カルボニルガスは、所定の温度範囲において、絶縁性材料にはほとんど吸着せず、導電性材料のみに選択的に吸着するようにすることが可能である。したがって、W(CO)ガスが導電性部のみに選択的に吸着される条件設定を行い、吸着したW(CO)ガスを熱分解することにより、導電性部に選択的に金属膜を形成することができる。金属カルボニルガスはlow−k膜等の絶縁膜に悪影響を与えず、また、導電性部のみに金属膜を形成するので絶縁膜の誘電率を上昇させることもない。また、このようなCVDの手法で金属膜を成膜することができるので成膜に困難性をともなうこともない。さらに、成膜が必要な導電性部のみに選択的に金属膜を成膜することができるので、全面に成膜した後にマスクを用いてエッチングする等の煩雑な工程が不要であり、簡易な工程で製造することが可能である。
【0013】
本発明において、前記金属カルボニルとして、W(CO)、Ni(CO)、Mo(CO)、Co(CO)、Rh(CO)12、Re(CO)10、Cr(CO)、Ru(CO)12から選択される少なくとも1種から選択される少なくとも1種を用いることができる。また、前記絶縁膜として低誘電率材料を用い、前記導電性部としてCuを用いることができる。さらに、前記金属膜は拡散防止膜として機能させることができる。
【0014】
また、第1の観点では、金属カルボニルガスの選択的吸着に先立って、前記導電性部の表面の還元処理を行うことが好ましい。第2の観点では、前記W(CO)ガスの選択的吸着に先立って、前記Cu層の表面の還元処理を行うことが好ましい。
【0015】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
図1は、本発明の成膜方法の実施形態に用いられるCVD−W成膜装置を模式的に示す断面図である。
【0016】
この成膜装置100は、気密に構成された略円筒状のチャンバー1を有しており、その中には被処理基板であるウエハWを水平に支持するためのサセプタ2が支持部材3により支持された状態で配置されている。サセプタ2の外縁部にはウエハWをガイドするためのガイドリング4が設けられている。また、サセプタ2にはヒーター5が埋め込まれており、このヒーター5はヒーター電源6から給電されることにより被処理基板であるウエハWを所定の温度に加熱する。ヒーター電源6にはコントローラー(図示せず)が接続されており、これにより図示しない温度センサーの信号に応じてヒーター5の出力が制御される。
【0017】
チャンバー1の天壁1aには、シャワーヘッド10が設けられている。このシャワーヘッド10にはサセプタ2に向けてガスを吐出するための多数のガス吐出孔11が形成されている。そして、シャワーヘッド10には配管12が接続されており、配管12の他端は、成膜原料であるW(CO)ソースSが収容された成膜原料容器13に挿入されている。容器13にはキャリアガス配管14が挿入され、キャリアガス供給源15から配管14を介してキャリアガスとして例えばArガスを成膜原料容器13に吹き込むことにより、W(CO)ソースSが蒸発し、W(CO)ガスとなり、キャリアガスにキャリアされて配管12を介してシャワーヘッド10へ供給される。なお、配管12にはマスフローコントローラ16とその前後のバルブ17とが設けられている。また、容器13と配管12の周囲にはヒーター(図示せず)が設けられており、W(CO)ソースSの蒸発を促進するとともに、配管において再固化することを防止している。
【0018】
チャンバー1の底壁1bには、排気管8が接続されており、この排気管8には真空ポンプを含む排気装置9が接続されている。そして排気装置9を作動させることによりチャンバー1内を所定の真空度まで減圧することができる。
【0019】
次に、このような成膜装置を用いて、Cu層上に選択的にWを成膜する動作について説明する。
まず、図2の(a)に示すように、下層配線21の上に層間絶縁膜としてlow−k膜22をスピンコーティングまたはCVDにより形成し、ダマシン法に従ってビアホール23、トレンチ24を形成した後、その内側にバリアメタル膜25およびPVD−Cu膜26を成膜し、引き続きビアホール23、トレンチ24をCuメッキで埋め、Cu配線層27を形成し、CMPによりCu配線層27を研磨し、さらにプラズマ処理、または希フッ酸を用いたウエット洗浄処理により、Cu配線層27の酸化膜を除去したウエハWを準備する。
【0020】
このウエハWを図1の成膜装置のチャンバー1内に装入して選択的なW膜成膜を行う。まず、ウエハWを図示しない搬入口からチャンバー1内に搬入し、サセプタ2上に載置する。次いで、ヒーター5によりウエハWを加熱しながら排気装置9によりチャンバー1内を排気して、ウエハWの温度を300〜450℃、チャンバー1内の圧力を15Pa以下にする。この際の圧力・温度の条件設定は、W(CO)ガスがlow−k膜22にはほとんど吸着せず、Cu配線層27にのみ選択的に吸着することが可能な条件とする。
【0021】
W(CO)ガスは成膜条件上、Incubation時間が通常のCVDと比べて長いことが知られており、図3に示すように、所定の温度範囲および圧力範囲においては、このIncubation時間が導電性膜であるCu配線層27上よりも絶縁膜であるlow−k膜22のほうが長いから、この差を利用してCu配線層27の部分のみに選択的にW膜を形成することが可能となる。
【0022】
このような条件に設定した後、成膜原料容器13に収容されたW(CO)ソースSLにキャリアガス、例えばArガスを吹き込み、蒸発させることによりキャリアガスにキャリアさせてW(CO)ガスを配管12およびシャワーヘッド10を経てチャンバー1内に導入する。この際のW(CO)ガスの流量は0.05L/min以下に保つことが望ましい。これにより、ウエハWのCu配線層27の部分に選択的にW(CO)ガスが吸着し、300〜450℃に加熱されたウエハWの熱によりW(CO)が分解してCOガスが解離し、図2の(b)に示すように、ウエハWのCu配線層27の部分に選択的に拡散防止膜としてのW膜28が成膜される。この際に、Cu拡散防止機能を発揮するために必要なW膜の膜厚は約5nm以上である。この際のW膜28の膜厚の上限は、low−k膜22のIncubation時間が終了するまでの間にCu配線層27上に成膜可能な厚さとなる。なお、キャリアガスはArガスに限らず他のガスを用いてもよいが、Arガスを含めてガス温度を低く抑制することができるガスが好ましく、このようなガスとしては、Arガスの他、Nガス、Hガス、Heガスが例示される。
【0023】
このようにして、W膜28の成膜が終了後、low−k膜22上に、不所望なW膜が成膜された場合のことを考慮し、デバイスの信頼性低下を防止するため、上述のようなプラズマ処理、または希フッ酸を用いたウエット洗浄処理によりそのような不所望のW膜の除去を行うことも可能である。
【0024】
従来、CVDでW膜を成膜する際に、原料ガスとしてWFガスが多用されていたが、WFガス中のFがlow−k膜に悪影響を与えるため、このような用途に適用することが困難である。これに対し、W(CO)ガスはlow−k膜に悪影響を与えることはない。また、金属膜であるW膜をCu配線層27の部分のみに形成するので絶縁膜の誘電率を上昇させることもない。また、このようなCVDの手法で導電性部であるCu配線層27の部分のみに選択的に金属膜を成膜することができるので成膜に困難性をともなうこともなく、たとえlow−k膜22にW膜が多少形成されたとしても、上述のようなクリーニングで比較的容易に除去することができる。
【0025】
W膜28を成膜した後、図4に示すように、low−k膜22およびW膜28の上に、low−k膜29をスピンコートまたはCVDにより成膜する。この際に、Cu配線層27の表面には拡散防止膜としてのW膜28が存在しているため、Cuがlow−k膜29へ拡散することを有効に防止することができる。
【0026】
次に、本発明の変形例について説明する。
図5は、本発明の成膜方法の第1の変形例に用いられるCVD−W成膜装置を模式的に示す断面図である。この成膜装置200は、基本構造は図1と同じであるが、還元ガスが供給可能な点のみが図1の装置とは異なっている。すなわち、配管12に還元ガス配管31が接続され、この還元ガス配管31の他端は還元ガス供給源32に接続されている。還元ガス供給源32は、還元ガスとして、例えばSiHガス、Siガス等を供給するようになっている。なお、還元ガス配管31にはマスフローコントローラ33およびその前後のバルブ34が設けられている。
【0027】
このような図5に示す成膜装置を用いて、第1の変形例を実施する場合には、上述したのと同様の図2の(a)に示す構造のウエハWを準備し、ウエハWを図示しない搬入口からチャンバー1内に搬入し、サセプタ2上に載置する。次いで、まず還元ガスのみを供給し、この時のウエハ温度を300〜450℃、チャンバー1内の圧力を13.3〜133Paに設定し、略60〜120秒間維持する。これにより、図2の(a)に示す構造のウエハWの表面上に自然酸化膜が存在していても、これを還元除去し、Cu表面を露出させることができる。この工程に引き続き、先に述べた本発明の実施形態のプロセスを実施することにより、より一層選択的にW(CO)をCu表面に吸着させることができる。
【0028】
図6は、本発明の方法の第2の変形例に用いられるCVD−W成膜装置を模式的に示す断面図である。この成膜装置300は、基本構造は図1と同じであるが、還元作用を有するプラズマが供給可能な点のみ図1の装置とは異なっている。すなわち、配管12から分岐した配管12aにプラズマ発生機構41が接続され、配管12aの他端はガス供給源42に接続されている。ガス供給源42は、プラズマ用ガスとして、例えばHガス、Arガス等を供給するようになっている。なお、配管12aのプラズマ発生機構41上流側にはマスフローコントローラ43およびその前後のバルブ44が設けられている。また、配管12aのプラズマ発生機構41下流側にはバルブ45が設けられている。プラズマ発生機構41には、公知のリモートプラズマ技術を用いることができる。
【0029】
このような図6に示す成膜装置を用いて、第2の変形例を実施する場合には、上述したのと同様の図2の(a)に示す構造のウエハWを準備し、ウエハWを図示しない搬入口からチャンバー1内に搬入し、サセプタ2上に載置する。次いで、バルブ45を開き、プラズマ発生機構41からその中に形成されているHガス等のプラズマをチャンバー1内に導入する。この際に、ウエハ温度を300〜450℃、チャンバー1内の圧力を0.013〜13.3Paに設定し、略60〜120秒間維持する。これにより、図2の(a)に示す構造のウエハWの表面上に自然酸化膜が存在していても、プラズマの活性種によりこれを還元除去し、Cu表面を露出させることができる。この工程に引き続き、先に述べた本発明の実施形態のプロセスを実施することにより、変形例1と同様に、より一層選択的にW(CO)をCu表面に吸着させることができる。
【0030】
なお、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、金属カルボニルとしてW(CO)を用いてW膜を形成する場合について説明したが、これに限定することなく、W(CO)、Ni(CO)、Mo(CO)、Co(CO)、Rh(CO)12、Re(CO)10、Cr(CO)、Ru(CO)12から選択された少なくとも1種を採用することが可能であり、これらによって、W、Ni、Mo、Ru、Co、Rh等の金属を成膜することができる。
【0031】
また、絶縁膜をlow−k材料で構成し、導電性部をCuで構成したが、絶縁膜および導電性部の材料はこれらに限るものではない。
【0032】
さらに、被処理基板として半導体ウエハを用いた場合について示したが、これに限らず他の基板、例えば液晶表示装置(LCD)用のガラス基板にも適用することが可能である。
【0033】
【発明の効果】
以上説明したように、本発明によれば、導電性部に金属カルボニルガスを選択的に吸着させ、熱分解させることにより、導電性部の表面に選択的に金属膜を成膜するので、誘電率の上昇や絶縁膜への悪影響なく、かつ技術的困難性をともなうことがない。特に、金属カルボニルガスとしてW(CO)ガスを用い、導電性部としてCu層を用いることにより、誘電率の上昇や絶縁膜への悪影響なく、かつ技術的困難性をともなうことなくCu層の上に選択的にWからなる拡散防止膜を形成することができ、Cuの拡散を有効に防止することができる。
【図面の簡単な説明】
【図1】本発明の成膜方法の一実施形態に用いられるCVD−W成膜装置を模式的に示す断面図。
【図2】本発明が適用されるデバイスのW膜形成前後の状態を説明するめの断面図。
【図3】本発明における選択吸着を説明するためのグラフ。
【図4】第1の実施形態において、low−k膜およびW膜の上に、さらにlow−k膜を形成した状態を示す断面図。
【図5】本発明の成膜方法の変形例に用いられるCVD−W成膜装置を模式的に示す断面図。
【図6】本発明の成膜方法の他の変形例に用いられるCVD−W成膜装置を模式的に示す断面図。
【符号の説明】
1;チャンバー
2;サセプタ
5;ヒーター
10;シャワーヘッド
12;配管
13;成膜原料容器
15;キャリアガス供給源
22;low−k膜(絶縁膜)
27;Cu配線層(導電性部)
28;W膜(拡散防止膜)
32;還元ガス供給源
W……半導体ウエハ

Claims (7)

  1. 絶縁膜と、その中に形成された導電性部とを有する基板の前記導電性部の表面に金属膜を成膜する成膜方法であって、
    前記基板の表面に金属カルボニルガスを供給し、前記導電性部に該金属カルボニルガスを選択的に吸着させ、前記基板を加熱することにより、吸着した金属カルボニルガスを熱分解して、前記導電性部の表面に選択的に金属膜を成膜することを特徴とする成膜方法。
  2. 前記金属カルボニルは、W(CO)、Ni(CO)、Mo(CO)、Co(CO)、Rh(CO)12、Re(CO)10、Cr(CO)、Ru(CO)12から選択される少なくとも1種であることを特徴とする請求項1に記載の成膜方法。
  3. 前記絶縁膜は低誘電率材料で形成され、前記導電性部はCuで形成されていることを特徴とする請求項1または請求項2に記載の成膜方法。
  4. 前記金属膜は拡散防止膜であることを特徴とする請求項1から請求項3のいずれか1項に記載の成膜方法。
  5. 前記金属カルボニルガスの選択的吸着に先立って、前記導電性部の表面の還元処理を行うことを特徴とする請求項1から請求項4のいずれか1項に記載の成膜方法。
  6. 低誘電率の絶縁膜と、その中に形成されたCu層とを有する基板のCu層の表面にWからなる拡散防止膜を成膜する成膜方法であって、
    前記基板の表面にW(CO)ガスを供給し、前記Cu層に該W(CO)ガスを選択的に吸着させ、前記基板を加熱することにより、吸着したW(CO)ガスを熱分解して、前記Cu層の表面に選択的にWからなる拡散防止膜を成膜することを特徴とする成膜方法。
  7. 前記W(CO)ガスの選択的吸着に先立って、前記Cu層の表面の還元処理を行うことを特徴とする請求項6に記載の成膜方法。
JP2002308529A 2002-10-23 2002-10-23 成膜方法 Expired - Fee Related JP3992588B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002308529A JP3992588B2 (ja) 2002-10-23 2002-10-23 成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002308529A JP3992588B2 (ja) 2002-10-23 2002-10-23 成膜方法

Publications (2)

Publication Number Publication Date
JP2004146516A true JP2004146516A (ja) 2004-05-20
JP3992588B2 JP3992588B2 (ja) 2007-10-17

Family

ID=32454646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002308529A Expired - Fee Related JP3992588B2 (ja) 2002-10-23 2002-10-23 成膜方法

Country Status (1)

Country Link
JP (1) JP3992588B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006038954A1 (en) * 2004-09-30 2006-04-13 Tokyo Electron Limited Low-pressure deposition of ruthenium and rhenium metal layers from metal-carbonyl precursors
JP2006128680A (ja) * 2004-10-26 2006-05-18 Asm Japan Kk 集積回路内での金属層の選択的形成
JP2006253518A (ja) * 2005-03-14 2006-09-21 Ulvac Japan Ltd 選択W−CVD法及びCu多層配線の製作法
JP2007507613A (ja) * 2003-09-30 2007-03-29 東京エレクトロン株式会社 シーケンシャル流量堆積を使用して金属層を堆積させる方法。
JP2008205119A (ja) * 2007-02-19 2008-09-04 Renesas Technology Corp 半導体装置およびその製造方法
WO2009060320A2 (en) * 2007-09-11 2009-05-14 Tokyo Electron Limited Method for integrating selective ruthenium deposition into manufacturing of a semiconductior device
JP2009239283A (ja) * 2008-03-24 2009-10-15 Air Products & Chemicals Inc 銅への改善された接着性および銅エレクトロマイグレーション耐性
US7678421B2 (en) 2004-11-23 2010-03-16 Tokyo Electron Limited Method for increasing deposition rates of metal layers from metal-carbonyl precursors
US7704879B2 (en) 2007-09-27 2010-04-27 Tokyo Electron Limited Method of forming low-resistivity recessed features in copper metallization
US7776740B2 (en) 2008-01-22 2010-08-17 Tokyo Electron Limited Method for integrating selective low-temperature ruthenium deposition into copper metallization of a semiconductor device
US7799681B2 (en) 2008-07-15 2010-09-21 Tokyo Electron Limited Method for forming a ruthenium metal cap layer
KR20100137582A (ko) * 2008-04-29 2010-12-30 어플라이드 머티어리얼스, 인코포레이티드 구리 표면 상에 선택적인 코발트 증착
US7884012B2 (en) 2007-09-28 2011-02-08 Tokyo Electron Limited Void-free copper filling of recessed features for semiconductor devices
US7977235B2 (en) 2009-02-02 2011-07-12 Tokyo Electron Limited Method for manufacturing a semiconductor device with metal-containing cap layers
JP2012501543A (ja) * 2008-08-29 2012-01-19 アプライド マテリアルズ インコーポレイテッド 障壁表面上のコバルト堆積
US8716132B2 (en) 2009-02-13 2014-05-06 Tokyo Electron Limited Radiation-assisted selective deposition of metal-containing cap layers
US11959167B2 (en) 2022-06-07 2024-04-16 Applied Materials, Inc. Selective cobalt deposition on copper surfaces

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007507613A (ja) * 2003-09-30 2007-03-29 東京エレクトロン株式会社 シーケンシャル流量堆積を使用して金属層を堆積させる方法。
WO2006038954A1 (en) * 2004-09-30 2006-04-13 Tokyo Electron Limited Low-pressure deposition of ruthenium and rhenium metal layers from metal-carbonyl precursors
JP2006128680A (ja) * 2004-10-26 2006-05-18 Asm Japan Kk 集積回路内での金属層の選択的形成
US7678421B2 (en) 2004-11-23 2010-03-16 Tokyo Electron Limited Method for increasing deposition rates of metal layers from metal-carbonyl precursors
JP2006253518A (ja) * 2005-03-14 2006-09-21 Ulvac Japan Ltd 選択W−CVD法及びCu多層配線の製作法
WO2006098259A1 (ja) * 2005-03-14 2006-09-21 Ulvac, Inc. 選択W-CVD法及びCu多層配線の製作法
US7790590B2 (en) 2005-03-14 2010-09-07 Ulvac, Inc. Selective W-CVD method and method for forming multi-layered Cu electrical interconnection
JP2008205119A (ja) * 2007-02-19 2008-09-04 Renesas Technology Corp 半導体装置およびその製造方法
US7829454B2 (en) 2007-09-11 2010-11-09 Tokyo Electron Limited Method for integrating selective ruthenium deposition into manufacturing of a semiconductior device
TWI387051B (zh) * 2007-09-11 2013-02-21 Tokyo Electron Ltd 將選擇性釕沉積步驟整合於半導體裝置製程中之方法
WO2009060320A3 (en) * 2007-09-11 2009-08-06 Tokyo Electron Ltd Method for integrating selective ruthenium deposition into manufacturing of a semiconductior device
WO2009060320A2 (en) * 2007-09-11 2009-05-14 Tokyo Electron Limited Method for integrating selective ruthenium deposition into manufacturing of a semiconductior device
JP2010539698A (ja) * 2007-09-11 2010-12-16 東京エレクトロン株式会社 ルテニウムの選択堆積を半導体デバイスの作製に統合する方法
CN101965635A (zh) * 2007-09-11 2011-02-02 东京毅力科创株式会社 将选择性钌沉积集成到半导体器件的制造中的方法
US7704879B2 (en) 2007-09-27 2010-04-27 Tokyo Electron Limited Method of forming low-resistivity recessed features in copper metallization
US7884012B2 (en) 2007-09-28 2011-02-08 Tokyo Electron Limited Void-free copper filling of recessed features for semiconductor devices
US7776740B2 (en) 2008-01-22 2010-08-17 Tokyo Electron Limited Method for integrating selective low-temperature ruthenium deposition into copper metallization of a semiconductor device
EP2105960B1 (en) * 2008-03-24 2017-08-02 Air Products and Chemicals, Inc. Improved adhesion to copper and copper electromigration resistance
JP2009239283A (ja) * 2008-03-24 2009-10-15 Air Products & Chemicals Inc 銅への改善された接着性および銅エレクトロマイグレーション耐性
KR101654001B1 (ko) 2008-04-29 2016-09-05 어플라이드 머티어리얼스, 인코포레이티드 구리 표면들 상의 선택적인 코발트 증착
JP2011524078A (ja) * 2008-04-29 2011-08-25 アプライド マテリアルズ インコーポレイテッド 銅表面上への選択的コバルト堆積
KR20100137582A (ko) * 2008-04-29 2010-12-30 어플라이드 머티어리얼스, 인코포레이티드 구리 표면 상에 선택적인 코발트 증착
KR101802452B1 (ko) 2008-04-29 2017-11-28 어플라이드 머티어리얼스, 인코포레이티드 기판 상에 구리 표면을 캡핑하기 위한 방법
KR101938841B1 (ko) * 2008-04-29 2019-01-15 어플라이드 머티어리얼스, 인코포레이티드 기판 상에 구리 표면을 캡핑하기 위한 방법
US11384429B2 (en) 2008-04-29 2022-07-12 Applied Materials, Inc. Selective cobalt deposition on copper surfaces
US7799681B2 (en) 2008-07-15 2010-09-21 Tokyo Electron Limited Method for forming a ruthenium metal cap layer
JP2012501543A (ja) * 2008-08-29 2012-01-19 アプライド マテリアルズ インコーポレイテッド 障壁表面上のコバルト堆積
US7977235B2 (en) 2009-02-02 2011-07-12 Tokyo Electron Limited Method for manufacturing a semiconductor device with metal-containing cap layers
US8716132B2 (en) 2009-02-13 2014-05-06 Tokyo Electron Limited Radiation-assisted selective deposition of metal-containing cap layers
US11959167B2 (en) 2022-06-07 2024-04-16 Applied Materials, Inc. Selective cobalt deposition on copper surfaces

Also Published As

Publication number Publication date
JP3992588B2 (ja) 2007-10-17

Similar Documents

Publication Publication Date Title
JP3992588B2 (ja) 成膜方法
JP5342811B2 (ja) 半導体装置の製造方法
JP5154140B2 (ja) 半導体装置およびその製造方法
JP6995997B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
JP2009016815A (ja) 微細パターンの形成方法
KR20010076979A (ko) 실리사이드막을 구비한 반도체소자의 제조방법
US8187981B2 (en) Substrate processing method, substrate processing system, and computer-readable storage medium
JP5452894B2 (ja) 基板処理方法、基板処理装置および記憶媒体
TWI489548B (zh) Processing methods, memory media and processing devices
TWI415217B (zh) A manufacturing method of a semiconductor device, a manufacturing apparatus for a semiconductor device, a computer program, and a memory medium
JP2009170788A (ja) アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
JPH10214896A (ja) 半導体装置の製造方法及び製造装置
US8870164B2 (en) Substrate processing method and storage medium
US8524101B2 (en) Method and apparatus for manufacturing semiconductor device, and storage medium
JP4058669B2 (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
WO2006046386A1 (ja) 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体
TWI571934B (zh) 處理方法及記錄媒體
JP2001053023A (ja) 半導体装置の製造方法及び製造装置
JP2011029256A (ja) 成膜方法
JP2001035811A (ja) 銅被膜の選択形成方法
JPH10287979A (ja) Cvd装置、及び選択cvd方法
JP4787073B2 (ja) 処理方法および処理装置
JPH08162534A (ja) 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置
JPH10308393A (ja) 半導体装置の製造方法および製造装置
JP2010153668A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070724

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees