JPH06151416A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】低温流動絶縁膜、およびトレンチアイソレーシ
ョン用流動埋込絶縁膜とその製造方法を提供する。 【構成】流動絶縁膜、またはトレンチアイソレーション
用流動埋込絶縁膜のリフロー雰囲気の少なくとも一部
に、アンモニアまたは、アンモニアに水蒸気を添加す
る。 【効果】より微細な素子の形成を可能とし、従来に比
べ、ウェットエッチング速度を一桁近く小さくすること
ができるので、埋込絶縁膜の過剰エッチングを防止して
段差の発生を抑制し、配線の断線，短絡を防止すること
ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置およびその
製造方法に係り、特に、ＬＳＩ用平坦化流動絶縁膜，溝
埋め込み用流動絶縁膜、およびその製造方法に関する。

【０００２】

【従来の技術】メガビットＤＲＡＭの表面段差は世代毎
に大きくなっており、特に、スタックトキャパシタセル
（ＳＴＣ）では、キャパシタ形成工程で０.５μｍ 程度
まで大きくなる。この段差を緩和するため、硼素（Ｂ）
と燐（Ｐ）を含んだＳｉＯ₂ 膜、いわゆる、ＢＰＳＧ膜
のリフローが幅広く用いられている。通常、ＢＰＳＧ膜
中のＢ，Ｐ濃度は、それぞれ１２〜２０mol％ ，３〜１
０mol％ 程度の範囲で用いられ、また、そのリフローは
８５０℃〜９００℃の窒素雰囲気中が主流となってい
る。

【０００３】ＢＰＳＧ膜のリフロー温度は、集積度の向
上に伴う素子の微細化の必要性から、更なる低温化が強
く望まれている。しかし現在のＢＰＳＧ膜の膜質とリフ
ロー方法では、約８５０℃が低温化の限界で、これ以上
の低温化は物理的に困難である。この対策として、水蒸
気雰囲気中でリフローする方法が提案され、これにより
従来より約５０℃の低温化が達成できることが知られて
いる。

【０００４】一方、ＢＰＳＧ膜は流動性をもつためトレ
ンチアイソレーションの埋込み絶縁膜としても注目され
ている。例えば、低圧化学気相成長法（ＬＰ−ＣＶＤ
法）でモノシラン（ＳｉＨ₄）と亜酸化窒素（Ｎ₂Ｏ）を
原料ガスとして形成するノンドープのＳｉＯ₂ 膜で溝部
を埋め込むと、段差被覆性が若干悪いため膜の合わせ目
にボイドが生じる。ＬＳＩの製造過程でこのボイドが表
面に露出すると、洗浄工程のフッ酸水溶液等でエッチン
グされ、更に大きなボイドとなる。このボイドは、後の
配線形成の際に断線，短絡等の不良の原因となり、著し
く歩留りを低下させる。

【０００５】これに対し、ＢＰＳＧ膜は熱処理を施すこ
とにより流動性を有するために、溝内に生じているボイ
ドを消滅させることができ、ＳｉＯ₂ 膜のような問題は
生じない。

【０００６】

【発明が解決しようとする課題】上記したように、ＢＰ
ＳＧ膜を平坦化用の層間絶縁膜として用いる場合、水蒸
気雰囲気中で熱処理することにより、約５０℃の低温化
が可能となる。しかし、下層の配線、例えば、キャパシ
タのプレート電極やビット線が激しく酸化されるため、
Ｓｉ₃Ｎ₄膜を酸化のバリア層として形成する工程を追加
しなければならない。また、図１７に示したようにＳｉ
₃Ｎ₄膜はフッ酸水溶液等により殆んどエッチングされな
いため、コンタクトホール形成後の洗浄でコンタクトホ
ール側壁部に段差が生じ、断線等の不良を招くという問
題がある。

【０００７】一方、ＢＰＳＧ膜をトレンチアイソレーシ
ョンの埋め込み絶縁膜として用いた場合、溝内にボイド
は発生しないがＢＰＳＧ膜のエッチング速度がウエット
エッチング液に対して速いという欠点がある。例えば、
図１８に示したように洗浄工程で用いるフッ酸水溶液や
Ｓｉ₃Ｎ₄膜の除去に用いる熱リン酸に対するエッチング
速度が速いため、溝内を埋め込んだ膜が著しくエッチン
グされる。これらのウェットエッチングで溝エッジ部に
急峻な段差が生じ、配線形成工程で断線，短絡等の不良
が生じるといった問題があった。

【０００８】

【課題を解決するための手段】上記課題を解決するため
には、ＢＰＳＧ膜のリフロー雰囲気の少なくとも一部
に、アンモニア、もしくはアンモニアと水分を添加する
ことにより達成できる。

【０００９】図１９に、アンモニアと酸素により形成し
た酸窒化膜の、酸窒化時間と膜厚の関係を示す。アンモ
ニアの流量は２０００cc／min 、窒素は１０００cc／mi
n 、酸素流量はそれぞれ５００cc，４００cc，３００c
c、および２００cc／min とした。図の上段は９００℃
のデータを、下段は８５０℃のデータを示す。本図は低
濃度のＳｉ基板（Ｐ型，不純物濃度５×１０¹⁴／cm³，
面方位（１００)）を酸窒化したときの結果を示してい
るが、その低濃度Ｓｉ基板に熱処理によりリンを高濃度
(３×１０²⁰／cm³）に含んだＳｉ基板を酸窒化しても膜
厚に大きな変化は見られなかった。

【００１０】これに対し、通常の水素燃焼方式（水蒸気
雰囲気による酸化）により形成するＳｉＯ₂ 膜の酸化速
度は、Ｓｉ基板中のリン濃度の増加に伴い著しく大きく
なる。具体的には、低温で酸化するほどその比は大きく
なり、低濃度基板上の５〜１０倍にもなる。このため、
水蒸気雰囲気中でＢＰＳＧ膜をリフローする場合は、Ｓ
ｉ₃Ｎ₄膜等のバリア層が不可欠となる。

【００１１】このように、ＢＰＳＧ膜のリフローをアン
モニアと水蒸気雰囲気で行うことにより、酸化に対する
バリア層（Ｓｉ₃Ｎ₄膜）を形成することなく、約５０℃
の低温化を達成することができる。

【００１２】また、アンモニアと水蒸気雰囲気では、ア
ンモニアが窒化剤となってＢＰＳＧ膜の窒化反応が同時
に進行する。ＢＰＳＧ膜を窒化することにより、ウェッ
トエッチング速度を非常に小さくすることができる。

【００１３】図２０に、アンモニアと水蒸気雰囲気、お
よび窒素雰囲気中で熱処理したBPSG膜のフッ酸水溶液に
対するエッチング速度の比較を示した。参考のために、
ＳｉＨ₄−Ｎ₂Ｏ系で形成したノンドープのＳｉＯ₂ 膜
（ＨＴＯ）のデータも合わせて示した。熱処理条件は、
８５０℃，２０分とした。このように窒素雰囲気中で熱
処理したＢＰＳＧ膜のエッチング速度３１ｎｍ／min に
対して、アンモニアを含んだ雰囲気中で熱処理したＢＰ
ＳＧ膜は、３.６ｎｍ／minと約一桁小さくなる。また、
ＨＴＯ膜と比較しても、約０.７倍ほど小さいことが分
かる。

【００１４】

【作用】図２１に、アンモニアと酸素を用いてＳｉ基板
上に形成したＳｉ酸窒化膜のオージェ分析（ＡＥＳ）結
果を示した。Ｓｉ酸窒化膜は、アンモニア＝２０００cc
／min ，窒素＝１０００cc／min ，酸素＝３００cc／mi
n を流して、８５０℃，６０分間酸窒化することにより
形成した。本図より、Ｓｉ酸窒化膜中の窒素は膜中にほ
ぼ均一に分布しており、酸化と窒化が同時に進行してい
ることが分かる。この膜中の数％の窒素により、熱処理
雰囲気中に水蒸気が存在しても酸化が抑制され、低濃度
Ｓｉ基板のドライ酸化と同等または、それ以下の酸化速
度となる。

【００１５】また、硼素，燐，砒素，ゲルマニウム等の
不純物は、アンモニア雰囲気中で熱処理することにより
容易に窒化物を形成する。窒化物となった不純物を含ん
だＳｉＯ₂ 膜は、耐フッ酸性が大きく、通常の窒素雰囲
気でアニールした膜のエッチング速度に比べ、約１／１
０にまで小さくすることができる。

【００１６】図２２にアンモニアを含んだ雰囲気中で熱
処理したＢＰＳＧ膜の熱処理温度依存性を示した。この
ように熱処理温度を変えることにより、ＢＰＳＧ膜のエ
ッチング速度を制御することができる。例えば、９５０
℃で熱処理した場合、熱酸化法で形成したＳｉＯ₂ 膜と
同等のエッチング速度まで小さくすることが可能とな
る。

【００１７】なお、アンモニアは可燃性のガスであるた
め、支然性ガスと混合して用いる場合はアンモニアが爆
発しない範囲内で使用するように注意しなければならな
い。具体的には、アニール雰囲気中のアンモニア濃度は
８７％以上の濃度範囲で使用するようにした方が良い。

【００１８】

【実施例】

〈実施例１〉以下、図１〜図４を用いて本発明の第１の
実施例としてダイナミック型ランダムアクセスメモリ
（以下ＤＲＡＭ）の製造方法について説明する。

【００１９】まず、Ｐ型（１００），１０Ω・cmの単結
晶Ｓｉ基板１０１上に周知の選択酸化法により素子分離
酸化膜１０２を形成する。本実施例では、１０００℃の
ウェット酸化法により４５０ｎｍのＳｉＯ₂ 膜１０２を
形成した。次に、８５０℃のウェット酸化法により能動
素子領域に２０ｎｍのプレ酸化膜を形成した後（図示せ
ず）、イオン打込み法により、しきい値調整用の硼素
（Ｂ）をプレ酸化膜直下に注入する。続いて、ＳｉＯ₂
膜をフッ酸水溶液で除去した後、８５０℃のウェット酸
化法により１０ｎｍのゲート酸化膜１０３を形成する。
次に、ＬＰ−CVD法によりリンを含んだ１５０ｎｍの多
結晶Ｓｉ膜、および１５０ｎｍのＣＶＤ−ＳｉＯ₂ 膜１
０５を順次堆積する。

【００２０】本実施例では、リンドープ多結晶Ｓｉ膜の
形成にＳｉＨ₄ガスとＰＨ₃ガスを用い、温度６００℃，
圧力５０Ｐａの条件で形成を行い、膜中のリン濃度を１
×１０²⁰個／cm³ とした。続いて、周知のリソグラフィ
およびドライエッチング技術によりＣＶＤ−ＳｉＯ₂ 膜
１０５，リンドープ多結晶Ｓｉ膜を順次エッチングして
ゲート電極１０４を形成する。この後、ゲート電極１０
４をマスクとして、ソース，ドレインとなる領域に砒素
（Ａｓ）をイオン注入し、８５０℃，１５分の窒素アニ
ールを行い拡散層１０６（ａ），１０６（ｂ）を形成す
る。続いて、ＬＰ−ＣＶＤ法により１５０ｎｍのＳｉＯ
₂ 膜１０７を堆積した後、異方性ドライエッチング法に
よりＣＶＤ−ＳｉＯ₂ 膜１０７をエッチングしてゲート
電極１０４側壁に側壁絶縁膜１０７を形成する。次に、
ＬＰ−ＣＶＤ法により５０ｎｍのＳｉＯ₂ 膜１０８を堆
積した後、リソグラフィおよびドライエッチング法によ
り、ビット線１０９（ｂ）を接続する拡散層１０６
（ａ）上のＣＶＤ−ＳｉＯ₂ 膜１０８をエッチングして
拡散層１０６（ａ）表面を露出させる(図２）。

【００２１】次に、表面の洗浄を行った後、ＬＰ−ＣＶ
Ｄ法によりビット線１０９となる５００ｎｍのリンドー
プ多結晶Ｓｉ膜を堆積する。本実施例では、膜中のリン
濃度を３×１０^２０個／cm³ とした。次に、ドライエッ
チング法によりリンドープ多結晶Ｓｉ膜を２５０ｎｍエ
ッチバックして表面の平坦化を行った後、ＬＰ−CVD法
により２５０ｎｍのＳｉＯ₂ 膜１１０を堆積する。続い
て、リソグラフィおよびドライエッチング技術により、
ＣＶＤ−ＳｉＯ₂ 膜１１０，リンドープ多結晶Ｓｉ膜を
順次エッチングしてビット線１０９を形成する。次に、
ＬＰ−ＣＶＤ法により１５０ｎｍのＳｉＯ₂ 膜１１１を
堆積した後、異方性ドライエッチング法で全面エッチバ
ックを行い、ビット線１０９（ｂ）側壁部に側壁絶縁膜
１１１を形成する。次に、リソグラフィおよびドライエ
ッチング法によりスイッチングトランジスタのもう一方
の拡散層１０６（ｂ）上のＳｉＯ₂ 膜１０８をエッチン
グして拡散層１０６（ｂ）表面を露出させる。この後、
露出した拡散層１０６(ｂ)表面を洗浄し、リンを含んだ
多結晶Ｓｉ膜をＬＰ−ＣＶＤ法により４００ｎｍ堆積す
る。次に、リンドープ多結晶Ｓｉ膜をパターンニングし
て蓄積電極１１２を形成する。続いて、蓄積電極１１２
の表面の自然酸化膜を除去した後(図示せず)、８００℃
のアンモニア雰囲気中で熱処理を行い蓄積電極１１２表
面に約１ｎｍの熱窒化Ｓｉ膜１１３（ａ）を形成する。
この後、ＬＰ−ＣＶＤ法により５ｎｍのＳｉ₃Ｎ₄膜１１
３（ｂ）を堆積してキャパシタ絶縁膜１１３（ａ），１
１３（ｂ）とする。本実施例では、Ｓｉ₃Ｎ₄膜１１３
（ｂ）の形成にＳｉＨ₂Ｃｌ₂（ジクロルシラン）ガスと
ＮＨ₃(アンモニア）ガスを用い、温度６５０℃，圧力８
０Ｐａの条件で形成を行った（図３）。

【００２２】次に、ＬＰ−ＣＶＤ法によりプレート電極
１１４となる１００ｎｍのリンドープ多結晶Ｓｉ膜を形
成する。この後、ＬＰ−ＣＶＤ法により５０ｎｍのＳｉ
Ｏ₂膜１１５、および５００ｎｍのＢＰＳＧ膜１１６
（ａ）を順次堆積する。本実施例では、ＳｉＯ₂ 膜１１
５の形成にＴＥＯＳ（Ｓｉ（ＯＣ₂Ｈ₅）₄）、とＯ₂ガス
を用い、温度７００℃，圧力１５０Ｐａの条件で形成を
行った。また、ＢＰＳＧ膜１１６(ａ）の形成にはＴＥ
ＯＳ(Ｓｉ(ＯＣ₂Ｈ₅)₄)，ＴＭＯＢ(Ｂ(ＯＣＨ₃)₃)，Ｐ
Ｈ₃、およびＯ₂ガスを用い、温度６２０℃，圧力１５０
Ｐａの条件で形成を行った。また、ＢＰＳＧ膜１１６
(ａ）中のリン，ボロン濃度をそれぞれ４mol％，１８mo
l％ とした（図４）。

【００２３】次に、８００℃のアンモニアと水蒸気雰囲
気中でＢＰＳＧ膜１１６（ａ）のリフローを行い窒素を
含んだＢＰＳＧ膜１１６（ｂ）を形成する。本実施例で
は、以下の手順によりＢＰＳＧ膜１１６（ａ）のリフロ
ーを行った。まず単独排気設備を有した縦型の拡散炉
に、Ｎ₂ ガスを５０００cc／min 流しながらウエハを挿
入する。ウエハの挿入が終了した時点で、Ｎ₂ を１００
０cc／min 、およびアンモニアを３０００cc／min 流
す。約１分後、Ｎ₂ガスのラインに３００cc／minのＯ₂
を流す。アンモニアとＮ₂ 雰囲気中にＯ₂ を流すことに
より水蒸気が発生し、炉内はアンモニア，窒素、および
水蒸気雰囲気になる。この状態で１５分間熱処理した
後、アンモニアとＯ₂を停め、Ｎ₂を７０００cc流し炉内
を５分間パージする。このように、アンモニアと水蒸気
雰囲気中で熱処理することにより、下地のプレート電極
１１４（リンドープ多結晶Ｓｉ膜１１４）を殆んど酸化
することなく低温でＢＰＳＧ膜１１６（ａ）をリフロー
させることが出来る。本実施例では、熱処理により、プ
レート電極１１４表面に３ｎｍの酸窒化膜１１７が形成
される程度で、プレート電極１１４形状に変化は見られ
なかった。

【００２４】また、本発明ではアンモニアの流量に対す
るＯ₂ 流量、つまり、アンモニア雰囲気中の水分濃度を
制御することにより、Ｓｉ膜の酸化量、およびリフロー
角度を制御することが出来る。ＢＰＳＧ膜１１６のリフ
ロー角度は、酸素の流量が増加するに伴い大きくなる、
つまり、流動しやすくなる。本実施例では、アンモニ
ア，窒素、および酸素流量をそれぞれ、３０００cc／mi
n ，１０００cc／min ，３００cc／min としたが、アン
モニア中の酸素濃度が１８％以下の範囲であれば、安全
上特に問題は無い。

【００２５】また、本実施例では、ＢＰＳＧ膜のリフロ
ーについて記述したが、Ｐ，Ｂ，Ａｓ、およびＧｅのう
ちの何れかの不純物、又は二つ以上の不純物を添加した
ＳｉＯ₂ 膜（シリケートグラス）でも同様の結果が得ら
れた。

【００２６】次に、この方法でＢＰＳＧ膜１１６のリフ
ローを行い表面の平坦化を行った後、リソグラフィおよ
びドライエッチング法により、所定の部分にコンタクト
ホールを設ける（図示せず）。最後に、アルミニウム
（Ａｌ）／チタンナイトライド（ＴｉＮ）積層配線１１
８を所定の形状に形成し、本実施例の半導体装置の製造
を終了する（図１）。

【００２７】本実施例によればＳｉ₃Ｎ₄膜堆積等の工程
を追加することなく、ＢＰＳＧ膜等の流動絶縁膜を低温
でリフローできるので、より微細な素子を歩留り良く形
成することが可能となる。

【００２８】また、本実施例ではＤＲＡＭの応用例を記
述したが、その他の半導体ＬＳＩの製造プロセスに適用
しても同様の結果が得られる。

【００２９】〈実施例２〉次に、図５ないし図８を用い
て本発明の第２の実施例としてトレンチアイソレーショ
ンの形成方法について説明する。

【００３０】まず、Ｐ型（１００），１０Ω・cmの単結
晶Ｓｉ基板２０１上に熱酸化法により２０ｎｍのＳｉＯ
₂ 膜２０２を形成する。続いて、ＬＰ−ＣＶＤ法によ
り、１００ｎｍのＳｉ₃Ｎ₄膜２０３を堆積した後、リゾ
グラフィおよびドライエッチング技術により、Ｓｉ₃Ｎ₄
膜２０３，ＳｉＯ₂ 膜２０２、およびＳｉ基板２０１を
エッチングしてＳｉ基板２０１中に溝２０４を形成す
る。本実施例では、溝２０４の最小幅を５００ｎｍ、深
さを３μｍとした（図５）。

【００３１】次に、熱酸化法により溝２０４内を酸化し
て、５０ｎｍのＳｉＯ₂ 膜２０５を形成した後、ＬＰ−
ＣＶＤ法により５００ｎｍのＢＰＳＧ膜２０６を堆積す
る。本実施例では、ＢＰＳＧ膜２０６の形成に、ＴＥＯ
Ｓ(Ｓｉ（ＯＣ₂Ｈ₅）₄），ＴＭＯＢ（Ｂ(ＯＣＨ₃)₃），
ＰＨ₃、およびＯ₂ガスを用い、温度６２０℃，圧力１５
０Ｐａの条件で形成を行った。また、膜中のリン，ボロ
ン濃度をそれぞれ４mol％ ，１２mol％ とした。

【００３２】本実施例で形成したＢＰＳＧ膜２０６は、
従来のＳｉＨ₄−ＰＨ₃−Ｂ₂Ｈ₆−Ｏ₂ 系で形成した膜に
比べ段差被覆性が極めて良く、垂直に形成された深い溝
２０４内であっても僅かにボイド２０７が発生する程度
で堆積できる。

【００３３】次に、実施例１に記載したように、アンモ
ニアと窒素および水蒸気雰囲気中でＢＰＳＧ膜２０６の
リフローを行う。ここでは、アンモニア流量を３０００
cc／min 、窒素流量を１０００cc／min 、酸素流量を２
００cc／min およびリフロー温度を９００℃とした。こ
の熱処理により、ＢＰＳＧ膜２０６の表面は平坦化さ
れ、溝内のボイド２０７も消滅する。また、過飽和に存
在するアンモニアによりＢＰＳＧ膜２０６、および溝２
０４内のＳｉＯ₂ 膜２０５の窒化が起こる。このため、
ＢＰＳＧ膜２０６は窒素を含んだＢＰＳＧ膜２０８に、
また、アンモニアは溝２０４内のＳｉＯ₂膜２０５にも
拡散していくため、溝２０４内のＳｉＯ₂膜２０５は窒
素を含んだＳｉＯ₂ 膜２０９になる。一方、能動素子領
域のＳｉ基板２０１表面はＳｉ₃Ｎ₄膜２０３で覆われて
いるため窒化されない。次に、ドライエッチング法で、
窒素含有ＢＰＳＧ膜２０８をＳｉ₃Ｎ₄膜２０３表面が露
出するまでエッチバックする（図中の破線の部分ま
で）。この時、窒素含有ＢＰＳＧ膜２０８表面がＳｉ基
板２０１表面より下にならないようにエッチングする
(図７)。

【００３４】続いて、能動素子領域を覆っているＳｉ₃
Ｎ₄膜２０３の除去を行い、溝２０４の埋め込みを終了
する（図８）。

【００３５】通常、Ｓｉ₃Ｎ₄膜のエッチングには、熱リ
ン酸によるウェットエッチング、またはドライエッチン
グ法の何れかが用いられる。窒素雰囲気で熱処理しただ
けの従来のＢＰＳＧ膜は、熱リン酸によるウェットエッ
チング速度が非常に速くＳｉ₃Ｎ₄膜を除去する際に、溝
内に予め埋め込んだＢＰＳＧ膜がエッチングされ消滅す
るという問題が有った。しかし、本実施例で形成した窒
素を含んだBPSG膜は、膜が窒化されているためエッチン
グ速度が非常に遅く、従来の膜に比べエッチング速度を
１／５〜１／１０まで小さくできる。そのため、Ｓｉ₃
Ｎ₄膜の除去工程でもＢＰＳＧ膜のエッチングを抑える
ことができ、溝内に埋込絶縁物として残存させることが
可能になった。

【００３６】ＢＰＳＧ膜のウェットエッチング速度と膜
中の窒素濃度の関係をＳＩＭＳにより測定した。測定し
た試料は、アンモニア流量を２０００cc／min ，窒素流
量を１０００cc／min 一定とし、酸素流量１００cc／mi
n 〜５００cc／min ，窒化温度６００℃〜１０００℃の
範囲でそれぞれ測定した。この結果、膜中の窒素濃度は
酸素流量よりも窒化温度に強く依存し、約１％〜約１５
％程度の窒素が含まれていることが分かった。ウェット
エッチング速度も窒素含有量約１％程度から変化があ
り、約１５％以上では飽和状態であった。

【００３７】本実施例ではＢＰＳＧ膜リフローにアンモ
ニア，窒素，酸素を用いたが、４０℃〜９０℃程度の純
水中を通した窒素とアンモニアを用いても同様の結果が
得られた。

【００３８】また、本実施例では、ＢＰＳＧ膜をトレン
チアイソレーションの埋込絶縁膜として用いたが、Ｐ，
Ｂ，Ａｓ、およびＧｅのうちの何れかの不純物、又は二
つ以上の不純物を添加したＳｉＯ₂ 膜（シリケートグラ
ス）を用いても同様の結果が得られた。

【００３９】〈実施例３〉次に、本発明をＭＯＳＬＳＩ
のトレンチアイソレーション用埋め込み絶縁膜に適用し
た実施例について説明する。

【００４０】実施例２と同様に、ホトレジストパターン
をマスクとして、１００ｎｍのＳｉ₃Ｎ₄膜３０３，２０
ｎｍのＳｉＯ₂ 膜３０２、およびＳｉ基板３０１をエッ
チングしてＳｉ溝３０４を形成する。本実施例では、Ｓ
ｉ溝３０４の幅を０.３μｍ、深さを０.４μｍとした
（図９）。

【００４１】次に、熱酸化法でＳｉ溝３０４内に４０ｎ
ｍのＳｉＯ₂ 膜３０５（ａ）を形成した後、斜めイオン
打込み法によりＳｉ溝３０４側壁部、および底部にチャ
ネルストッパとなるボロンを注入する（図１０）。

【００４２】続いて、ＬＰ−ＣＶＤ法により１００ｎｍ
のＢＰＳＧ膜３０６（ａ）を堆積した後、９００℃のア
ンモニア−水蒸気雰囲気中でＢＰＳＧ膜３０６（ａ）を
熱処理し、溝３０４内に窒素を含んだＢＰＳＧ膜３０６
（ｂ）を流し込む(図１１)。

【００４３】次に、ＬＰ−ＣＶＤ法により３００ｎｍの
ＢＰＳＧ膜３０６（ａ）を堆積した後、９５０℃のアン
モニア−水蒸気雰囲気中でＢＰＳＧ膜３０６（ａ）を熱
処理し、表面を平坦化すると同時に溝３０４内を窒素を
含んだＢＰＳＧ膜３０６(ｂ)で完全に埋め込む（図１
２）。このように、２回に分けてＢＰＳＧ膜の窒化を行
うことで、ＢＰＳＧ膜全体を十分に窒化することができ
る。

【００４４】発明者の実験によれば、ＢＰＳＧ膜の窒化
効果は、約６００℃から始まり、約９５０℃程度で飽和
した。６００℃未満の熱処理ではウェットエッチング速
度に変化はなく、また９５０℃を超える温度で熱処理し
てもウェットエッチング速度はそれ以上小さくならなか
った。従って、ＢＰＳＧの窒化ないし酸窒化温度は、６
００℃〜９５０℃の範囲で行うことが好ましい。

【００４５】次に、ドライエッチング法により、窒素含
有ＢＰＳＧ膜３０６（ｂ）をエッチバック（図１２中の
破線の部分まで）してＳｉ₃Ｎ₄膜３０３表面を露出させ
る。続いて、ドライエッチング法によりＳｉ₃Ｎ₄膜３０
３を除去した後、しきい値調整用の砒素（Ａｓ）をＳｉ
基板中に打ち込む。次に、希フッ酸水溶液によりＳｉ基
板３０１表面のＳｉＯ₂ 膜３０２を除去する（図１
３）。本実施例では、Ｓｉ基板３０１上のＳｉＯ₂ 膜３
０２を希フッ酸水溶液により除去したが、フッ酸緩衝液
（ＨＦ／ＮＨ₄Ｆ）を用いてもよい。

【００４６】次に、ゲート酸化膜３０７となる１０ｎｍ
のＳｉＯ₂ 膜３０７を８５０℃のウェット酸化法で形成
した後、リンを１×１０²⁰個／cm³ 含んだ多結晶Ｓｉ膜
308をＬＰ−ＣＶＤ法により１５０ｎｍ堆積する（図１
４）。

【００４７】この際、埋め込み絶縁膜として窒素雰囲気
で熱処理した従来のＢＰＳＧ膜を用いれば、フッ酸水溶
液に対するエッチングレートが非常に大きいため、Ｓｉ
基板上のＳｉＯ₂ 膜の除去やゲート電極形成前の洗浄等
の工程で溝内のＢＰＳＧ膜が大幅にエッチングされてし
まう。しかし、本発明による窒素含有ＢＰＳＧ膜306
（ｂ）のウェットエッチングレートは、従来のＢＰＳＧ
膜に比べ非常に小さいため、Ｓｉ溝３０４のエッジ等に
急峻な段差が生じることは無い。

【００４８】次に、リソグラフィおよびドライエッチン
グ法により、リンドープ多結晶Ｓｉ膜３０８をパターン
ニングしてゲート電極３０８を形成する。続いて、ゲー
ト電極３０８をマスクとしてソース，ドレインとなる領
域に、Ａｓのイオン注入した後、８５０℃の窒素雰囲気
中で熱処理を行い拡散層３０９を形成する(図１５)。

【００４９】次に、ＬＰ−ＣＶＤ法により３００ｎｍの
ＳｉＯ₂ 膜３１０を堆積する。続いて、リソグラフィお
よびドライエッチング法により、ＣＶＤ−ＳｉＯ₂ 膜３
１０の所望の領域をエッチングして拡散層３０９上部に
コンタクトホール３１１を設ける。次に、スパッタ法に
より１００ｎｍのチタンナイトライド（ＴｉＮ）、およ
び５００ｎｍのアルミニウム（Ａｌ）を堆積した後、所
定の形状にパターンニングし積層配線を形成する。この
後、４５０℃，３０分のＨ₂ アニールを行い、本発明の
半導体装置の製造を終了する（図１６）。

【００５０】本実施例によれば、ＢＰＳＧ等の不純物を
含んだ流動絶縁膜をトレンチアイソレーションの埋込絶
縁膜として用いても、洗浄工程等のウェットエッチング
による膜減りを極めて小さくできる。これにより、配線
形成工程の歩留まりが飛躍的に向上する。

【００５１】

【発明の効果】本発明によれば、製造工程を増やすこと
なくＢＰＳＧ膜のリフロー温度を約５０℃低温化するこ
とが可能となる。

【００５２】また、従来法に比べウェットエッチング速
度を極めて小さくすることができるので、トレンチアイ
ソレーションの埋込絶縁膜として用いることができる。

【図面の簡単な説明】

【図１】本発明の第１実施例の半導体装置の完成時の断
面図。

【図２】本発明の第１実施例の半導体装置の第一製造工
程の断面図。

【図３】本発明の第１実施例の半導体装置の第二製造工
程の断面図。

【図４】本発明の第１実施例の半導体装置の第三製造工
程の断面図。

【図５】本発明の第２実施例の半導体装置の完成時の断
面図。

【図６】本発明の第２実施例の半導体装置の第一製造工
程の断面図。

【図７】本発明の第２実施例の半導体装置の第二製造工
程の断面図。

【図８】本発明の第２実施例の半導体装置の第三製造工
程の断面図。

【図９】本発明の第３実施例の半導体装置の完成時の断
面図。

【図１０】本発明の第３実施例の半導体装置の完成時の
断面図。

【図１１】本発明の第３実施例の半導体装置の第一製造
工程の断面図。

【図１２】本発明の第３実施例の半導体装置の第二製造
工程の断面図。

【図１３】本発明の第３実施例の半導体装置の第三製造
工程の断面図。

【図１４】本発明の第３実施例の半導体装置の第四製造
工程の断面図。

【図１５】本発明の第３実施例の半導体装置の第五製造
工程の断面図。

【図１６】本発明の第３実施例の半導体装置の第六製造
工程の断面図。

【図１７】従来技術の第一の問題点を示す断面図。

【図１８】従来技術の第二の問題点を示す断面図。

【図１９】酸窒化膜厚と酸窒化時間の関係を示す説明
図。

【図２０】従来法と本発明のウェットエッチング速度の
比較説明図。

【図２１】酸窒化膜のオージェ分析結果を示す説明図。

【図２２】本発明のウェットエッチング速度の熱処理温
度依存性を示す特性図。

【符号の説明】

１０１…Ｓｉ基板、１０２…素子分離酸化膜、１０３…
ゲート酸化膜、１０４…ゲート電極、１０９…ビット
線、１０５，１０７，１０８，１１０，１１１，１１５
…ＣＶＤ−ＳｉＯ₂ 膜、１１２…蓄積電極、１１３
（ｂ）…ＣＶＤ−Ｓｉ₃Ｎ₄膜、１１４…プレート電極、
１０６（ａ），１０６（ｂ）…拡散層、１１３（ａ），
１１３（ｂ）…キャパシタ絶縁膜、１１８…積層配線、
１１３（ｂ）…Ｓｉ熱窒化膜、１１６（ａ）…ＢＰＳＧ
膜、１１７…酸窒化膜、１１６（ｂ）…窒素含有ＢＰＳ
Ｇ膜。

Claims (8)

【特許請求の範囲】
1. 【請求項１】硼素（Ｂ），燐（Ｐ），砒素（Ａｓ），ゲ
   ルマニウム（Ｇｅ）のうちのいずれかの不純物、又はこ
   れらのうちの二つ以上の不純物を含んだＳｉＯ₂ 膜を熱
   処理する工程を有する半導体装置の製造方法において、
   少なくともその雰囲気中にアンモニア(ＮＨ₃）ないしア
   ンモニア(ＮＨ₃）と水蒸気(Ｈ₂Ｏ）が含まれていること
   を特徴とする半導体装置の製造方法。
2. 【請求項２】請求項１において、上記雰囲気中にさらに
   酸素が含まれている半導体装置の製造方法。
3. 【請求項３】請求項１において、上記雰囲気中に、さら
   に窒素が含まれる半導体装置の製造方法。
4. 【請求項４】請求項２において、上記アンモニアの濃度
   が爆発上限以上の濃度であり、かつ上記アンモニア雰囲
   気中に上記酸素を導入する半導体装置の製造方法。
5. 【請求項５】請求項１，２，３または４において、熱処
   理温度が６００℃以上９５０℃以下である半導体装置の
   製造方法。
6. 【請求項６】Ｂ，Ｐ，Ａｓ，Ｇｅのうちのいずれかの不
   純物、又はこれらのうちの二つ以上の不純物を含んだＳ
   ｉＯ₂ 膜中に、窒素が含まれていることを特徴とする半
   導体装置。
7. 【請求項７】請求項６において、前記不純物を含んだＳ
   ｉＯ₂ 膜中の窒素濃度が１％以上１５％以下である半導
   体装置。
8. 【請求項８】請求項６において、前記窒素および不純物
   を含んだＳｉＯ₂ 膜が、トレンチアイソレーションの埋
   込絶縁膜である半導体装置。