JPH0547918A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0547918A JPH0547918A JP20271691A JP20271691A JPH0547918A JP H0547918 A JPH0547918 A JP H0547918A JP 20271691 A JP20271691 A JP 20271691A JP 20271691 A JP20271691 A JP 20271691A JP H0547918 A JPH0547918 A JP H0547918A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- glass
- groove
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】溝に流動性ガラスを充填して素子分離領域を形
成する方法において、流動性ガラスがフッ酸にエッチン
グされやすいために、充填した後の工程で膜減りが生じ
埋込形状が不良となる問題を回避する方法を提供する。 【構成】溝に流動性ガラスを充填した直後に熱窒化処理
を施し、充填したガラスの表面に窒化層を形成した。こ
の時に能動領域のＳｉ基板表面に形成される薄い窒化膜
をそのまま残してゲート絶縁膜として用い、トランジス
ターを構成した。 【効果】溝に充填したガラスが後の工程でエッチングさ
れることが無くなり良好な素子分離特性を得ることがで
き、素子の集積度を向上させることができる。
成する方法において、流動性ガラスがフッ酸にエッチン
グされやすいために、充填した後の工程で膜減りが生じ
埋込形状が不良となる問題を回避する方法を提供する。 【構成】溝に流動性ガラスを充填した直後に熱窒化処理
を施し、充填したガラスの表面に窒化層を形成した。こ
の時に能動領域のＳｉ基板表面に形成される薄い窒化膜
をそのまま残してゲート絶縁膜として用い、トランジス
ターを構成した。 【効果】溝に充填したガラスが後の工程でエッチングさ
れることが無くなり良好な素子分離特性を得ることがで
き、素子の集積度を向上させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に素子の微細化，高集積化に有利な素子分離
領域の形成方法に関する。
に係り、特に素子の微細化，高集積化に有利な素子分離
領域の形成方法に関する。
【０００２】
【従来の技術】従来、ＭＯＳ型メモリーなどのＬＳＩに
おける素子分離法としては周知のＬＯＣＯＳ（選択酸
化）法が用いられてきた。ＬＯＣＯＳ法は、製造工程が
簡便である等の種々の利点を有している。しかし、一方
では、寸法シフトを伴うという本質的欠点があるため極
めて微細な素子分離領域を必要とするＬＳＩでは適用が
困難となってきている。特に、ギガビット級の超ＬＳＩ
で要求される素子分離領域の最小分離幅は、０.１〜０.
２μｍまで微細化されるため適用が極めて困難となる。
これに代わる方法として、素子分離領域となるべき部分
に予め溝を形成し、その溝を絶縁物で充填する溝型素子
分離法が提案されている。溝型素子分離法では分離幅を
予め形成する溝の幅で規定できるため素子の微細化が可
能となる。特公昭60−32974 号に流動性ガラスを用いた
溝型素子分離法の例が示されている。本従来例には、Ｓ
ｉ酸化物中に含有されるＧｅやＢあるいはＰなどの総元
素含有率を２７モル％とするＧｅドープＢＳＧ（ＧｅＢ
ＳＧ）やＧｅドープＰＳＧ（ＧｅＰＳＧ）を約１０００
℃で加熱流動させ、溝を充填する方法が述べられてい
る。
おける素子分離法としては周知のＬＯＣＯＳ（選択酸
化）法が用いられてきた。ＬＯＣＯＳ法は、製造工程が
簡便である等の種々の利点を有している。しかし、一方
では、寸法シフトを伴うという本質的欠点があるため極
めて微細な素子分離領域を必要とするＬＳＩでは適用が
困難となってきている。特に、ギガビット級の超ＬＳＩ
で要求される素子分離領域の最小分離幅は、０.１〜０.
２μｍまで微細化されるため適用が極めて困難となる。
これに代わる方法として、素子分離領域となるべき部分
に予め溝を形成し、その溝を絶縁物で充填する溝型素子
分離法が提案されている。溝型素子分離法では分離幅を
予め形成する溝の幅で規定できるため素子の微細化が可
能となる。特公昭60−32974 号に流動性ガラスを用いた
溝型素子分離法の例が示されている。本従来例には、Ｓ
ｉ酸化物中に含有されるＧｅやＢあるいはＰなどの総元
素含有率を２７モル％とするＧｅドープＢＳＧ（ＧｅＢ
ＳＧ）やＧｅドープＰＳＧ（ＧｅＰＳＧ）を約１０００
℃で加熱流動させ、溝を充填する方法が述べられてい
る。
【０００３】
【発明が解決しようとする課題】前記従来例では溝を充
填した後の製造工程に対する配慮がなされていない。す
なわち、高濃度に不純物元素を含有したＳｉ酸化物は薬
品、特に通常の半導体製造工程で多用されるフッ酸（Ｈ
Ｆ）に対する耐性が著しく低下するため、充填した後の
製造工程を経る毎にエッチングされ極端な場合には最終
的に素子分離領域が消失する問題がある。
填した後の製造工程に対する配慮がなされていない。す
なわち、高濃度に不純物元素を含有したＳｉ酸化物は薬
品、特に通常の半導体製造工程で多用されるフッ酸（Ｈ
Ｆ）に対する耐性が著しく低下するため、充填した後の
製造工程を経る毎にエッチングされ極端な場合には最終
的に素子分離領域が消失する問題がある。
【０００４】同じく、前記従来例では素子分離領域の広
さに対する配慮がなされていない。通常のＬＳＩにおい
ては素子分離幅は一定ではなく、様々な幅の分離領域が
必要となる。その場合、流動性ガラスを加熱流動させた
状態で全面エッチングを行なうと幅の狭い溝にはガラス
を残存させることができるが、幅の広い溝にはガラスを
残存させることができないという問題が発生する。この
問題について図２を用いて説明する。
さに対する配慮がなされていない。通常のＬＳＩにおい
ては素子分離幅は一定ではなく、様々な幅の分離領域が
必要となる。その場合、流動性ガラスを加熱流動させた
状態で全面エッチングを行なうと幅の狭い溝にはガラス
を残存させることができるが、幅の広い溝にはガラスを
残存させることができないという問題が発生する。この
問題について図２を用いて説明する。
【０００５】Ｓｉ基板２０１表面に幅の狭い溝２０２及
び幅の広い溝２０３を形成する(ａ)。
び幅の広い溝２０３を形成する(ａ)。
【０００６】流動性ガラスとして例えばＢドープＰＳＧ
（ＢＰＳＧ）２０４を溝の深さ以上の厚さになるように
堆積する（ｂ）。
（ＢＰＳＧ）２０４を溝の深さ以上の厚さになるように
堆積する（ｂ）。
【０００７】加熱流動させて表面を平滑化させる
（ｃ）。
（ｃ）。
【０００８】全面エッチングを行なう（ｄ）。
【０００９】その結果、幅の狭い溝にはガラス２０４が
残存するが、幅の広い溝には実質的にガラス２０４を残
存させることができない。このような状況はメモリーＬ
ＳＩ等においては常に存在する。つまり幅の狭い溝の領
域は、メモリーセルが集合している領域に相当し、一方
幅の広い領域は周辺回路部に相当している。ｄ図に示し
たように幅の狭い溝にガラス２０４が残存したとして
も、先に述べたように後の工程で薬品によるエッチング
が進行するとＳｉ基板との境界２０５部に段差が生じ、
配線の断線や配線間の短絡の原因となってしまう。ま
た、高濃度に不純物元素を含有したＳｉ酸化物は、吸湿
性が強く空気中の水分を吸収して素子分離特性を低下さ
せる問題がある。
残存するが、幅の広い溝には実質的にガラス２０４を残
存させることができない。このような状況はメモリーＬ
ＳＩ等においては常に存在する。つまり幅の狭い溝の領
域は、メモリーセルが集合している領域に相当し、一方
幅の広い領域は周辺回路部に相当している。ｄ図に示し
たように幅の狭い溝にガラス２０４が残存したとして
も、先に述べたように後の工程で薬品によるエッチング
が進行するとＳｉ基板との境界２０５部に段差が生じ、
配線の断線や配線間の短絡の原因となってしまう。ま
た、高濃度に不純物元素を含有したＳｉ酸化物は、吸湿
性が強く空気中の水分を吸収して素子分離特性を低下さ
せる問題がある。
【００１０】本発明の目的は、溝に流動性ガラスを充填
した後の工程で薬品にエッチングされることを防止する
とともに空気中からの吸湿を抑えて素子分離特性が変動
することの無い素子分離領域の形成方法を提供すること
にある。さらに他の目的は、高耐圧のゲート絶縁膜を素
子分離領域の窒化と同時に形成し、製造工程を簡略化す
ることにある。
した後の工程で薬品にエッチングされることを防止する
とともに空気中からの吸湿を抑えて素子分離特性が変動
することの無い素子分離領域の形成方法を提供すること
にある。さらに他の目的は、高耐圧のゲート絶縁膜を素
子分離領域の窒化と同時に形成し、製造工程を簡略化す
ることにある。
【００１１】
【課題を解決するための手段】本発明においては、前記
目的を達成するために溝に流動性ガラスを充填した後そ
の表面に窒化層を設けた。図３を用いて説明する。
目的を達成するために溝に流動性ガラスを充填した後そ
の表面に窒化層を設けた。図３を用いて説明する。
【００１２】Ｓｉ基板１０１表面に溝１０２を形成した
後、流動性ガラス１０３を堆積し熱処理を施して平滑化
する。さらに、ＳＯＧ１０８を塗布し表面を平坦化する
(ａ)。
後、流動性ガラス１０３を堆積し熱処理を施して平滑化
する。さらに、ＳＯＧ１０８を塗布し表面を平坦化する
(ａ)。
【００１３】ＳＯＧ１０８及び流動性ガラス１０３を能
動領域の基板表面が露出するまでエッチング除去する
（ｂ）。
動領域の基板表面が露出するまでエッチング除去する
（ｂ）。
【００１４】この状態で熱窒化処理を施す（ｃ）。
【００１５】その結果、流動性ガラス１０３の表面には
比較的厚い窒化層１０４が、能動領域となるＳｉ基板の
表面には薄い窒化層１０５が形成される。
比較的厚い窒化層１０４が、能動領域となるＳｉ基板の
表面には薄い窒化層１０５が形成される。
【００１６】図４及び図５に各々上記薄い窒化層１０５
及び厚い窒化層１０４の深さ方向元素分布をオージェ分
析により調べた結果の一例を示した。この場合の流動性
ガラスは、ＧｅＢＳＧを用いた。
及び厚い窒化層１０４の深さ方向元素分布をオージェ分
析により調べた結果の一例を示した。この場合の流動性
ガラスは、ＧｅＢＳＧを用いた。
【００１７】図４の結果からＳｉ基板表面にはＳｉ，
Ｎ，Ｏからなる窒化層が形成されており、光学的に測定
された膜厚は約４ｎｍであった。一方、図５の結果から
流動性ガラスの表面にはＳｉ，Ｎ，Ｏ，Ｇｅ，Ｂからな
る窒化層が形成されていた。図４の結果に比べ５倍以上
の厚さを有する窒化層になっていた。なお、Ｂの信号強
度はＧｅと同様であったので図から省略してある。同じ
窒化処理を行なってもＳｉ基板上では薄く、ガラス表面
では厚く形成される理由は次のように考えられる。Ｓｉ
と反応して形成される窒化層は極めて緻密であるためそ
れ自身が窒化剤の拡散に対する障壁となる。従って、一
旦窒化層が形成されてしまうと窒化剤が拡散できなくな
り、窒化層の成長はある厚みで飽和してしまう。一方、
酸化物からなるガラスはＳｉ基板に比較して緻密性が劣
るため窒化剤は窒化物を形成しつつも容易に深く拡散で
き、厚い窒化層が形成される。
Ｎ，Ｏからなる窒化層が形成されており、光学的に測定
された膜厚は約４ｎｍであった。一方、図５の結果から
流動性ガラスの表面にはＳｉ，Ｎ，Ｏ，Ｇｅ，Ｂからな
る窒化層が形成されていた。図４の結果に比べ５倍以上
の厚さを有する窒化層になっていた。なお、Ｂの信号強
度はＧｅと同様であったので図から省略してある。同じ
窒化処理を行なってもＳｉ基板上では薄く、ガラス表面
では厚く形成される理由は次のように考えられる。Ｓｉ
と反応して形成される窒化層は極めて緻密であるためそ
れ自身が窒化剤の拡散に対する障壁となる。従って、一
旦窒化層が形成されてしまうと窒化剤が拡散できなくな
り、窒化層の成長はある厚みで飽和してしまう。一方、
酸化物からなるガラスはＳｉ基板に比較して緻密性が劣
るため窒化剤は窒化物を形成しつつも容易に深く拡散で
き、厚い窒化層が形成される。
【００１８】
【作用】素子分離領域表面に形成された窒化層は、対薬
品性に優れており後の工程で薬品に曝されても、その薬
品によるエッチングを防止するように働く。また、窒化
によって緻密性がより向上するため吸湿性が低下し空気
中の水分の吸収によって膜質が劣化するのを防止するよ
うに働く。
品性に優れており後の工程で薬品に曝されても、その薬
品によるエッチングを防止するように働く。また、窒化
によって緻密性がより向上するため吸湿性が低下し空気
中の水分の吸収によって膜質が劣化するのを防止するよ
うに働く。
【００１９】
【実施例】以下、本発明の実施例について説明する。
【００２０】（実施例１）まず第一の実施例について図
６（ａ）〜（ｇ）を用いて説明する。
６（ａ）〜（ｇ）を用いて説明する。
【００２１】ｐ型，（１００）面方位を有する、比抵抗
１０ΩｃｍのＳｉ基板１の表面に熱酸化法により厚さ５
０ｎｍの熱酸化膜２を形成した。次にリソグラフィー技
術を用いて所定の領域にレジスト３のパターンを形成し
た。パターニングしたレジスト３をマスクとして異方性
ドライエッチング技術により深さ０.５μｍ の溝を形成
した。図には便宜的に幅の狭い溝４と幅の広い溝５を示
した（ａ）。
１０ΩｃｍのＳｉ基板１の表面に熱酸化法により厚さ５
０ｎｍの熱酸化膜２を形成した。次にリソグラフィー技
術を用いて所定の領域にレジスト３のパターンを形成し
た。パターニングしたレジスト３をマスクとして異方性
ドライエッチング技術により深さ０.５μｍ の溝を形成
した。図には便宜的に幅の狭い溝４と幅の広い溝５を示
した（ａ）。
【００２２】レジスト３を除去した後、溝内に露出した
Ｓｉを２０ｎｍエッチングしてドライエッチング時に基
板表面に導入されたダメージ層を除去した。熱酸化法に
より溝内に露出しているＳｉ表面に厚さ２０ｎｍの熱酸
化膜６を形成した（ｂ）。
Ｓｉを２０ｎｍエッチングしてドライエッチング時に基
板表面に導入されたダメージ層を除去した。熱酸化法に
より溝内に露出しているＳｉ表面に厚さ２０ｎｍの熱酸
化膜６を形成した（ｂ）。
【００２３】モノシラン（ＳｉＨ4），ジボラン（Ｂ2Ｈ
6），ゲルマン（ＧｅＨ4），酸素(Ｏ2)を原料ガスとし
て５００℃，１気圧の条件で厚さ０.６μｍのＧｅＢＳ
Ｇを周知の化学気相成長法により堆積した。ＧｅＯ2，
Ｂ2Ｏ3，ＳｉＯ2で表わされる混合の割合は、おのおの
１０，５，８５モル％になるようにした。このような条
件で形成した膜は段差部での被覆性が著しく悪いため幅
の狭い溝内には空洞が生じ、また幅の広い溝ではオーバ
ーハング状になる。そのような不都合を解消するために
９００℃，３０分の熱処理を施し、表面を滑らかにし
た。この時幅の狭い溝内に存在していた空洞は消滅し、
溝内は完全に流動性ガラスで充填されていた。さらに、
ＳＯＧ８を塗布し表面の平坦化を図った（ｃ）。
6），ゲルマン（ＧｅＨ4），酸素(Ｏ2)を原料ガスとし
て５００℃，１気圧の条件で厚さ０.６μｍのＧｅＢＳ
Ｇを周知の化学気相成長法により堆積した。ＧｅＯ2，
Ｂ2Ｏ3，ＳｉＯ2で表わされる混合の割合は、おのおの
１０，５，８５モル％になるようにした。このような条
件で形成した膜は段差部での被覆性が著しく悪いため幅
の狭い溝内には空洞が生じ、また幅の広い溝ではオーバ
ーハング状になる。そのような不都合を解消するために
９００℃，３０分の熱処理を施し、表面を滑らかにし
た。この時幅の狭い溝内に存在していた空洞は消滅し、
溝内は完全に流動性ガラスで充填されていた。さらに、
ＳＯＧ８を塗布し表面の平坦化を図った（ｃ）。
【００２４】８００℃，２０分の熱処理を施してＳＯＧ
の緻密化を図った後ＳＯＧと流動性ガラスとが等速でエ
ッチングされる条件でＳｉ基板１の表面が露出するまで
エッチングし、溝内にのみガラス７を残存させた
（ｄ）。
の緻密化を図った後ＳＯＧと流動性ガラスとが等速でエ
ッチングされる条件でＳｉ基板１の表面が露出するまで
エッチングし、溝内にのみガラス７を残存させた
（ｄ）。
【００２５】熱窒化処理を行って表面を窒化させた
（ｅ）。アンモニア（ＮＨ3）雰囲気中で９００℃、３
０分の条件を用いた。これにより溝に充填されたガラス
７の表面には約５０ｎｍの窒化層９が形成され、Ｓｉ基
板１の表面には４ｎｍの薄い窒化層１０が形成されてい
た。
（ｅ）。アンモニア（ＮＨ3）雰囲気中で９００℃、３
０分の条件を用いた。これにより溝に充填されたガラス
７の表面には約５０ｎｍの窒化層９が形成され、Ｓｉ基
板１の表面には４ｎｍの薄い窒化層１０が形成されてい
た。
【００２６】トランジスターの閾値電圧調整用不純物と
してボロン（Ｂ）を薄い窒化層１０を通してイオン打込
み法により導入した。その後、熱リン酸により薄い窒化
層１０を除去して一旦Ｓｉ基板表面を露出させ、一般的
に用いられているアンモニアパーオキサイド（ＮＨ4Ｏ
Ｈ／Ｈ2Ｏ2）液による洗浄を行なった（ｆ）。
してボロン（Ｂ）を薄い窒化層１０を通してイオン打込
み法により導入した。その後、熱リン酸により薄い窒化
層１０を除去して一旦Ｓｉ基板表面を露出させ、一般的
に用いられているアンモニアパーオキサイド（ＮＨ4Ｏ
Ｈ／Ｈ2Ｏ2）液による洗浄を行なった（ｆ）。
【００２７】ＨＦ液により、Ｓｉ基板１表面に前記洗浄
時に形成された酸化膜を除去し、トランジスターのゲー
ト絶縁膜として厚さ６ｎｍの熱酸化膜１１を形成した。
連続して多結晶ＳｉをＣＶＤ法により堆積し、熱拡散法
によってリン（Ｐ）を導入した後、周知のリソグラフィ
ー技術とドライエッチング技術により加工しゲート電極
１２を形成した。さらにイオン打込み法により砒素（Ａ
ｓ）をＳｉ基板表面に導入し不純物拡散層１３を形成し
トランジスターを構成した（ｇ）。
時に形成された酸化膜を除去し、トランジスターのゲー
ト絶縁膜として厚さ６ｎｍの熱酸化膜１１を形成した。
連続して多結晶ＳｉをＣＶＤ法により堆積し、熱拡散法
によってリン（Ｐ）を導入した後、周知のリソグラフィ
ー技術とドライエッチング技術により加工しゲート電極
１２を形成した。さらにイオン打込み法により砒素（Ａ
ｓ）をＳｉ基板表面に導入し不純物拡散層１３を形成し
トランジスターを構成した（ｇ）。
【００２８】この後絶縁層の形成、金属配線の形成等の
工程を経て半導体装置を製造した。その結果、比較のた
めに窒化処理せずに製造した試料では溝内のガラスがエ
ッチングされて落ち込み、ゲート電極として形成した多
結晶Ｓｉが溝の側壁部にエッチングされずに残存し、そ
の多結晶Ｓｉを介して個々の素子が短絡する不良が発生
した。一方、本発明の主旨に則って素子分離領域の表面
を窒化処理した試料では、エッチングによって溝内のガ
ラスが落ち込む様子はまったく見られず、短絡不良は発
生しなかった。
工程を経て半導体装置を製造した。その結果、比較のた
めに窒化処理せずに製造した試料では溝内のガラスがエ
ッチングされて落ち込み、ゲート電極として形成した多
結晶Ｓｉが溝の側壁部にエッチングされずに残存し、そ
の多結晶Ｓｉを介して個々の素子が短絡する不良が発生
した。一方、本発明の主旨に則って素子分離領域の表面
を窒化処理した試料では、エッチングによって溝内のガ
ラスが落ち込む様子はまったく見られず、短絡不良は発
生しなかった。
【００２９】なお、本実施例では流動性ガラスの形成原
料ガスとしてＳｉＨ4などの無機ガスを用いたが、ＴＥ
ＯＳ〔Ｓｉ（Ｃ2Ｈ5Ｏ）4〕等の有機系原料ガスを用い
ても同じ結果を得ることができる。
料ガスとしてＳｉＨ4などの無機ガスを用いたが、ＴＥ
ＯＳ〔Ｓｉ（Ｃ2Ｈ5Ｏ）4〕等の有機系原料ガスを用い
ても同じ結果を得ることができる。
【００３０】（実施例２）第２の実施例について図７
（ａ）〜（ｄ）及び図１を用いて説明する。
（ａ）〜（ｄ）及び図１を用いて説明する。
【００３１】第１の実施例と同じ手順に従って、溝３０
２および３０３の形成（ａ），ＧｅＢＳＧ３０５及びＳ
ＯＧ３０６の形成（ｂ），全面エッチングによるＳｉ基
板表面の露出（ｃ），熱窒化処理によるＧｅＢＳＧの熱
窒化層３０７及びＳｉ基板の熱窒化膜３０８を形成した
（ｄ）。実施例１では、この後Ｓｉ基板の熱窒化膜３０
８を除去し、熱酸化膜を新たに形成してゲート絶縁膜と
したが、本実施例ではＳｉ基板の熱窒化膜３０８を除去
せずにそのまま残してゲート絶縁膜とした。
２および３０３の形成（ａ），ＧｅＢＳＧ３０５及びＳ
ＯＧ３０６の形成（ｂ），全面エッチングによるＳｉ基
板表面の露出（ｃ），熱窒化処理によるＧｅＢＳＧの熱
窒化層３０７及びＳｉ基板の熱窒化膜３０８を形成した
（ｄ）。実施例１では、この後Ｓｉ基板の熱窒化膜３０
８を除去し、熱酸化膜を新たに形成してゲート絶縁膜と
したが、本実施例ではＳｉ基板の熱窒化膜３０８を除去
せずにそのまま残してゲート絶縁膜とした。
【００３２】以下、実施例１と同じ手順によりゲート電
極３０９，不純物拡散層３１０を形成した。この状態を
図１に示した。
極３０９，不純物拡散層３１０を形成した。この状態を
図１に示した。
【００３３】前にも述べたように、Ｓｉ基板の熱窒化膜
は自己整合的に膜の成長が飽和するため膜厚の制御性が
極めて良いという利点がある。むしろ厚い膜を形成する
のが困難である。ＮＨ3 ガスだけでは５ｎｍ以上の膜厚
を有する熱窒化膜を形成するのは困難である。５ｎｍ以
上の膜厚を必要とする場合にはＮＨ3 に酸素を５％以下
の割合で添加してやればよい。この場合には酸化も同時
に進行するので厚い膜を形成することができる。また、
熱窒化膜を形成した後酸化性雰囲気中で熱処理してやれ
ばさらに信頼性の高いゲート絶縁膜を得ることができ
る。
は自己整合的に膜の成長が飽和するため膜厚の制御性が
極めて良いという利点がある。むしろ厚い膜を形成する
のが困難である。ＮＨ3 ガスだけでは５ｎｍ以上の膜厚
を有する熱窒化膜を形成するのは困難である。５ｎｍ以
上の膜厚を必要とする場合にはＮＨ3 に酸素を５％以下
の割合で添加してやればよい。この場合には酸化も同時
に進行するので厚い膜を形成することができる。また、
熱窒化膜を形成した後酸化性雰囲気中で熱処理してやれ
ばさらに信頼性の高いゲート絶縁膜を得ることができ
る。
【００３４】以上述べたように、本実施例によれば素子
分離領域の窒化層形成時に同時にＳｉ基板表面に形成さ
れる薄い窒化膜をそのままゲート絶縁膜として用いるの
で工程を簡略化できると共に欠陥が少なく信頼性の高い
ゲート絶縁膜を得ることができる。
分離領域の窒化層形成時に同時にＳｉ基板表面に形成さ
れる薄い窒化膜をそのままゲート絶縁膜として用いるの
で工程を簡略化できると共に欠陥が少なく信頼性の高い
ゲート絶縁膜を得ることができる。
【００３５】なお、一連の実施例では流動性ガラスとし
てＧeＢＳＧを用いたが、ＧeＰＳＧやＢＰＳＧであって
も同様の結果を得ることができる。また、これらの不純
物濃度は高すぎると（２０モル％以上）吸湿性が激しく
なり、膜質の変化を生じるので好ましくない。不純物濃
度の総量は１８モル％以下に抑える。
てＧeＢＳＧを用いたが、ＧeＰＳＧやＢＰＳＧであって
も同様の結果を得ることができる。また、これらの不純
物濃度は高すぎると（２０モル％以上）吸湿性が激しく
なり、膜質の変化を生じるので好ましくない。不純物濃
度の総量は１８モル％以下に抑える。
【００３６】
【発明の効果】本発明によれば、溝に流動性ガラスを充
填した後、その表面に窒化層を形成するので、溝に充填
した流動性ガラスが後の工程でエッチングされるの防止
することができる。従って、極めて微細な素子分離領域
を制御性よく形成する事が可能となり、素子の集積度を
向上できる効果がある。また、流動性ガラスの表面を熱
窒化するときに同時に形成される基板の窒化膜をそのま
まゲート絶縁膜として用いることができるので工程を簡
略化できる効果がある
填した後、その表面に窒化層を形成するので、溝に充填
した流動性ガラスが後の工程でエッチングされるの防止
することができる。従って、極めて微細な素子分離領域
を制御性よく形成する事が可能となり、素子の集積度を
向上できる効果がある。また、流動性ガラスの表面を熱
窒化するときに同時に形成される基板の窒化膜をそのま
まゲート絶縁膜として用いることができるので工程を簡
略化できる効果がある
【図１】本発明の概要を示す断面図。
【図２】従来技術の問題を説明するための一連の断面
図。
図。
【図３】本発明を説明するための一連の断面図。
【図４】Ｓｉ基板の熱窒化膜の深さ方向元素分布を示す
図。
図。
【図５】流動性ガラスの熱窒化層の深さ方向元素分布を
示す図。
示す図。
【図６】本発明の一実施例を示す一連の工程断面図。
【図７】本発明の一実施例を示す一連の工程断面図。
１，１０１，２０１，３０１…Ｓｉ基板、２，６，１
１，３０４…熱酸化膜、４，５，１０２，２０２，２０
３，３０２，３０３…溝、７，３０５…GeBSG、８，１
０８，３０…ＳＯＧ、９，３０７…ＧｅＢＳＧの熱窒化
層、１２，３０９…ゲート電極、１３，３１０…不純物
拡散層、１０３…流動性ガラス、１０４…流動性ガラス
の熱窒化層、１０５，１０，３０８…Ｓｉ基板の熱窒化
層、２０４…ＢＰＳＧ。
１，３０４…熱酸化膜、４，５，１０２，２０２，２０
３，３０２，３０３…溝、７，３０５…GeBSG、８，１
０８，３０…ＳＯＧ、９，３０７…ＧｅＢＳＧの熱窒化
層、１２，３０９…ゲート電極、１３，３１０…不純物
拡散層、１０３…流動性ガラス、１０４…流動性ガラス
の熱窒化層、１０５，１０，３０８…Ｓｉ基板の熱窒化
層、２０４…ＢＰＳＧ。
Claims (7)
- 【請求項１】能動素子が形成される複数の能動素子領域
と、該複数の能動素子領域を各々電気的に絶縁分離する
ための素子分離領域とを半導体基板表面に形成してなる
半導体装置の製造方法において、該素子分離領域の表面
に窒化層を有することを特徴とする半導体装置の製造方
法。 - 【請求項２】前記素子分離領域は、半導体基板表面に形
成した溝を流動性ガラスで充填し、該流動性ガラスの表
面が窒化されている構造を有することを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項３】半導体装置がＭＯＳ型集積回路であって、
Ｓｉ基板表面の素子分離領域となるべき部分に溝を形成
する工程，溝内に基板と同導電型の不純物を導入する工
程，溝を含む基板全表面に熱酸化膜を形成する工程，流
動性ガラスを溝の深さ以上の膜厚で堆積する工程，９５
０℃以下の温度で熱処理し流動性ガラスを流動させ表面
を平滑化する工程，回転塗布ガラス（ＳＯＧ）を塗布し
表面を平坦にする工程，ＳＯＧ及び流動性ガラスを能動
素子領域となるＳｉ基板表面が露出するまでエッチング
除去する工程，熱窒化する工程，トランジスターの閾値
電圧調整用不純物を能動素子領域となるＳｉ基板内の表
面近傍に、前記熱窒化工程で表面に形成された窒化膜を
介して導入する工程，Ｓｉ基板表面の該窒化膜を除去す
る工程，ゲート絶縁膜となるＳｉ酸化膜を形成する工
程，ゲート電極を形成する工程，ソース，ドレインを形
成する工程を少なくとも含んでなることを特徴とする半
導体装置の製造方法。 - 【請求項４】半導体装置がＭＯＳ型集積回路であって、
前記素子分離領域の表面に窒化層を形成する工程で、前
記能動素子領域となる基板表面に同時に形成される、基
板の窒化膜をＭＯＳトランジスターのゲート絶縁膜とし
て用いることを特徴とする半導体装置の製造方法。 - 【請求項５】Ｓｉ基板表面の素子分離領域となるべき部
分に溝を形成する工程，溝内に基板と同導電型の不純物
を導入する工程，溝を含む基板全表面に熱酸化膜を形成
する工程，流動性ガラスを溝の深さ以上の膜厚で堆積す
る工程，９５０℃以下の温度で熱処理し流動性ガラスを
流動させ表面を平滑化する工程，ＳＯＧを塗布し表面を
平坦にする工程，ＳＯＧ及び流動性ガラスを能動素子領
域となるＳｉ基板表面が露出するまでエッチング除去す
る工程，トランジスターの閾値電圧調整用不純物を能動
素子領域となるＳｉ基板内の表面近傍に導入する工程，
熱窒化により素子分離領域の流動性ガラス表面には比較
的厚い窒化層を、能動素子領域となるＳｉ基板表面には
薄い窒化膜を同時に形成する工程，該薄い窒化膜をゲー
ト絶縁膜としてその上にゲート電極を形成する工程，ソ
ース，ドレインを形成する工程を少なくとも含んでなる
ことを特徴とする半導体装置の製造方法。 - 【請求項６】前記流動性ガラスは、ゲルマニューム（Ｇ
ｅ），ボロン（Ｂ），リン（Ｐ）の中から選ばれる少な
くとも１種類の元素を含有するＳｉ酸化物であることを
特徴とする請求項２乃至５記載の半導体装置の製造方
法。 - 【請求項７】前記流動性ガラスは、Ｓｉ酸化物中に含有
される元素の総量が１８モル％以下であることを特徴と
する請求項２乃至５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20271691A JPH0547918A (ja) | 1991-08-13 | 1991-08-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20271691A JPH0547918A (ja) | 1991-08-13 | 1991-08-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547918A true JPH0547918A (ja) | 1993-02-26 |
Family
ID=16461975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20271691A Pending JPH0547918A (ja) | 1991-08-13 | 1991-08-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547918A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09252049A (ja) * | 1996-03-15 | 1997-09-22 | Mitsubishi Electric Corp | 多層埋め込みトレンチアイソレーション |
| US7141475B2 (en) | 1997-03-28 | 2006-11-28 | Renesas Technology Corp. | Non-volatile semiconductor memory and method of making same, and semiconductor device and method of making device |
| US7279769B2 (en) | 2004-05-25 | 2007-10-09 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
| JP2009010126A (ja) * | 2007-06-27 | 2009-01-15 | Sharp Corp | 半導体装置及びその製造方法 |
| US8293387B2 (en) | 2007-12-27 | 2012-10-23 | Kabushiki Kaisha Toshiba | Magnetic recording medium and method of manufacturing the same |
-
1991
- 1991-08-13 JP JP20271691A patent/JPH0547918A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09252049A (ja) * | 1996-03-15 | 1997-09-22 | Mitsubishi Electric Corp | 多層埋め込みトレンチアイソレーション |
| US7141475B2 (en) | 1997-03-28 | 2006-11-28 | Renesas Technology Corp. | Non-volatile semiconductor memory and method of making same, and semiconductor device and method of making device |
| US7179711B2 (en) | 1997-03-28 | 2007-02-20 | Renesas Technology Corp. | Non-volatile semiconductor memory and method of making same, and semiconductor device and method of making device |
| US7195976B2 (en) | 1997-03-28 | 2007-03-27 | Renesas Technology Corp. | Non-volatile semiconductor memory and method of making same, and semiconductor device and method of making device |
| US7304345B2 (en) | 1997-03-28 | 2007-12-04 | Renesas Technology Corp. | Non-volatile semiconductor memory and method of making same, and semiconductor device and method of making device |
| US7528036B2 (en) | 1997-03-28 | 2009-05-05 | Renesas Technology Corp. | Non-volatile semiconductor memory and method of making same, and semiconductor device and method of making device |
| US7692234B2 (en) | 1997-03-28 | 2010-04-06 | Renesas Technology Corp. | Non-volatile semiconductor memory and method of making same, and semiconductor device and method of making device |
| US7279769B2 (en) | 2004-05-25 | 2007-10-09 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
| JP2009010126A (ja) * | 2007-06-27 | 2009-01-15 | Sharp Corp | 半導体装置及びその製造方法 |
| US8293387B2 (en) | 2007-12-27 | 2012-10-23 | Kabushiki Kaisha Toshiba | Magnetic recording medium and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| EP0599317B1 (en) | Method of forming a planarized interlayer insulating film formed of stacked BPSG film and ozone-teos NSG film in semiconductor device | |
| US5304510A (en) | Method of manufacturing a multilayered metallization structure in which the conductive layer and insulating layer are selectively deposited | |
| US7858492B2 (en) | Method of filling a trench and method of forming an isolating layer structure using the same | |
| JP4021593B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6242385B2 (ja) | ||
| JPH06314777A (ja) | 半導体デバイスの製造方法 | |
| US6225171B1 (en) | Shallow trench isolation process for reduced for junction leakage | |
| JPH1012716A (ja) | 半導体装置の製造方法 | |
| KR100189992B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| JPH10313067A (ja) | 半導体電子装置における平坦性を向上させるために中間誘電体層を実現するプロセス | |
| JP4029559B2 (ja) | 半導体装置の製造方法 | |
| US20050170608A1 (en) | Semiconductor device and, manufacturing method thereof | |
| JPH0547918A (ja) | 半導体装置の製造方法 | |
| KR960012573B1 (ko) | 반도체장치 및 그 제조방법 | |
| US4596071A (en) | Method of making semiconductor devices having dielectric isolation regions | |
| US20030232503A1 (en) | Method for manufacturing semiconductor device | |
| JP2000315768A (ja) | 半導体装置の製造方法 | |
| JPH04274321A (ja) | 半導体装置の製造方法 | |
| JP2679143B2 (ja) | 半導体装置の製造方法 | |
| JPH0945900A (ja) | Ｍｉｓ型ｆｅｔおよびその製造方法 | |
| JPH06151416A (ja) | 半導体装置及びその製造方法 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| JPS643070B2 (ja) | ||
| EP0966036A2 (en) | Method for fabricating a semiconductor device having different gate oxide layers |