JP7188264B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7188264B2 JP7188264B2 JP2019083232A JP2019083232A JP7188264B2 JP 7188264 B2 JP7188264 B2 JP 7188264B2 JP 2019083232 A JP2019083232 A JP 2019083232A JP 2019083232 A JP2019083232 A JP 2019083232A JP 7188264 B2 JP7188264 B2 JP 7188264B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- contact hole
- film
- hydrogen annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
14 :層間絶縁膜
16 :コンタクトホール
18 :ニッケル膜
20 :ニッケルシリサイド膜
22 :バリアメタル
24 :導電体
24a :凹部
26 :電極配線
Claims (2)
- 半導体装置の製造方法であって、
半導体基板の表面に、リンとボロンの少なくとも一方を含む層間絶縁膜を形成する工程と、
前記層間絶縁膜にコンタクトホールを形成する工程と、
前記コンタクトホールの形成前または形成後に、前記層間絶縁膜を水素雰囲気下で820℃以上かつ850℃未満の温度でアニールする工程と、
前記コンタクトホールを形成する前記工程および前記アニールする前記工程の後に、前記コンタクトホール内にニッケル膜を形成し、熱処理により前記ニッケル膜と前記半導体基板を反応させてニッケルシリサイド層を形成する工程と、
前記ニッケルシリサイド層を形成した後に、前記層間絶縁膜の表面をフッ酸により洗浄する工程、
を有する製造方法。 - 前記アニールする前記工程では、100%の濃度の水素ガス中で前記層間絶縁膜をアニールする、請求項1に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019083232A JP7188264B2 (ja) | 2019-04-24 | 2019-04-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019083232A JP7188264B2 (ja) | 2019-04-24 | 2019-04-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020181872A JP2020181872A (ja) | 2020-11-05 |
JP7188264B2 true JP7188264B2 (ja) | 2022-12-13 |
Family
ID=73024843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019083232A Active JP7188264B2 (ja) | 2019-04-24 | 2019-04-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7188264B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043314A (ja) | 2000-06-15 | 2002-02-08 | Samsung Electronics Co Ltd | 絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法 |
JP2008085244A (ja) | 2006-09-29 | 2008-04-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2011171632A (ja) | 2010-02-22 | 2011-09-01 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
-
2019
- 2019-04-24 JP JP2019083232A patent/JP7188264B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043314A (ja) | 2000-06-15 | 2002-02-08 | Samsung Electronics Co Ltd | 絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法 |
JP2008085244A (ja) | 2006-09-29 | 2008-04-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2011171632A (ja) | 2010-02-22 | 2011-09-01 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020181872A (ja) | 2020-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110143534A1 (en) | Method for forming metallic materials comprising semi-conductors | |
TW201735190A (zh) | 半導體裝置及其製造方法 | |
JP7188264B2 (ja) | 半導体装置の製造方法 | |
JP7073767B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素基板の製造方法 | |
JP6801200B2 (ja) | 炭化珪素半導体素子の製造方法 | |
JP6160044B2 (ja) | 半導体装置の製造方法 | |
KR20220056750A (ko) | 기판 처리 방법 | |
JP2021082689A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP5445075B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2013232558A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
JP5051409B2 (ja) | 半導体素子の製造方法 | |
KR100291513B1 (ko) | 반도체 소자의 제조방법 | |
KR101019700B1 (ko) | 반도체 소자의 제조 방법 | |
KR101697831B1 (ko) | 비아 내에 식각 저항 구조물을 갖는 반도체 구조물 및 그 제조 방법 | |
KR101037058B1 (ko) | 반도체 디바이스 제조 방법 | |
JP4863093B2 (ja) | ケイ化ニッケルおよびケイ化コバルトをエッチングする方法ならびに導電線を形成する方法 | |
JP6696247B2 (ja) | 半導体装置の製造方法 | |
JP2016092051A (ja) | 凹部を充填する方法及び処理装置 | |
WO2021010405A1 (ja) | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 | |
KR100902106B1 (ko) | 텅스텐함유막이 포함된 패턴을 구비한 반도체소자의 제조방법 | |
JP5838951B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2020181873A (ja) | 半導体装置とその製造方法 | |
JP4680685B2 (ja) | 半導体素子の格納電極形成方法 | |
JP2022106115A (ja) | 炭化珪素半導体装置の製造方法 | |
US7112529B2 (en) | Method of improving residue and thermal characteristics of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210322 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210823 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221114 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7188264 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |