JP2022106115A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2022106115A
JP2022106115A JP2021000873A JP2021000873A JP2022106115A JP 2022106115 A JP2022106115 A JP 2022106115A JP 2021000873 A JP2021000873 A JP 2021000873A JP 2021000873 A JP2021000873 A JP 2021000873A JP 2022106115 A JP2022106115 A JP 2022106115A
Authority
JP
Japan
Prior art keywords
sic substrate
silicon carbide
warpage
amount
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021000873A
Other languages
English (en)
Other versions
JP7550656B2 (ja
Inventor
礼於 平嶋
Reo Hirashima
健五 松藤
Kengo Matsufuji
健介 田口
Kensuke Taguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021000873A priority Critical patent/JP7550656B2/ja
Publication of JP2022106115A publication Critical patent/JP2022106115A/ja
Application granted granted Critical
Publication of JP7550656B2 publication Critical patent/JP7550656B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

【課題】炭化珪素基板の反り量を低減させることができる技術を提供する。【解決手段】炭化珪素半導体装置の製造方法は第1工程と第2工程とを備える。第1工程では、炭化珪素基板100の表面に不純物を注入する。第2工程では、第1工程の後に、炭化珪素基板に対して、459度超えてかつ1100度以下の温度で熱処理を行う。【選択図】図4

Description

本開示は、炭化珪素半導体装置の製造方法に関する。
炭化珪素半導体装置に関する従来技術として、例えば特許文献1が存在する。特許文献1には、炭化珪素(以下、SiCとも呼ぶ)半導体装置の製造方法が記載されている。特許文献1では、まずn型のSiC基板の上にn型のエピタキシャル層を積層する。次に、イオン注入により当該エピタキシャル層に不純物を注入して、p型のベース領域、n型のソース領域およびn型のコンタクト領域を順次に形成する。
そして、カーボン層をエピタキシャル層の上に形成した後に、ベース領域、ソース領域およびコンタクト領域を活性化するためのアニール処理を行う。カーボン層は、アニール処理におけるエピタキシャル層の表面からの珪素(Si)の抜けを防止する。アニール処理後には、カーボン層を除去し、その後、ゲート絶縁膜、ゲート電極、ソース電極およびドレイン電極を順次に形成する。これにより、SiC半導体装置を製造できる。
特開2007-281005号公報
イオン注入によってエピタキシャル層には結晶欠陥が生じ、当該結晶欠陥に起因してSiC基板に反りが生じる。SiC基板の反り量が大きい場合には、搬送装置がSiC基板を保持できなくなり得る。この場合、搬送装置はSiC基板をイオン注入工程の次の工程用の処理装置に搬送できない。あるいは、SiC基板の反り量が大きくなると、処理装置内の保持装置がSiC基板を適切に保持できなくなり得る。この場合、処理装置はSiC基板に対して処理を行うことができない。いずれの場合でも、SiC基板に対する処理を続行することができない。
そこで、本開示は、SiC基板の反り量を低減させることができる技術を提供することを目的とする。
本開示に係る炭化珪素半導体装置の製造方法は、炭化珪素基板の表面に不純物を注入する第1工程と、前記第1工程の後に、前記炭化珪素基板に対して、459度超えてかつ1100度以下の温度で熱処理を行う第2工程とを備える。
本開示によれば、炭化珪素基板の反り量を低減させることができる。しかも、第2工程では1100度以下の低温で熱処理が行われるので、炭化珪素の昇華をほとんど招かない。よって、珪素の抜けを抑制するためのカーボン保護膜を炭化珪素基板に事前に形成することなく、第2工程を行うことができる。したがって、より少ない工程数で炭化珪素基板の反り量を低減させることができる。
イオン注入工程におけるSiC基板の構成の一例を概略的に示す図である。 レジストが除去されたSiC基板の構成の一例を概略的に示す図である。 熱処理が行われた後のSiC基板の構成の一例を概略的に示す図である。 SiCデバイスの製造方法の一例を示すフローチャートである。 各製造工程でのSiC基板の構成の一例を概略的に示す図である。 各製造工程でのSiC基板の構成の一例を概略的に示す図である。 各製造工程でのSiC基板の構成の一例を概略的に示す図である。 各製造工程でのSiC基板の構成の一例を概略的に示す図である。 各製造工程でのSiC基板の構成の一例を概略的に示す図である。 各製造工程でのSiC基板の構成の一例を概略的に示す図である。 各製造工程でのSiC基板の構成の一例を概略的に示す図である。 各製造工程でのSiC基板の構成の一例を概略的に示す図である。 熱処理工程での温度プロファイルの一例を概略的に示すグラフである。 熱処理工程での温度プロファイルの一例を概略的に示すグラフである。 熱処理工程での温度プロファイルの一例を概略的に示すグラフである。 熱拡散炉の構成の一例を概略的に示す図である。 SiC基板の反り量の一例を示すグラフである。 設定温度と反り低減量との関係を示すグラフである。
まず、本実施の形態に係る炭化珪素半導体装置の製造方法の特徴点について概説する。以下では、炭化珪素半導体装置をSiCデバイスとも呼ぶ。この製造方法には、炭化珪素基板に種々の不純物を注入するイオン注入工程が含まれる。図1は、イオン注入工程におけるSiC基板100の構成の一例を概略的に示す図である。図1に示すように、SiC基板100のエピタキシャル層2の上面には、所定のパターンでレジスト12が形成される。このレジスト12をマスクとして、ボロン、アルミニウムまたは窒素などの不純物を選択的イオン注入によりエピタキシャル層2に注入する。不純物はドーパントとも呼ばれる。このイオン注入工程によって、SiC基板100のエピタキシャル層2にp型またはn型の不純物領域13を形成することができる。
その一方、このイオン注入工程によって、不純物領域13内において結晶欠陥14が生じる。結晶欠陥14は注入欠陥とも呼ばれる。
イオン注入工程の後には、レジスト12が除去される。図2は、レジスト12が除去されたSiC基板100の構成の一例を概略的に示す図である。図2に示すように、不純物領域13内の結晶欠陥14によってSiC基板100には、面内方向の引張力F1が生じる。これにより、SiC基板100には反りが生じる。引張力F1は結晶欠陥14の程度が大きいほど大きくなる。なお、結晶欠陥14の程度とは、例えば、結晶欠陥14の大きさおよび数によって表され得る。この結晶欠陥14の程度は、不純物の注入面積、不純物の種類、加速電圧、不純物の注入量などの諸要因によって変動し、レジスト12の種類にはあまり依存しない。
互いに異なる型の不純物領域13をSiC基板100に形成する場合には、複数回のイオン注入工程が行われる。SiC基板100内の結晶欠陥14はイオン注入工程の度に増加するので、複数回のイオン注入工程によってSiC基板100の反り量は増加する。SiC基板100の反り量が大きい場合、SiC基板100の保持が困難となり得る。例えば、搬送装置がSiC基板100を適切に保持できず、SiC基板100を処理装置に搬送できなくなり得る。あるいは、処理装置内の保持装置がSiC基板100を適切に保持できなくなり得る。これらの場合には、SiC基板100に対する処理を行うことができずに、SiCデバイスを製造することができない。
そこで、本実施の形態では、イオン注入工程の後に、SiC基板100に対して800度以上かつ1100度以下の温度で熱処理を行う(熱処理工程)。図3は、熱処理が行われた後のSiC基板100の構成の一例を概略的に示す図である。この熱処理によって、結晶欠陥14の一部を修復させることができる。よって、結晶欠陥14の程度を小さくすることができ、ひいては、SiC基板100の引張力F1を低減させることができる。そして、この引張力F1の低減によって、SiC基板100の反り量を低減させることができる。したがって、搬送装置または処理装置内の保持装置がSiC基板100を適切に保持することができる。
しかも、この熱処理工程では、800度以上かつ1100度以下という比較的低温で熱処理が行われる。よって、この熱処理中において、SiC基板100からのSiCの昇華はほとんど生じない。したがって、Siの抜けを抑制するための後述のカーボン保護膜を、当該熱処理工程の前に事前に形成する必要がなく、より少ない工程でSiC基板100の反り量を低減させることができる。
以下、より具体的なSiCデバイスの製造方法の一例について説明する。図4は、SiCデバイスの製造方法の一例を示すフローチャートである。ここでは、SiCデバイスの具体的な一例としてMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を採用する。このSiCデバイスは、SiC基板100に対して後述の種々の処理を行うことによって製造される。
図5から図12は、SiCデバイスの製造方法における各工程での製造途中の構成の一例を概略的に示す図である。図5の例では、SiC基板100はSiC基板1とエピタキシャル層2を含んでいる。SiC基板1は不純物濃度が比較的に高いn型のSiC基板である。SiC基板1の一方側主面(以下、上面と呼ぶ)には、不純物濃度が比較的に低いn型のSiCのエピタキシャル層2が積層されている(図2参照)。
ステップS1(イオン注入工程:第1工程に相当)にて、エピタキシャル層2にウェル領域3を形成する(図6も参照)。ウェル領域3はp型の不純物領域であり、エピタキシャル層2に所定のパターンで形成される。より具体的な形成方法として、まず、エピタキシャル層2の上面に不図示の第1レジストを形成する。この第1レジストは、ウェル領域3を形成する部位を露出させつつ、ウェル領域3を形成する部位以外を覆う。次に、当該第1レジストをマスクとして、ボロン(B)またはアルミニウム(Al)などのp型不純物のイオンを注入する。次に、当該第1レジストを除去する。これにより、p型のウェル領域3を形成することができる。
このようなレジストの形成、イオン注入およびレジストの除去は、例えば、異なる処理装置によって行われる。この場合、SiC基板100は搬送装置によって処理装置の間で搬送される。以下で述べる種々の処理についても同様である。
イオン注入によって、ウェル領域3を形成できる一方で、ウェル領域3には結晶欠陥14(図2も参照)が生じる。この結晶欠陥14に起因して、エピタキシャル層2にはその面内において引張力F1が生じる。これにより、SiC基板100にはその周縁が中央部よりも下側となる反りが生じる。ここでは、ステップS1のイオン注入工程によるSiC基板100の反り量は比較的に小さい場合について述べる。つまり、ステップS1のイオン注入工程後でも、SiC基板100の保持が可能である。
次に、ステップS2(イオン注入工程:第1工程に相当)にて、各ウェル領域3にソース領域4を形成する。ソース領域4はn型の不純物領域であり、ウェル領域3の上側に形成される。より具体的には、まず、エピタキシャル層2の上面に不図示の第2レジストを形成する。当該第2レジストはソース領域4を形成する部位の上面を露出させつつ、ソース領域4を形成する部位以外を覆う。次に、当該第2レジストをマスクとして、リン(P)または窒素(N)などのn型不純物のイオンを注入する。次に、当該第2レジストを除去する。これにより、n型のソース領域4を形成することができる。
不純物のイオン注入によってソース領域4が形成される一方、ソース領域4にも結晶欠陥14(図2も参照)が生じる。この結晶欠陥14に起因して、エピタキシャル層2には、さらなる引張力F1が生じる。これにより、SiC基板100の反り量がさらに大きくなる。つまり、イオン注入工程の度にSiC基板100の反り量が大きくなる。
次に、コンタクト領域5を形成するものの、図4の例では、その前にステップS3の熱処理工程(第2工程に相当)が行われる。この熱処理は、SiC基板100の反り量を低減させるための処理である。つまりここでは、コンタクト領域5への不純物のイオン注入により、SiC基板100の反り量が許容量を超え得るので、コンタクト領域5の形成前にSiC基板100の反り量を低減させておく。
具体的には、ステップS3にて、SiC基板100に対して、800度以上かつ1100度以下の温度で熱処理を行う。このような熱処理は所定の加熱装置(例えば熱拡散炉)によって行われる。SiC基板100が加熱されることにより、エピタキシャル層2内の結晶欠陥14の一部が修復される。これにより、結晶欠陥14に起因した引張力F1を低減させることができ、SiC基板100の反り量を低減させることができる。
次に、ステップS4(イオン注入工程)にて、コンタクト領域5を形成する。コンタクト領域5はp型の不純物領域であり、ウェル領域3の上側かつソース領域4と隣接する位置に形成される。具体的には、まず、エピタキシャル層2の上面に不図示の第3レジストを形成する。当該第3レジストはコンタクト領域5を形成する部位の上面を露出させつつ、コンタクト領域5を形成する部位以外を覆う。次に、当該第3レジストをマスクとして、p型不純物のイオンを注入する。なお、コンタクト領域5における不純物濃度がウェル領域3における不純物濃度よりも高くなるように、コンタクト領域5に不純物を注入してもよい。次に、当該第3レジストを除去する。これにより、コンタクト領域5を形成することができる。
ステップS4のイオン注入工程によっても、コンタクト領域5に結晶欠陥14が生じるので、SiC基板100の反り量は増加する。しかるに、ステップS4の前のステップS3の熱処理工程によって、一旦SiC基板100の反り量を低減させている。よって、ステップS4の後のSiC基板100の反り量は、ステップS3を実行しない場合に比べて小さい。これによれば、ステップS4の後でも、SiC基板100の保持が可能となる。
次に、ステップS5(カーボン保護膜形成工程:第3工程に相当)にて、カーボン保護膜6を形成する(図7も参照)。カーボン保護膜6はカーボンによって構成された膜であり、例えば、SiC基板100の全体を覆う。なお、カーボン保護膜6はSiC基板100のおもて面のみ覆うなど、SiC基板100の表面に部分的に形成してもよい。カーボン保護膜6は、例えば、炭素を含むレジストを乾燥させて炭化させる方法、CVD(Chemical Vapor Deposition)、および、スパッタリング等の種々の方法のいずれかによって形成される。
次に、ステップS6(第4工程に相当)にて、活性化アニール処理を行う。より具体的には、アルゴン(Ar)などの不活性ガスの雰囲気において、1600度以上の温度、好ましくは、1600度以上かつ1800度以下の温度で、SiC基板100に対して熱処理を行う。
活性化アニール処理(ステップS6)における温度は、熱処理工程(ステップS3)における温度よりも高い。この活性化アニール処理により、ウェル領域3、ソース領域4およびコンタクト領域5の活性化を行うことができる。この活性化アニール処理に先立ってカーボン保護膜6が形成されているので、活性化アニール処理においてSiC基板100の表面からのSiの抜けを抑制することができる。これにより、Siの抜けによる表面の荒れを抑制できる。
また、活性化アニール処理によって、エピタキシャル層2内の結晶欠陥14が修復されるので、SiC基板100の反り量も再び低減する。活性化アニール処理では温度が高いので、SiC基板100の反りはほぼ解消する。
次に、ステップS7にて、カーボン保護膜6を除去する。例えばプラズマを用いたアッシング処理により、カーボン保護膜6を除去する。
次に、ステップS8にて、エピタキシャル層2の上面にゲート絶縁膜7を形成する(図8も参照)。ゲート絶縁膜7は例えば二酸化珪素(SiO)膜であり、例えば熱酸化法によって形成される。
次に、ステップS9にて、ゲート絶縁膜7の上面にゲート電極膜8を形成する(図9も参照)。ゲート電極膜8は例えばポリシリコン膜であり、2つのウェル領域3の間を跨るようにゲート絶縁膜7の上面に形成される。例えば、ゲート絶縁膜7の上面にCVDによってポリシリコン膜を形成し、当該ポリシリコン膜の上面に不図示の第4レジストを形成し、当該第4レジストをマスクとしてポリシリコン膜をドライエッチングまたはウェットエッチングすることにより、ゲート電極膜8を形成する。その後、当該第4レジストを除去する。
次に、ステップS10にて、層間絶縁膜9を形成する(図10も参照)。層間絶縁膜9は例えば二酸化珪素膜であり、ゲート電極膜8を覆うように形成される。例えば、TEOS(TetraEthOxySilane)ガスを用いたCVDによってゲート絶縁膜7の上面に二酸化珪素膜を形成し、当該二酸化珪素膜の上面に不図示の第5レジストを形成する。そして、当該第5レジストをマスクとして二酸化珪素膜をドライエッチングまたはウェットエッチングすることにより、層間絶縁膜9を形成する。このエッチングにより、ゲート絶縁膜7もエッチングされる。ゲート絶縁膜7のエッチングにより、コンタクト領域5の上面の一部およびソース領域4の上面が露出する。
次に、ステップS11にて、層間絶縁膜9および露出したソース領域4ならびにコンタクト領域5の上にソース電極膜10を形成する(図11も参照)。ソース電極膜10は、例えばアルミニウム(Al)、または、アルミニウムとシリコンとの合金などの導電膜である。例えば、スパッタリングによってソース電極膜10を形成する。
次に、ステップS12にて、SiC基板1の下面にドレイン電極膜11を形成する(図12も参照)。ドレイン電極膜11は、例えばアルミニウム、アルミニウムとシリコンとの合金、チタン(Ti)またはニッケル(Ni)などの導電膜である。例えば、スパッタリングによってドレイン電極膜11を形成する。
以上のようにして、MOSFETであるSiCデバイス200を製造することができる。
しかも、本実施の形態に係る製造方法によれば、イオン注入工程(例えばステップS1,S2)によって生じるSiC基板100の反りを、熱処理工程(ステップS3)によって緩和している。したがって、熱処理工程の以後における装置間のSiC基板100の搬送をより適切に行うことができる。あるいは、熱処理工程よりも後の工程において、各処理装置において保持装置が適切にSiC基板100を保持することができる。
しかも、上述の例では、カーボン保護膜6を形成する工程(ステップS5)よりも前に熱処理工程(ステップS3)が行われる。つまり、熱処理工程は、カーボン保護膜6が形成されていない状態で行われる。これは、熱処理工程が、1100度以下という活性化アニール処理の温度よりも低い温度で行われるので、SiC基板100の表面でSiCの昇華がほとんど生じずに、カーボン保護膜6を必要としないからである。逆にいえば、熱処理工程では、SiCの昇華がほとんど生じない温度を採用することにより、カーボン保護膜6を形成しない状態でも、熱処理を行うことができる。
このようにカーボン保護膜6を形成しない状態で熱処理を行う技術は、SiC基板100に特有のSiCの昇華と関連するものである。つまり本実施の形態では、加熱によって昇華し得るSiC基板100に対して、その昇華を招かない温度範囲を採用して熱処理を行う。これにより、熱処理工程の前にカーボン保護膜の形成工程を行うことなく、熱処理工程を行うことができる。言い換えれば、より少ない工程でSiC基板100の反り量を低減させることができる。よって、生産性を向上させることができる。
以下に熱処理工程の実験結果の一例を説明する。図13から図15は、熱処理工程(ステップS3)での温度プロファイルの一例を概略的に示すグラフである。ここでは、炉内温度が800度で待機された熱拡散炉300にSiC基板100を搬入し、窒素(N)ガス雰囲気において熱処理工程を行った。
図16は、熱拡散炉300の構成の一例を概略的に示す図である。熱拡散炉300は例えば縦型熱拡散炉であって、石英チューブ310と加熱部320とを含んでいる。石英チューブ310の内部には、複数のSiC基板100が搬入される。石英チューブ310は複数のSiC基板100を上下方向に沿って並んだ状態で収容する。石英チューブ310の周囲には加熱部320が設けられており、石英チューブ310の内部を加熱する。これにより、石英チューブ310に収容された複数のSiC基板100が加熱されて熱処理が行われる。加熱部320は加熱できればよいが、熱電対等の温度センサ付きのヒータ(図16の左側符号320)等でもよいし、温度センサとヒータ等を別々に取り付け(図16の右側符号320)てもよい。なお、温度センサは、ヒータの温度をモニタしてもよい(図16の左側符号320)し、炉内温度をモニタしてもよい(図16の右側符号320)し、両方をモニタしてもよい。
図16の例では、石英チューブ310には、種々のガスを石英チューブ310の内部に供給するための供給管330と、石英チューブ310の内部からガスを排気するための排気管340とが接続されている。図16の例では、熱拡散炉300は供給管330を通じて水素ガス、酸素ガスおよび窒素ガスを石英チューブ310に供給可能である。石英チューブ310の内部に窒素などの不活性ガスを供給すれば、酸素濃度を低下させることができるので、SiC基板100の酸化を抑制することができる。なお、本実施の形態では、必ずしも水素ガスおよび酸素ガスを石英チューブ310内に供給する必要はなく、要するに、SiC基板100を800度以上かつ1100度以下の温度で加熱可能な加熱装置が用いられれば良い。
以下では、熱処理工程における温度を設定温度と呼ぶ。図13は、設定温度が800度であるときの炉内温度の温度プロファイルを示す。ここでいう炉内温度とは、SiC基板100の周囲空間の温度であって、石英チューブ310の内部空間の温度である。図14は、設定温度が950度であるときの温度プロファイルを示す。図15は、設定温度が1100度であるときの温度プロファイルを示す。
図13の例では、熱拡散炉300はSiC基板100が搬入されてから40分の期間に亘ってSiC基板100に対して熱処理を行う。SiC基板100は熱処理の終了後に熱拡散炉300から搬出される。図14の例では、熱拡散炉300はSiC基板100が搬入されてから、炉内温度を待機温度から5度/分の昇温レートで950度まで上昇させ、950度で30分の期間に亘ってSiC基板100に対して熱処理を行う。熱拡散炉300は熱処理の終了後に、炉内温度を950度から2.5度/分の降温レートで待機温度まで下降させる。SiC基板100は炉内温度が待機温度となった以後に搬出される。図15の例では、熱拡散炉300はSiC基板100が搬入されてから、炉内温度を待機温度から5度/分の昇温レートで1100度まで上昇させ、1100度で30分の期間に亘ってSiC基板100に対して熱処理を行う。熱拡散炉300は熱処理の終了後に、炉内温度を1100度から2.5度/分の降温レートで待機温度まで下降させる。SiC基板100は炉内温度が待機温度となった以後に搬出される。なお、昇温レートは上げ過ぎると、SiC基板100に結晶欠陥(スリップ)が生じてしまうため、適切な値を使用する必要がある。
800度での加熱時間が950度および1100度での加熱時間よりも長いのは、次の理由による。即ち、SiC基板100を熱拡散炉300へ搬入すると、炉内温度が一時的に待機温度から低下し得るからである。つまり、より確実に800度での熱処理を30分の期間に亘って行うことができるように、800度での加熱時間を30分よりも長くしている。
図17は、SiC基板100の反り量の一例を示すグラフである。図17の例では、イオン注入工程の前のSiC基板100の反り量(以下、初期反り量と呼ぶ)と、イオン注入工程後のSiC基板100の反り量と、熱処理工程後のSiC基板100の反り量とが示されている。ここでは、不純物としてアルミニウムをエピタキシャル層2に注入して実験を行った。また、実験では、3枚のSiC基板100の機械的物性、例えばヤング率およびポアソン比の差が小さくなるように、同じインゴットから生成された3枚のSiC基板100を用いた。
図17では、800度で熱処理工程を行ったSiC基板100についての反り量を黒丸のプロットで示し、950度で熱処理工程を行ったSiC基板100についての反り量を黒三角のプロットで示し、1100度で熱処理を行ったSiC基板100についての反り量を黒四角のプロットで示している。
図17の例では、3枚のSiC基板100の初期反り量はいずれも約-25.0μmである。図17から分かるように、イオン注入工程によって、SiC基板100の反り量は初期反り量よりも増加する。図17の例では、イオン注入工程後の各SiC基板100の反り量は130μmから150μmまでの範囲内でばらついている。
これらのSiC基板100に対して熱処理工程を行うことにより、SiC基板100の反り量は初期反り量に近くづくことが分かる。ここでは、800度の熱処理によって、SiC基板100の反り量を150μmから46.7μmに低減させることができた。つまり、イオン注入工程後の反り量と比較して、反り量を約60%の分だけ低減させることができた。また、950度の熱処理によって、SiC基板100の反り量を133μmから6.86μmに低減させることができた。つまり、反り量を約80%の分だけ低減させることができた。また、1100度の熱処理によって、SiC基板100の反り量を140μmから-13.2μmに低減させることができた。つまり、反り量を約90%の分だけ低減させることができた。なお、説明の便宜上、反り量を低減させることができた割合(例えば、上述した反り量を低減させることができた約60%、約80%、約90%の値)を反り低減度と以下、呼称する。
以上のように、熱処理工程における設定温度が高くなるほど、SiC基板100の反り量は初期反り量に近づく。これは、設定温度が高くなるほど、より多くの結晶欠陥14が修復されるからと考えられる。熱処理工程における設定温度は、搬送装置および処理装置の保持装置によって保持可能なSiC基板100の反り量の最大値を考慮して設定すればよいものの、熱処理工程における高い設定温度は反り量を低減できる点で望ましい。設定温度は、例えば、850度よりも大きく1100度以下が好ましく、950度以上かつ1100度以下がさらに好ましい。特に設定温度が950度以上1100度以下であれば、SiC基板100の反り量をゼロ以下にすることができ、より初期反り量の値に近づけることができる。よって、搬送装置はSiC基板100をイオン注入工程の次の工程用の処理装置に容易に搬送できる。図18は、設定温度と反り低減量との関係を示すグラフである。図18は、上述した設定温度800度、950度、1100度の3点での反り低減度をプロットし、反り低減効果の傾向を表すための指数近似曲線(点線)を示している。近似曲線は上記3点を用いて算出され、設定温度=459e0.0093×反り低減度の式で表現される。これによれば、459度以下の設定温度で反り低減効果がなくなることがわかる。反り低減効果がなくなる理由として、SiCは4つの共有結合からなり、SiCは2000℃付近が融点であることから、結晶化が始まる温度は1つの共有結合が始まる500℃付近になると推測される。そして、結晶化することで欠陥が回復し反りが低減されることから、反り量の低減効果を得るには少なくとも459度を超える設定温度が必要であることが実験結果より判明した。
なお、上述の例では、ステップS1,S2のイオン注入工程の後に、ステップS3の熱処理工程を行っているものの、必要に応じて、熱処理工程の実行タイミングを変更してもよい。例えば、ステップS1,S2の間でもステップS3の熱処理工程を行ってもよい。
また、SiCデバイスは必ずしもMOSFETに限らない。本実施の形態は、SiC基板100に不純物を注入するイオン注入工程を含む製造方法によって製造される全てのSiCデバイスに適用可能であり、具体的な例として、SBD(Schottky Barrier Diode)、IGBT(Insulated Gate Bipolar Transistor)およびPN接合ダイオードなどの種々のSiCデバイスに適用可能である。
なお、各実施の形態および各変形例を自由に組み合わせたり、各実施の形態および各変形例を適宜、変形、省略したりすることが可能である。
100 SiC基板、200 SiCデバイス、6 カーボン保護膜、S1,S2 第1工程(ステップ)、S3 第2工程(ステップ)、S5 第3工程(ステップ)、S6 第4工程(ステップ)。

Claims (4)

  1. 炭化珪素半導体装置の製造方法であって、
    炭化珪素基板の表面に不純物を注入する第1工程と、
    前記第1工程の後に、前記炭化珪素基板に対して、459度超えてかつ1100度以下の温度で熱処理を行う第2工程と
    を備える、炭化珪素半導体装置の製造方法。
  2. 炭化珪素半導体装置の製造方法であって、
    炭化珪素基板の表面に不純物を注入する第1工程と、
    前記第1工程の後に、前記炭化珪素基板に対して、800度以上かつ1100度以下の温度で熱処理を行う第2工程と
    を備える、炭化珪素半導体装置の製造方法。
  3. 前記第2工程は、カーボン保護膜が前記炭化珪素基板に形成されていない状態で行われる、請求項1または請求項2に記載の炭化珪素半導体装置の製造方法。
  4. 前記第2工程の後に、前記炭化珪素基板の表面にカーボン保護膜を形成する第3工程と、
    前記第3工程の後に、前記炭化珪素基板に対して1600度以上の温度で熱処理を行って、前記不純物を活性化させる第4工程と
    をさらに備える、請求項1から請求項3のいずれか1項に記載の炭化珪素半導体装置の製造方法。
JP2021000873A 2021-01-06 2021-01-06 炭化珪素半導体装置の製造方法 Active JP7550656B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021000873A JP7550656B2 (ja) 2021-01-06 2021-01-06 炭化珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021000873A JP7550656B2 (ja) 2021-01-06 2021-01-06 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022106115A true JP2022106115A (ja) 2022-07-19
JP7550656B2 JP7550656B2 (ja) 2024-09-13

Family

ID=82449013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021000873A Active JP7550656B2 (ja) 2021-01-06 2021-01-06 炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7550656B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036470A (ja) * 1998-07-21 2000-02-02 Fuji Electric Co Ltd 炭化けい素半導体装置の製造方法
JP2015056644A (ja) * 2013-09-13 2015-03-23 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015095578A (ja) * 2013-11-13 2015-05-18 三菱電機株式会社 半導体装置及びその製造方法
JP2016530712A (ja) * 2013-07-26 2016-09-29 クリー インコーポレイテッドCree Inc. 炭化ケイ素への制御されたイオン注入

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022878A (ja) 2002-06-18 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP5092868B2 (ja) 2008-04-18 2012-12-05 三菱電機株式会社 炭化珪素半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036470A (ja) * 1998-07-21 2000-02-02 Fuji Electric Co Ltd 炭化けい素半導体装置の製造方法
JP2016530712A (ja) * 2013-07-26 2016-09-29 クリー インコーポレイテッドCree Inc. 炭化ケイ素への制御されたイオン注入
JP2015056644A (ja) * 2013-09-13 2015-03-23 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015095578A (ja) * 2013-11-13 2015-05-18 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP7550656B2 (ja) 2024-09-13

Similar Documents

Publication Publication Date Title
US8524585B2 (en) Method of manufacturing semiconductor device
TW201535525A (zh) 半導體裝置之製造方法
JP2009094392A (ja) 炭化珪素半導体装置の製造方法
JP4961633B2 (ja) 炭化珪素半導体装置の製造方法
JP5057903B2 (ja) 炭化珪素半導体装置の製造方法
WO2015045628A1 (ja) 炭化珪素半導体装置の製造方法
US8765617B2 (en) Method of manufacturing semiconductor device
JP3963154B2 (ja) 炭化珪素ショットキーバリアダイオードの製造方法
JP5728153B2 (ja) 半導体装置の製造方法
JP6376729B2 (ja) 半導体装置の製造方法
JP7550656B2 (ja) 炭化珪素半導体装置の製造方法
KR20160057522A (ko) 탄화규소 반도체 소자의 제조 방법
JP5672659B2 (ja) 炭化珪素半導体装置の製造方法
WO2010041740A1 (ja) 半導体装置の製造方法
JP5633328B2 (ja) 半導体装置の製造方法
JP6853621B2 (ja) 炭化珪素半導体装置の製造方法
JP3959203B2 (ja) 半導体装置の製造方法
JP2014027296A (ja) 炭化珪素ショットキバリアダイオードの製造方法
JP6988737B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP2003100657A (ja) 半導体装置の製造方法
JP6597215B2 (ja) 半導体装置の製造方法
JP5440126B2 (ja) 基板の熱処理方法
KR100446954B1 (ko) 탄화규소 반도체 소자의 제조방법
KR19990000805A (ko) 웨이퍼의 결함 제거방법
JPH0714827A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240903

R150 Certificate of patent or registration of utility model

Ref document number: 7550656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150